JP2016111028A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016111028A
JP2016111028A JP2014243588A JP2014243588A JP2016111028A JP 2016111028 A JP2016111028 A JP 2016111028A JP 2014243588 A JP2014243588 A JP 2014243588A JP 2014243588 A JP2014243588 A JP 2014243588A JP 2016111028 A JP2016111028 A JP 2016111028A
Authority
JP
Japan
Prior art keywords
resin
internal terminal
terminal
semiconductor device
fixing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014243588A
Other languages
English (en)
Other versions
JP6413709B2 (ja
Inventor
瀧澤　直樹
Naoki Takizawa
直樹 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014243588A priority Critical patent/JP6413709B2/ja
Priority to CN201510764946.XA priority patent/CN105655318B/zh
Priority to US14/940,823 priority patent/US9761462B2/en
Publication of JP2016111028A publication Critical patent/JP2016111028A/ja
Application granted granted Critical
Publication of JP6413709B2 publication Critical patent/JP6413709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

【課題】外部端子１２と、該外部端子の接続部４０に接続する内部端子１１で構成される外部導出端子を備える半導体装置において、該内部端子と端子連結部を切り離す際に、内部端子下の隙間の発生を抑制した半導体装置およびその製造方法を提供する。【解決手段】内部端子１１の先端１１ａ付近に水平樹脂部１４に繋がる樹脂固定部１８を形成することで、内部端子１１と端子連結部２１の切断時に内部端子１１下の隙間の発生を抑制することができる。【選択図】 図１２

Description

この発明は、半導体装置およびその製造方法に関する。
図２０は、従来のＩＧＢＴモジュール９００の構成図である。図２０（ａ）は上面図である。図２０（ｂ）は図２０（ａ）のＸ−Ｘ線で切断した断面図である。ここでは上部の蓋と内部に充填されるゲルは図示していない。
ＩＧＢＴモジュール９００は、放熱板５１と、放熱板５１上にはんだ５２で固着した絶縁基板５３と、絶縁基板５３上にはんだ５４で固着した半導体素子５５を備える。また、放熱板５１上に接着剤５６で固着したインサート端子ケース５７と、インサート端子ケース５７、半導体素子５５および絶縁基板５３に固着するボンディングワイヤ５８を備える。インサート端子ケース５７は樹脂ケース５９と外部導出端子６０で構成される。外部導出端子６０は内部端子６１（インナーリード）と内部端子６１に直角に接続する外部端子６２（アウターリード）で構成される。樹脂ケース５９の内壁５９ａはＬ状になっており、樹脂ケース５９は上側の垂直樹脂部６３（以下、単に垂直樹脂部と称す）とこれに繋がる水平樹脂部６４および下側の垂直樹脂部６５で構成される。外部端子６２は先端を露出して垂直樹脂部６３にインサートされ、内部端子６１は水平樹脂部６４に形成された溝６６に表面を露出して埋設される。内部端子６１の表面６１ａと水平樹脂部６４の表面６４ａは段差がなく平坦であることが望ましいが、段差はあってもよい。この露出した内部端子６１の表面６１ｂに配線となるボンディングワイヤ５８を超音波ボンディングで接合する。また、放熱板５１は接着剤５６で下側の垂直樹脂部６５に固着する。
インサート端子ケース５７は、金型にリードフレーム７０を配置し、射出成型により樹脂ケース５９にリードフレーム７０をインサートさせ、不要な端子連結部７１を切り離して形成する。この端子連結部７１は内部端子６１を連結する部分である。
図２１は、リードフレーム７０から端子連結部７１を切り離す様子を示す説明図である。図２１は図２０（ｂ）のＢ部拡大図である。図２１（ａ）は切り離し前の図である。図２１（ｂ）は切り離した後の図である。
上部支持体８５に下方の加圧力ＦPを加え、上部支持体８５と下部支持体８７でリードフレーム７０と水平樹脂部６４を挟み込む。続いて、樹脂ケース５９とリードフレーム７０に固定されている樹脂ケース５９の水平樹脂部６４から突出している端子連結部７１を上方に向かって切断刃８６をＧ方向に移動させてリードフレーム７０から端子連結部７１を切り離す。タイバーカットの切断刃８６を下方から上方に向かってＧ方向に移動させた方が、切断刃８６の位置決めが水平樹脂部６４の側壁６４ａを基準に下部支持体８６を介して行われるため、上方から下方に向かって移動させる場合より、内部端子６１の先端６１ａ（切断個所Ｖ）と水平樹脂部６４の側壁６４ａの間の距離Ｊ１を短くすることができる。さらに、上部支持体８５で平坦な内部端子６１の表面６１ｂを押さえ込めるので好ましい。なお、端子連結部を切断することをタイバーカットと呼ぶ。
また、特許文献１では、インサート端子ケースを構成する内部端子にボンディングワイヤを超音波接合するときに、ボンダーを移動させる時にボンンディングワイヤに引っ張られて内部端子が移動したり、内部端子が樹脂ケースから浮き上がって超音波ボンディング不良を起こしたりすることを防止する構造が記載されている。
特開２０００−３３２１７９号公報
図２２は、上部支持体８５による加圧力ＦPが不十分な状態でタイバーカットしたときの図である。加圧力ＦPが不十分な状態とは、上部支持体８５が内部端子６１に接触しているが加圧力ＦPが小さい場合を指す。上部支持体８５による加圧力ＦPが不十分な場合、切断刃８６による上へ持ち上げる力によって、上部支持体８５が上方のＥ方向に持ち上げられ、変形してしまう。そして、内部端子６１の先端６１ａ近傍が水平樹脂部６４から剥離して、超音波ボンディング個所での内部端子６１下に１０μｍ程度の隙間Ｔが生じる場合がある。
図２３は、図２２のような状態で、内部端子にワイヤボンディングを行ったときの説明図である。
内部端子下に隙間Ｔが存在すると、超音波ボンディング時のワイヤ荷重Ｆ（ヘッド９０を介してワイヤ５８が内部端子６１を押さえつける力）が十分に内部端子６１に加わらず、超音波振動が内部端子６１に伝達されないため、ワイヤ接合性が低下する。ワイヤ接合性の低下は、製品寿命を低下させることから、内部端子６１下に隙間Ｔが発生しないようにする必要がある。
また、特許文献１では、ボンディング時の内部端子の移動を防止する方策を記載したものであり、内部端子の先端を樹脂で被覆して内部端子が移動しないように樹脂ケースに固定されている。これは、内部端子と端子連結部の境界部を切断した後で、内部端子を樹脂ケースに固定した場合である。そのため、内部端子を樹脂ケースに固定した後で、端子連結部を内部端子から切り離す工程で生じる内部端子下の隙間の問題については何ら記載されていない。
この発明の目的は、前記の課題を解決して、内部端子と端子連結部の切り離しにおいて、内部端子下の隙間の発生を抑制した半導体装置およびその製造方法を提供することである。
前記の目的を達成するために、本発明は、端子ケースを有する半導体装置において、外部端子、該外部端子の接続部に接続する内部端子で構成される外部導出端子と、前記外部端子が固定される上側の垂直樹脂部と該上側の垂直樹脂部に接続し前記内部端子を溝に埋設する水平樹脂部と、該水平樹脂部に接続する下側の垂直樹脂部とを備える半導体装置であって、前記内部端子の上面の一部が前記水平樹脂部に接続する樹脂固定部で被覆され、前記接続部側とは反対の内部端子の長手方向の先端面が露出した切断面である構成とする。
また、前記内部端子の前記先端面から前記接続部側に向かってＬ状段差部が配置され、前記Ｌ状段差部に前記樹脂固定部が配置され、前記内部端子の露出した上面と前記樹脂固定部の上面が平坦に接続すると好ましい。
また、前記内部端子の先端面から前記外部端子に向かってＬ状段差部が配置され、前記Ｌ状段差部に前記樹脂固定部が配置され、前記内部端子の露出した上面より前記樹脂固定部の上面が突出していると好ましい。
また、前記内部端子の短手方向に凹部が配置され、前記凹部に前記樹脂固定部が配置され、前記内部端子の露出した上面と前記樹脂固定部の上面が平坦に接続すると好ましい。
また、前記内部端子に凹部が配置され、前記凹部に前記樹脂固定部が配置され、前記内部端子の露出した上面より前記樹脂固定部の上面が突出していると好ましい。
また、前記内部端子の露出した上面が平坦であり、前記内部端子上面に前記樹脂固定部が配置されると好ましい。
また、前記した半導体装置の製造方法において、前記外部導出端子の前記内部端子に接続する端子連結部を有するリードフレームを金型に配置する工程と、前記金型に液状の樹脂を注入し、該液状の樹脂を硬化させ、樹脂固定部を有するリードフレーム構造体を形成する工程と、前記リードフレーム構造体を前記金型から取り出す工程と、前記端子連結部を切断し、端子ケースを形成する工程と、を含む製造方法とする。
また、前記内部端子と前記端子連結部に連続する一つの凹部を形成し、前記凹部を前記樹脂固定部となる樹脂で充填し、前記凹部に充填された前記樹脂と前記凹部下の前記リードフレームを同時に切断する製造方法とする。
また、前記内部端子の短手方向に凹部を形成し、前記凹部を前記樹脂固定部となる樹脂で充填し、前記凹部が形成されていない前記端子連結部側のリードフレームを切断する製造方法とする。
また、前記内部端子と前記端子連結部に連続する平坦な個所の上面に前記樹脂固定部なる樹脂を形成し、前記樹脂と前記樹脂下の前記リードフレームを同時に切断する製造方法とする。
また、前記内部端子の平坦な上面に、短手方向に前記樹脂固定部となる樹脂を形成し、前記樹脂が形成されていない前記端子連結部側のリードフレームを切断する製造方法とする。
この発明によれば、内部端子と端子連結部の切り離しにおいて、内部端子下の隙間の発生を抑制することができる。
この発明に係る第1の実施の形態の半導体装置１００の製造工程図である。 図１に続く、製造工程図である。 図２に続く、製造工程図である。 図３に続く、製造工程図である。 図４に続く、製造工程図である。 図５に続く、製造工程図である。 上部支持体による加圧が不十分な場合の説明図である。 この発明に係る第２の実施の形態の半導体装置３００の製造工程図である。 この発明に係る第３の実施の形態の半導体装置４００の製造工程図である。 タイバーカット装置８００の構成図である。 この発明に係る第１の半導体装置１００の構成図であり、（ａ）は上面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図である。 この発明に係る第１の半導体装置１００の構成図であり、（ａ）は図１１（ａ）のＡ部拡大平面図、（ｂ）は図１１（ｂ）のＡ部拡大断面図、（ｃ）は図１２（ｂ）を矢印Ｂから見た拡大斜視図である。 この発明に係る第２の半導体装置２００の構成図である。（ａ）は上面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図である。 この発明に係る第３の半導体装置３００の構成図であり、（ａ）は上面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図である。 図１４の変形例を示す断面図であり、（ａ）は凹部の形状が三角形（ｂ）は凹部の形状が台形、（ｃ）は凹部の形状が半円形である。 この発明に係る第４の半導体装置４００の構成図であり、（ａ）は上面図であり、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図である。 この発明に係る第５の半導体装置５００の構成図であり、（ａ）は上面図であり、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図である。 この発明に係る第６の半導体装置６００の構成図であり、（ａ）は上面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図である。 この発明に係る第７の半導体装置７００の構成図であり、（ａ）は上面図であり、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図である。 従来のＩＧＢＴモジュール９００の構成図である。 リードフレームから端子連結部を切り離す様子を示す説明図である。 上部支持体による加圧力ＦPが不十分な状態でタイバーカットしたときの図である。 図２２のような状態で、内部端子にワイヤボンディングを行ったときの説明図である。
（実施の形態）
図１〜図６は、この発明に係る第１の実施の形態の半導体装置１００の製造方法を示すものであり、工程順に示した製造工程図である。ここではインサート端子ケース７の形成方法を説明する。（ ）内の番号は工程順番を示す。
（１）図１に示すリードフレーム２０を準備する。図１はリードフレーム２０の構成図である。図１（ａ）は平面図である。図１（ｂ）は図１（ａ）のＸ−Ｘ線で切断した断面図である。リードフレーム２０は外部端子１２と、前記内部端子１１と、前記内部端子１１同士を接続する端子連結部２1を備える。前記外部端子１２と前記内部端子１１は接続部４０で繋がる。内部端子１１から端子連結部２１に向かってタイバーカットによる切断個所Ｖを挟んで凹部２２が形成されている。図１２（ｂ）に示すように、この凹部２２がL状段差部１７になり、切断個所Ｖが内部端子１１の先端１１ａとなる。また、凹部２２はプレス加工などで形成される。勿論、ローラーに凸部を設け、このローラーを用いて圧延して凹部を形成した板材（通常、異形条材と言われる板材）を用いても構わない。リードフレーム２０の材質は例えば銅であり、表面は例えばニッケルメッキが施されている。しかし、一般的に用いられる材料であれば、これに限定されるものではない。また、内部端子１１の幅Ｚ１は３ｍｍ程度であり、厚さＲ１は１ｍｍ程度であり、凹部２２の厚さＲ２は０．１から０．７ｍｍであり、好ましくは０．４から０．６ｍｍである。また、Ｒ１に対するＲ２の比（Ｒ２／Ｒ１）は０．１から０．７であり、好ましくは０．４から０．６である。この範囲において、タイバーカット時の内部端子の変形をより効果的に抑えることができる。また、リードフレーム２０を構成する端子連結部２１はタイバーカットで切り落とされる不要部分である。この端子連結部２１には多数の貫通孔２１ａが形成されていてもよい。この貫通孔２１ａは平板からリードフレーム２０を形成するときに形成される。前記貫通孔２１ａは、リードフレームの搬送や位置決めに用いられる。
つぎに、図２に示す樹脂成型用の金型２３を準備する。図２は断面図である。金型２３は上部金型２４と下部金型２５で構成される。下部金型２５には、外部端子１２が挿入される凹部２６が形成され、さらに、内部端子１１と端子連結部２１および凹部２２が埋設される凹部２７が形成されている。上部金型２４には水平樹脂部１４と下側の垂直樹脂部１５を形成するための凹部２８が形成されている。なお、前記水平樹脂部１４と下側の垂直樹脂部１５は図６に示した。上部部金型２４の注入口２９は、樹脂液３０を注型するのに用いられる。
（２）図３において、下部金型２５にリードフレーム２０を載置し、その後、上部金型２４を下部金型２５の上に載置する。リードフレーム２０の下部金型２５に対する位置決めは下部金型２５に形成された凹部２７にリードフレーム２０の端子連結部２１を勘合して行う。また、外部端子１２の先端１２ａは下部金型２５の凹部２６の先端２６ａに勘合され、位置決めとして利用される。図３はリードフレーム２０を金型２３に配設したときの構成図である。
（３）図４において、注入口２９から樹脂液３０を金型に注入し、温度２００℃程度で樹脂液３０を硬化させて、樹脂ケース９を形成する。図４は樹脂液３０を硬化させるときの説明図である。樹脂液３０としては例えば、ＰＰＳ（ポリフェニレンサルファド）樹脂などを用いる。
（４）図５において、樹脂ケース９が形成されたリードフレーム２０（以下、リードフレーム構造体３１と称す）を前記金型２３から取り出す。図５は金型２３からリードフレーム構造体３１を取り出した図である。図５（ａ）は平面図である。図５（ｂ）は図５（ａ）のＸ−Ｘ線で切断した断面図である。点線で示す切断個所Ｖは内部端子１１と端子連結部２１はリードフレーム２０の凹部２２に設けられる。この凹部２２に樹脂固定部１８となる樹脂３９が埋設される。なお、図１２等に示すように、内部端子１１の表面１１ｂと水平樹脂部１４の表面１４ｂは同一高さであることが好ましい。しかしながら、前記内部端子１１の表面１１ｂが水平樹脂部１４の表面１４ｂより高くても低くてもかまわない。
（５）図６において、樹脂ケース９から露出した前記端子連結部２１と接続する内部端子１１の先端１１ａとなる点線Ｖの位置で切断し、リードフレーム構造体３１からインサート端子ケース７を形成する。切断はタイバーカットで行う。タイバーカットとは、内部端子１１と端子連結部２１(図５参照)が複数個所で繋がれ、その複数の繋がれた個所（タイバー）を同時に切断する場合をいう。
上部支持体３５で、内部端子１１をＰ方向に押える。この押える力をＦPとする。上部支持体３５の側面３５ａは水平樹脂部１４の先端１４ａ付近上に配置されるのが好ましく、タイバーカットの切断刃３６による切断個所Ｖに近接して配置する。なお、前記切断刃には、ハイス鋼やタングステンカーバイドなどの超硬合金が用いられる。
切断は主に切断刃３６によるせん断応力によって行われる。しかし、樹脂固定部１８があることにより、切断刃３６から受ける上方の力でリードフレーム２０の切断個所Ｖ付近を浮き上がらないようにすることができる。タイバーカットは水平樹脂部１４の裏面から表面の方向に下部支持体３７の側壁３７ａに沿ってＧ方向に切断刃３６を移動させて行う。前記下部支持体３７は位置を変えることができ、下部支持体３７の側壁３７ａから水平樹脂部の先端１４ａまでの距離を変えることができる。下部支持体３７の側壁３７aを基準として切断刃３６を位置決めすることで、後述の図１２（ｂ）に示す距離Ｊを小さくすることができる。距離Ｊは、切断個所Ｖから水平樹脂部の先端１４ａまでの距離である。そして、下部支持体３７の側壁３７ａから水平樹脂部の先端１４ａまでの距離を小さくすることで、距離Ｊを小さくすることができるのである。
また、図６はタイバーカットの様子を示す説明図である。図６（ａ）はタイバーカット前の断面図である。図６（ｂ）はタイバーカット後の断面図である。図６（ｃ）はタイバーカット後のインサート端子ケース７の平面図である。下部支持体３７はリードフレーム構造体３１の樹脂ケース９を載置する支持台と切断刃３６の位置決めに利用される。また、全体を上下逆にして、切断刃３６を上方から下方に移動させて切断する場合もある。この場合は下側に位置する前記の上部押さえ部材３５に内部端子１１の表面１１ｂが載置される。
前記した（５）の工程において、内部端子１１に先端１１ａから内側に向かって薄い個所（凹部２２）に樹脂固定部１８となる樹脂３９を配置することで、内部端子１１はこの樹脂３９により固定される。そのため、タイバーカット時に上部支持体３５の加圧力ＦPが不十分であっても内部端子１１下の隙間の発生は抑制される。その結果、ワイヤ接合性を向上させることができる。なお、図１３に示す半導体装置２００を製造する場合等にも本製造方法が適用できる。
また、樹脂固定部１８の引っ張り強度が十分ある場合は、上部支持体３５で内部端子１１を十分な加圧力ＦPで押さえる必要が無く、極端な場合は図７に示すように隙間Ｍが空いていても構わない。上部支持体３５でリードフレームの多数の内部端子になる個所を同時に押さえる場合には加圧力ＦPにばらつきが発生して、極端な場合は隙間Ｍができることもある。この場合は樹脂３９で内部端子１１を押さえ、切断刃３６で内部端子１１が浮き上がるのを防止する。この場合の上部支持体３５の働きとしては、切断時のタイバーカットの切断刃３６が上方のＧ方向に移動するときの力を受け止めて、リードフレーム構造体３１が下部支持体３７から浮き上がるのを防止することが主である。従って、下部支持体３７にリードフレーム構造体３１を固定する作用がある場合には上部支持体３５は不要となる。
図８は、この発明に係る第２の実施の形態の半導体装置３００の製造工程図である。図８は、内部端子１１の切断の様子を示す説明図である。なお、前記半導体装置３００は図１４に示す。
第１の実施の形態との違いは、（１）の工程で、凹部２２を内部端子１１の先端１１ａから前記接続部４０側となる箇所に設けた点である。図６に示す（５）の工程では、凹部２２が形成されない内部端子１１の先端１１ａであって、樹脂固定部１８がない個所で切断する。前記凹部２２の、前記内部端子１１の先端１１ａ側の端部を２２ａとする。
切断する力に抗して、リードフレーム構造体３１が下部支持体３７から浮き上がるのを防止するには、前記先端１１ａから凹部２２の２２ａまでの距離は０．１ｍｍから３ｍｍが好ましく、より好ましくは０．１ｍｍから１ｍｍである。前記先端１１ａから凹部２２の２２ａまでの距離が短いと切断する力の曲げモーメントを小さくすることができるからである。樹脂固定部１８が設けられているため、従来の半導体装置に比べると隙間の発生は大幅に抑制される。また、リードフレーム２０のみを切断するので切断しやすいという利点がある。
図９は、この発明に係る第３の実施の形態の半導体装置４００の製造工程図である。前記半導体装置４００は図１６に示す。図９は下部金型２５の平面図である。
第１の実施の形態との違いは、（１）の工程で、下部金型２５に内部端子１１の先端１１ａ付近から端子連結部２１までに樹脂固定部１８となる樹脂を充填する凹部３３を設けた点である。凹部２２に対応するように凹部３３を形成する。この場合はこの樹脂固定部１８を形成する樹脂は内部端子１１の表面１１ｂから突出している。この内部端子１１の表面１１ｂから突出した高さは、高いほど、切断する力に抗することができる。しかし、高すぎるとボンディングワーヤーの障害になったり、上部支持体で内部端子を押えづらくなるなど不具合もあるため、０．１ｍｍから５ｍｍが好ましく、さらに好ましくは１ｍｍから２ｍｍである。
切断面としては樹脂固定部１８と水平樹脂部１４と内部端子１１それぞれの側面が露出し目視できる面である。仕上がりは図１６の半導体装置４００になる。なお、図１７の半導体装置５００を製造する場合等にも本実施例が適用できる。また、半導体装置６００，７００を製造する場合には、リードフレーム２０にＬ状段差部１７を形成しないものを用いる。
以下に半導体装置１００〜７００の製造装置であるタイバーカット装置８００について説明する。図１０は、タイバーカット装置８００の構成図である。タイバーカット装置８００は、点線で示す水平樹脂部１４の下部を押さえる下部支持体３７と、水平樹脂部１４のおもて側を押さえる上部支持体３５と、下部支持体３７の側壁３７ａに沿って移動するタイバーカットの切断刃３６を備える。また、図示しないが、各部材３５，３７および切断刃３６の位置決めする位置決め機構と、それぞれを移動させる移動機構を備える。
この製造装置８００を使ってタイバーカットする手順を説明する。リードフレーム構造体３１の樹脂ケース９を構成する水平樹脂部１４の下面を下部支持体３７上に載置する。続いて、上部支持体３５を下方のＮ方向に移動して、同一高さである内部端子１１の表面１１ｂと水平樹脂部１４の表面１４ｂに載置する。なお、前記内部端子１１の表面１１ｂと水平樹脂部１４の表面１４ｂは同一高さでなくともかまわない。前記内部端子１１の表面１１ｂが高い場合は、前記内部端子１１の表面１１ｂに上部支持体３５を載置する。続いて、上部支持体３５と下部支持体３７でリードフレーム構造体３１を構成する水平樹脂部１４と内部端子１１を挟み込み、上部支持体３５でリードフレーム構造体３１の内部端子１１を加圧する。続いて、下部支持体３７の側壁３７ａに沿って切断刃３６をＧ方向に向かって移動させ、リードフレームを切断する。そして、内部端子１１と端子連結部２１を切り離し、インサート端子ケース７を形成する
前記の実施の形態で説明した製造方法を用いて製造した半導体装置について説明する。
図１１および図１２は、この発明に係る第１の半導体装置１００の構成図である。図１１（ａ）は上面図である。図１１（ｂ）は図１１（ａ）のＸ−Ｘ線で切断した断面図である。図１２は、図１１（ａ）および図１１（ｂ）のＡ部拡大図である。図２２（ａ）は図２１（ａ）のＡ部拡大平面図である。図１２（ｂ）は図１１（ｂ）のＡ部拡大断面図である。図１２（ｃ）は図１２（ｂ）を矢印Ｂから見た拡大斜視図である。なお、図１２（ｂ）は図１２（ｃ）のＹ−Ｙ線で切断した断面図である。ここでは図１１において、上部の蓋と内部に充填されるゲルは図示されていない。
この半導体装置１００は、放熱板１と、放熱板１上にはんだ２で固着した絶縁基板３と、絶縁基板３上にはんだ４で固着した半導体素子５を備える。放熱板１上に接着剤６で固着したインサート端子ケース７と、インサート端子ケース７、半導体素子５および絶縁基板３等に固着するボンディングワイヤ８を備える。絶縁基板３は絶縁板と絶縁板の裏面の導電層、絶縁板のおもて面の回路配線層で構成される。また、インサート端子ケース７は樹脂ケース９と外部導出端子１０で構成される。外部導出端子１０は内部端子１１と内部端子１１に直角に接続する外部端子１２で構成される。樹脂ケース９の内壁９ａはＬ状になっており、樹脂ケース９は上側の垂直樹脂部１３（以下、単に垂直樹脂部と称す）とこれに繋がる水平樹脂部１４および下側の垂直樹脂部１５で構成される。
図１２（ｂ）に示すように、水平樹脂部１４の表面１４ｂでの長さＱは、例えば３ｍｍ程度である。垂直樹脂部１３には外部端子１２がインサートされ、水平樹脂部１４には溝１６が形成され、その溝１６に表面１１ｂを露出した内部端子１１が埋設される。内部端子１１の表面１１ｂと水平樹脂部１４の表面１４ｂは平坦にすること好ましい。しかしながら、前記内部端子１１の表面１１ｂが水平樹脂部１４の表面１４ｂより高くても低くてもかまわない。前記の放熱板１は接着剤６で下側の垂直樹脂部１５に固着する。また、水平樹脂部１４の先端１４ａから内部端子１１の先端１１ａまでの距離Ｊは０．１ｍｍから２ｍｍが好ましく、より好ましくは０．１ｍｍから０．５ｍｍである。この距離Ｊは水平樹脂部１４の先端１４ａを基準とした切断刃３６（図６参照）の位置決め精度に依存しており、位置決め精度が高くなると小さくできる。理想的には距離Jはゼロとするのがよい。
内部端子１１の先端１１ａ付近の上部には、先端１１ａから前記接続部４０へ向かって椅子型に段差が形成される。その段差が内部端子１１に形成したＬ状段差部１７であり、Ｌ状段差部１７に樹脂が充填される。この充填された樹脂は両側の樹脂ケース９を構成する水平樹脂部１４に繋がり樹脂固定部１８となる。この樹脂固定部１８は水平樹脂部１４と一体成型され、内部端子１１をしっかり固定する。この樹脂固定部１８の上面１８ｂと内部端子１１の上面１１ｂは平坦に接続する。また、樹脂固定部１８の断面形状はここでは四角形である。ここでは、樹脂固定部１８は内部端子１１を幅方向に被覆する樹脂のことを指す。
また、内部端子１１の先端１１ａは切断面であり、この切断面は樹脂固定部１８の側面１８ａとなる切断面でもある。そのため、内部端子１１の先端１１ａと樹脂固定部１８の側壁１８ａは一致する。また、切断面での内部端子１１の厚さＲ２は、Ｌ状段差部１７を形成しているため、内側の内部端子１１の厚さＲ１より薄くなっている。
また、下部金型２５(図２参照)で内部端子１１上面を押さえ、Ｌ状段差部１７上を下部金型２５で蓋をする状態となるために、内部端子１１の表面１１ｂとＬ状段差部１７に充填された樹脂固定部１８の上面１８ｂは前記したように平坦にすることができる。
また、内部端子１１の先端に樹脂固定部１８を形成することで、内部端子１１が樹脂固定部１８で固定される。そのため、内部端子１１下の隙間の発生は抑制される。その結果、ワイヤ接合性が向上する。
樹脂固定部１８の厚さＲ３は、タイバーカット時の切断刃３６による内部端子１１に加わる上へ持ち上げる力に、上部支持体３５の加圧力ＦP（図６参照）を合わせて、耐える厚さにすることができる。切断個所Ｖでの内部端子１１の厚みＲ２と樹脂固定部１８の厚さＲ３（Ｌ状段差部１７の段差の高さ）を同程度にすると好ましい。Ｒ３を大きくすると、切断する力に抗することはできるが、Ｒ２を薄くしすぎると内部端子１１としての強度が低下する。また、電気抵抗も増加する。そこで、内部端子１１の厚みＲ２は０．１から０．７ｍｍが好ましく、より好ましくは０．４から０．６ｍｍである。また、Ｒ１に対するＲ２の比（Ｒ２／Ｒ１）は０．１から０．７であり、好ましくは０．４から０．６である。この範囲において、タイバーカット時の内部端子の変形を抑えることができる。内部端子１１の長さＱは２ｍｍから５０ｍｍまでが好ましいが、これに限定されるものではない。
また、樹脂固定部１８の幅Ｗは広い程、切断する力に抗することができる。しかし、広くなりすぎると、内部端子の電気抵抗が増加する。また、ワイヤボンディングする部分の長さＫが短くなるので、樹脂固定部１８の幅Ｗは０．５ｍｍから３ｍｍが好ましく、より好ましくは１ｍｍから２ｍｍである。ワイヤボンディングができる領域を確保するために、この樹脂固定部１８のＷは内部端子１１の長さの１／３程度以下とするとよい。内部端子の１１の長さが４ｍｍで、内部端子１１の先端１１aと垂直樹脂部１３の内側壁１３ａの間の距離Ｑを３ｍｍ程度にすると、ワイヤボンディングする個所の長さＫは２ｍｍ程度（Ｑ−Ｗ＝３ｍｍ−１ｍｍ）になり、ボンディングする面積が確保される。そして、樹脂固定部１８を形成することで、切断刃３６による内部端子１１の上方への持ち上げが防止され、内部端子１１下の隙間（図２２の隙間Ｔに相当する隙間のこと）の発生を抑制できる。
また、タイバーカットの個所では内部端子１１の厚さＲ２が薄くなっているので、切断時間が短く、切断刃３６によって内部端子１１を持ち上げようとする力が働く時間は短くなる。そのため、Ｌ状段差部１７を形成しない厚い内部端子１１（例えば、図２１参照）の場合に比べて、内部端子１１下の隙間の発生は抑制される。
図１３は、この発明に係る第２の半導体装２００の構成図である。図１３（ａ）は上面図である。図３（ｂ）は図１３（ａ）のＸ−Ｘ線で切断した断面図である。図１３は図１２に相当する図である。
図１１および図１２で示す半導体装置１００との違いは、Ｌ状段差部１７で樹脂固定部１８が内部端子１１の途中まで形成され、先端１１ａ付近が露出している点である。樹脂固定部１８の側壁１８ａは水平樹脂部１４の先端１４ａに一致させてもよい。ダイバーカットは樹脂固定部１８から離れた内部端子１１の薄い個所で行われる。この場合は内部端子１１のみの切断となるので、切断時間が短くなり、隙間の発生は抑制される。内部端子１１の先端１１ａから樹脂固定部１８の側壁１８ａまでの、内部端子１１が露出している長さは、短い方がよく、０．１ｍｍから1ｍｍが好ましい。より好ましくは０．１ｍｍから０．５ｍｍである。
図１４は、この発明に係る第３の半導体装置３００の構成図である。図４（ａ）は上面図である。図１４（ｂ）は図１４（ａ）のＸ−Ｘ線で切断した断面図である。図１４は図１２に相当する図である。
図１１および図１２で示す半導体装置１００との違いは、内部端子１１の先端１１ａより前記接合部４０側に距離Ｓの所に凹部２２を形成し、この凹部２２に樹脂を充填して樹脂固定部１８とした点である。内部端子１１の長手方向の、凹部２２の断面形状は四角形である。また、樹脂固定部１８の幅Ｕは０．５ｍｍから３ｍｍがよく、より好ましくは１ｍｍから２ｍｍである。また、前記先端１１ａから凹部２２の２２ａまでの距離Ｓは０．１ｍｍから２ｍｍが好ましく、より好ましくは０．１ｍｍから１ｍｍである。また、ワイヤボンディングができる領域を確保するために、この樹脂固定部１８の幅Ｕと前記距離Ｓを足した長さは、内部端子１１の長さの１／３程度以下とするとよい。
また、図１４において、凹部２２に充填した樹脂を内部端子１１の表面１１ｂから突出させて樹脂固定部１８を形成する場合もある。この場合、この内部端子１１の表面１１ｂから突出した高さは、高いほど、切断する力に抗することができる。しかし、高すぎるとボンディングワーヤーの障害になったり、上部支持体で内部端子を押えづらくなるなど不具合もあるため、０．１ｍｍから５ｍｍが好ましく、さらに好ましくは１ｍｍから２ｍｍである。このように、樹脂固定部１８を形成することで、切断刃３６による内部端子１１の上方への持ち上げが防止され、内部端子１１下の隙間（図２２の隙間Ｔに相当する隙間のこと）の発生を抑制できる。
図１５は、図１４の凹部２２に形成される樹脂固定部１８の断面形状の変形例を示す断面図である。図１５（ａ）は三角形である。図１５（ｂ）は台形である。図１５（ｃ）は半円形である。いずれの場合も樹脂固定部１８の引っ張り強度を１ＭＰａ以上にするとよい。
図１６は、この発明に係る第４の半導体装置４００の構成図である。図１６（ａ）は上面図である。図１６（ｂ）は図１６（ａ）のＸ−Ｘ線で切断した断面図である。図１６は図１２に相当する図である。
図１１および図１２に示す半導体装置１００との違いは、樹脂固定部１８が内部端子１１の表面１１ｂより突出している点である。この内部端子１１の表面１１ｂから突出した高さは、高いほど、切断する力に抗することができる。しかし、高すぎるとボンディングワーヤーの障害になったり、上部支持体で内部端子を押えづらくなるなど不具合もあるため、０．１ｍｍから５ｍｍが好ましく、さらに好ましくは１ｍｍから２ｍｍである。半導体装置１００と比べて樹脂固定部１８の厚さが厚くなるので、切断する力に抗する力は半導体装置１００に比べて強くできる。従って、隙間の発生を抑制できる。樹脂固定部１８側壁１８ａと内部端子１１の先端１１ａはタイバーカットの切断面である。
また、この樹脂固定部１８の幅Ｗは、０．５ｍｍから３ｍｍが好ましく、より好ましくは１ｍｍから２ｍｍであり、ワイヤボンディングができる領域を確保するために、、内部端子１１の長さの１／３程度以下とするとよい。
図１７は、この発明に係る第５の半導体装置５００の構成図である。図１７（ａ）は上面図である。図１７（ｂ）は図１７（ａ）のＸ−Ｘ線で切断した断面図である。図１７は図１２に相当する図である。
図１７の樹脂固定部１８は、内部端子１１の先端１１ａから前記接続部側に距離Ｓ離れた個所に設けられる。図１６で示す半導体装置４００との違いは、樹脂固定部１８の表面の幅Ｗ２が内部端子１１に埋没している箇所の幅Ｗ１より広くなっている点である。この突出してる部分の幅Ｗ２は凹部２２の幅Ｗ１より広く突出部分が庇になる。そのため、内部端子１１を押さえ込む力が大きくなり、内部端子１１が上方へ変形する力を押さえ込むので、前記隙間Ｔの発生が抑えられる。さらに、Ｗ１とＷ２が同じ場合に比べて、Ｗ２を小さくできるため、内部端子１１としての強度を向上することができる。Ｗ１は０．５ｍｍから３ｍｍが好ましく、より好ましくは１ｍｍから２ｍｍである。また、Ｗ２とＷ１の比（Ｗ２／Ｗ１）は０．２から０．８が好ましく、より好ましくは０．４から０．６である。また、前記先端１１ａからの距離Ｓは０．１ｍｍから２ｍｍが好ましく、より好ましくは０．１ｍｍから１ｍｍである。また、ワイヤボンディングができる領域を確保するために、この樹脂固定部１８の幅Ｗと前記Ｓを足した長さは、内部端子１１の長さの１／３程度以下とするとよい。
図１８は、この発明に係る第６の半導体装置６００の構成図である。図１８（ａ）は上面図である。図１８（ｂ）は図１８（ａ）のＸ−Ｘ線で切断した断面図である。図１８は図１２に相当する図である。
図１１および図１２に示す半導体装置１００との違いは、内部端子１１にＬ状段差部１７を形成しないで樹脂固定部１８が内部端子１１の先端１１ａ付近で内部端子１１の表面１１ｂより突出している点である。この内部端子１１の表面１１ｂから突出した高さは、高いほど、切断する力に抗することができる。しかし、高すぎるとボンディングワーヤーの障害になったり、上部支持体で内部端子を押えづらくなるなど不具合もあるため、０．１ｍｍから５ｍｍが好ましく、さらに好ましくは１ｍｍから２ｍｍである。また、図１８の樹脂固定部の幅Ｗは０．５ｍｍから３ｍｍが好ましく、より好ましくは１ｍｍから２ｍｍである。切断個所Ｖでの内部端子１１が厚いので変形が起こり難くなり、樹脂固定部１８の厚さを厚くすることができるで、前記隙間Ｔの発生を抑制することができる。切断面では内部端子１１の先端１１ａと樹脂固定部１８の側壁１８ａが露出し目視できる。
また、ワイヤボンディングができる領域を確保するために、この樹脂固定部１８は内部端子１１の長さの１／３程度以下の個所に配置するとよい。
図１９は、この発明に係る第７の半導体装置７００の構成図である。図１９（ａ）は上面図である。図１９（ｂ）は図１９（ａ）のＸ−Ｘ線で切断した断面図である。図１９は図１２に相当する図である。
図１８に示す半導体装置６００との違いは、内部端子１１の先端１１ａより前記接合部４０側で、先端１１ａから距離Ｓの所に樹脂固定部１８を形成した点である。前記距離Ｓは０．１ｍｍから３ｍｍが好ましく、より好ましくは０．１ｍｍから１ｍｍである。この内部端子１１の表面１１ｂから突出した高さは、高いほど、切断する力に抗することができる。しかし、高すぎるとボンディングワーヤーの障害になったり、上部支持体で内部端子を押えづらくなるなど不具合もあるため、０．１ｍｍから５ｍｍが好ましく、さらに好ましくは１ｍｍから２ｍｍである。また、図１９の樹脂固定部の幅Ｗは０．５ｍｍから３ｍｍが好ましく、より好ましくは１ｍｍから２ｍｍである。内部端子１１の先端１１ａが切断面として露出し目視できる。切断個所Ｖでの内部端子１１が厚いので変形が起こり難くなり、樹脂固定部１８の厚さを厚くすることができるで、前記隙間Ｔの発生を抑制することができる。
１ 放熱板
２ はんだ
３ 絶縁基板
４ はんだ
５ 半導体素子
６ 接着剤
７ インサート端子ケース
８ ボンディングワイヤ
９ 樹脂ケース
９ａ 樹脂ケースの内壁
１０ 外部導出端子
１１ 内部端子
１１ａ 内部端子の先端
１１ｂ 内部端子の表面
１２ 外部端子
１２ａ 外部端子の先端
１３ 上側の垂直樹脂部
１４ 水平樹脂部
１４ａ 水平樹脂部の先端
１４ｂ 水平樹脂部の表面
１５ 下側の垂直樹脂部
１６ 溝
１７ Ｌ状段差部
１８ 樹脂固定部
１８ａ 樹脂固定部の側壁
１８ｂ 樹脂固定部の上面
２０ リードフレーム
２１ 端子連結部
２１ａ 貫通孔
２２,２６,２７,２８ 凹部
２２ａ 端部
２３ 金型
２４ 上部金型
２５ 下部金型
２６ａ 凹部２６の先端
２９ 注入口
３０ 樹脂液
３１ リードフレーム構造体
３３ 凹部
３５ 上部支持体
３５ａ 上部支持体の側壁
３６ 切断刃
３７ 下部支持体
３７ａ 下部支持体の側壁
４０ 接続部
１００〜７００ 本発明の半導体装置
８００ タイバーカット装置
Ｖ 切断個所
ＦP 加圧力

Claims (11)

  1. 端子ケースを有する半導体装置において、
    外部端子と、該外部端子の接続部に接続する内部端子で構成される外部導出端子と、前記外部端子が固定される上側の垂直樹脂部と該上側の垂直樹脂部に接続し前記内部端子を溝に埋設する水平樹脂部と、該水平樹脂部に接続する下側の垂直樹脂部とを備える半導体装置であって、
    前記内部端子の上面の一部が前記水平樹脂部に接続する樹脂固定部で被覆され、前記接続部側とは反対の内部端子の長手方向の先端面が、露出した切断面であることを特徴とする半導体装置。
  2. 前記内部端子の前記先端面から前記接続部に向かってＬ状段差部がされ、前記Ｌ状段差部に前記樹脂固定部が配置され、前記内部端子の露出した上面と前記樹脂固定部の上面が平坦に接続することを特徴とする請求項１に記載の半導体装置。
  3. 前記内部端子の前記先端面から接続部に向かってＬ状段差部が配置され、前記Ｌ状段差部に前記樹脂固定部が配置され、前記内部端子の露出した上面より前記樹脂固定部の上面が突出していることを特徴とする請求項１に記載の半導体装置。
  4. 前記内部端子の短手方向に凹部が配置され、前記凹部に前記樹脂固定部が配置され、前記内部端子の露出した上面と前記樹脂固定部の上面が平坦に接続することを特徴とする請求項１に記載の半導体装置。
  5. 前記内部端子の短手方向に凹部が配置され、前記凹部に前記樹脂固定部が配置され、前記内部端子の露出した上面より前記樹脂固定部の上面が突出していることを特徴とする請求項１に記載の半導体装置。
  6. 前記内部端子の露出した上面が平坦であり、前記内部端子上面に前記樹脂固定部が配置されることを特徴とする請求項１に記載の半導体装置。
  7. 前記請求項１乃至６のいずれか一項に記載の半導体装置の製造方法において、
    前記外部導出端子の内部端子に接続する端子連結部を有するリードフレームを金型に配置する工程と、
    前記金型に液状の樹脂を注入し、該液状の樹脂を硬化させ、樹脂固定部を有するリードフレーム構造体を形成する工程と、
    前記リードフレーム構造体を前記金型から取り出す工程と、
    前記端子連結部を切断し、端子ケースを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 前記内部端子と前記端子連結部に連続する一つの凹部を形成し、前記凹部を前記樹脂固定部となる樹脂で充填し、前記凹部に充填された前記樹脂と前記凹部下の前記リードフレームを同時に切断することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記内部端子の短手方向に凹部を形成し、前記凹部を前記樹脂固定部となる樹脂で充填し、前記凹部が形成されていない前記端子連結部側のリードフレームを切断することを特徴とする請求項７に記載の半導体装置の製造方法。
  10. 前記内部端子と前記端子連結部に連続する平坦な個所の上面に前記樹脂固定部なる樹脂を形成し、前記樹脂と前記樹脂下の前記リードフレームを同時に切断することを特徴とする請求項７に記載の半導体装置の製造方法。
  11. 前記内部端子の平坦な上面に、短手方向に前記樹脂固定部となる樹脂を形成し、前記樹脂が形成されていない前記端子連結部側のリードフレームを切断することを特徴とする請求項７に記載の半導体装置の製造方法。
JP2014243588A 2014-12-02 2014-12-02 半導体装置およびその製造方法 Active JP6413709B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014243588A JP6413709B2 (ja) 2014-12-02 2014-12-02 半導体装置およびその製造方法
CN201510764946.XA CN105655318B (zh) 2014-12-02 2015-11-10 半导体装置及其制造方法
US14/940,823 US9761462B2 (en) 2014-12-02 2015-11-13 Resin package with a groove for an embedded internal lead

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014243588A JP6413709B2 (ja) 2014-12-02 2014-12-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016111028A true JP2016111028A (ja) 2016-06-20
JP6413709B2 JP6413709B2 (ja) 2018-10-31

Family

ID=56079628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014243588A Active JP6413709B2 (ja) 2014-12-02 2014-12-02 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9761462B2 (ja)
JP (1) JP6413709B2 (ja)
CN (1) CN105655318B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047659A1 (ja) * 2016-09-07 2018-03-15 三菱電機株式会社 電力用半導体装置
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
WO2019008828A1 (ja) * 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
DE102018208486A1 (de) 2017-09-29 2019-04-04 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2019161083A (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
JP2022073129A (ja) * 2020-10-30 2022-05-17 三菱電機株式会社 半導体装置用の筐体の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175704A1 (en) * 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
CN114628347B (zh) * 2022-05-16 2022-07-22 山东中清智能科技股份有限公司 一种半导体封装结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174433A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置
JP2000332179A (ja) * 1999-05-18 2000-11-30 Fujitsu Ten Ltd 端子の固定構造
JP2000349219A (ja) * 1999-06-03 2000-12-15 Mitsubishi Electric Corp 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
JP2004022811A (ja) * 2002-06-17 2004-01-22 Mitsubishi Electric Corp インサート成形ケース及び半導体装置
JP2005243697A (ja) * 2004-02-24 2005-09-08 Nissan Motor Co Ltd 半導体装置
JP2011014739A (ja) * 2009-07-02 2011-01-20 Shindengen Electric Mfg Co Ltd 半導体装置
JP2014157925A (ja) * 2013-02-15 2014-08-28 Fuji Electric Co Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
JP5251066B2 (ja) * 2007-10-15 2013-07-31 富士電機株式会社 半導体装置
WO2011115081A1 (ja) * 2010-03-16 2011-09-22 富士電機システムズ株式会社 半導体装置
JP5953703B2 (ja) * 2011-10-31 2016-07-20 ソニー株式会社 リードフレームおよび半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174433A (ja) * 1997-06-30 1999-03-16 Toshiba Corp 半導体装置
JP2000332179A (ja) * 1999-05-18 2000-11-30 Fujitsu Ten Ltd 端子の固定構造
JP2000349219A (ja) * 1999-06-03 2000-12-15 Mitsubishi Electric Corp 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
JP2004022811A (ja) * 2002-06-17 2004-01-22 Mitsubishi Electric Corp インサート成形ケース及び半導体装置
JP2005243697A (ja) * 2004-02-24 2005-09-08 Nissan Motor Co Ltd 半導体装置
JP2011014739A (ja) * 2009-07-02 2011-01-20 Shindengen Electric Mfg Co Ltd 半導体装置
JP2014157925A (ja) * 2013-02-15 2014-08-28 Fuji Electric Co Ltd 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018047659A1 (ja) * 2016-09-07 2018-11-22 三菱電機株式会社 電力用半導体装置
WO2018047659A1 (ja) * 2016-09-07 2018-03-15 三菱電機株式会社 電力用半導体装置
JPWO2018096656A1 (ja) * 2016-11-25 2019-04-11 三菱電機株式会社 半導体装置
WO2018096656A1 (ja) * 2016-11-25 2018-05-31 三菱電機株式会社 半導体装置
US10763183B2 (en) 2016-11-25 2020-09-01 Mitsubishi Electric Corporation Semiconductor device
WO2019008828A1 (ja) * 2017-07-03 2019-01-10 三菱電機株式会社 半導体装置
JP6461441B1 (ja) * 2017-07-03 2019-01-30 三菱電機株式会社 半導体装置
DE102018208486A1 (de) 2017-09-29 2019-04-04 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2019067885A (ja) * 2017-09-29 2019-04-25 三菱電機株式会社 半導体装置
US10325825B2 (en) 2017-09-29 2019-06-18 Mitsubishi Electric Corporation Semiconductor apparatus
JP2019161083A (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
JP7183551B2 (ja) 2018-03-15 2022-12-06 富士電機株式会社 半導体装置
JP2022073129A (ja) * 2020-10-30 2022-05-17 三菱電機株式会社 半導体装置用の筐体の製造方法
JP7353255B2 (ja) 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法

Also Published As

Publication number Publication date
JP6413709B2 (ja) 2018-10-31
CN105655318B (zh) 2020-02-28
US9761462B2 (en) 2017-09-12
CN105655318A (zh) 2016-06-08
US20160155687A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
JP6413709B2 (ja) 半導体装置およびその製造方法
US20160181187A1 (en) Semiconductor device and lead frame
JP2008177496A (ja) リードフレーム、パッケージ部品、半導体装置およびそれらの製造方法
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
US10325825B2 (en) Semiconductor apparatus
JP5714157B1 (ja) パワー半導体装置
TWI671829B (zh) 半導體裝置之製造方法
JP2008091527A (ja) 半導体装置の製造方法
KR20130072104A (ko) 전극 기체
US8378468B2 (en) Semiconductor device and method of manufacturing the same
JP6549003B2 (ja) 半導体装置
TWI689063B (zh) 半導體裝置及其製造方法
CN104425311A (zh) 接合用具、接合装置以及半导体装置
TWI474456B (zh) Semiconductor device and manufacturing method thereof
JP2011238963A (ja) パッケージ部品の製造方法
JP5250756B2 (ja) 半導体装置の製造方法及び半導体装置
JP5477260B2 (ja) 電子装置およびその製造方法
JP2012164798A (ja) 半導体装置及びその製造方法
JP5233973B2 (ja) モールドパッケージの製造方法
JP6828526B2 (ja) 電子装置
JP2015207680A (ja) 発光装置
JP4760543B2 (ja) モールドパッケージおよびその製造方法
JP4726210B2 (ja) 半導体装置
JP4973033B2 (ja) パワーモジュールの製造方法
KR20080065966A (ko) 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180917

R150 Certificate of patent or registration of utility model

Ref document number: 6413709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250