TWI474456B - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TWI474456B
TWI474456B TW101126387A TW101126387A TWI474456B TW I474456 B TWI474456 B TW I474456B TW 101126387 A TW101126387 A TW 101126387A TW 101126387 A TW101126387 A TW 101126387A TW I474456 B TWI474456 B TW I474456B
Authority
TW
Taiwan
Prior art keywords
lead frame
semiconductor device
mold
punch
manufacturing
Prior art date
Application number
TW101126387A
Other languages
English (en)
Other versions
TW201312717A (zh
Inventor
Tadanobu Okubo
Yuuji Ogawa
Hidetoshi Suzuki
Chi Jang Lo
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201312717A publication Critical patent/TW201312717A/zh
Application granted granted Critical
Publication of TWI474456B publication Critical patent/TWI474456B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

半導體裝置及其製造方法
本發明之實施形態係關於一種半導體裝置及其製造方法。
近年來，記憶卡被廣泛使用，且不斷推進其大容量化。在該狀況下，不損及製品之可靠性而削減製造成本較為重要。
本實施形態提供一種可提高動作可靠性之半導體裝置及其製造方法。
本實施形態之半導體裝置之製造方法包括如下步驟：密封導線架，且將上述導線架拉出至外部，並且將於內部中於上述導線架具有線寬變窄之區域之封裝體載置於第1模具，於自上述第1模具僅隔開第1距離之位置上，將於角部具有第1彎曲部之衝頭抵壓至上述導線架之被拉出至上述外部之部分，藉由抵壓上述衝頭將上述導線架沿著上述第1彎曲部彎曲，藉此將上述導線架於上述線寬變窄之區域切斷。
 [用於實施發明之形態]
以下，參照實施形態所附之圖式進行說明。於進行該說 明時，貫穿所有圖式對共通之部分附上共通之參照符號。
對一實施形態之半導體裝置及其製造方法進行說明。以下列舉作為半導體裝置之microSD(SanDisk，閃迪)(註冊商標)卡為例進行說明。
1.關於microSD卡之構成
首先，使用圖1對本實施形態之microSD卡(以下，簡稱為記憶卡)之構成進行說明。圖1係表示記憶卡1之內部構成之平面圖。
如圖所示般記憶卡1大致包括電路基板11、導線架12之一部分、控制器晶片13、及記憶體晶片14。
記憶體晶片14包含可保持資料之半導體記憶體，該半導體記憶體例如為NAND型快閃記憶體。
控制器晶片13係按照來自外部(主機)之命令而控制記憶體晶片14。更具體而言，控制器晶片13將自主機賦予之資料寫入記憶體晶片14，又，將自記憶體晶片14中讀出之資料向主機輸出。除此以外，控制器晶片13控制記憶卡整體之動作。
導線架12若為圖1之例則被分離成4個部分12-1~12-4。而且，以橫跨導線架12-1及12-2之方式，搭載有記憶體晶片14。
電路基板11係於其正面(及背面)形成有未圖示之佈線圖案之絕緣性基板。而且，電路基板11係以橫跨導線架12-1~12-4之方式配置。於電路基板上搭載有控制器晶片13，控制器晶片13係引線接合於電路基板11上之佈線，並 且電性連接於記憶卡1之外部連接端子。同樣地，導線架12-1、12-2上之記憶體晶片亦引線接合於電路基板11上之佈線。而且，藉由電路基板11上之佈線，而使控制器晶片13與記憶體晶片14電性連接。
而且，上述電路基板11、導線架12、控制器晶片13、及記憶體晶片14由鑄模樹脂15密封，藉由該鑄模樹脂15整形成適當之形狀，而形成記憶卡1。
上述構成中，於圖1所示之區域A1內，導線架12具有自導線架12之各部分12-1~12-4朝向記憶卡1之外側突出之形狀，並且於鑄模樹脂15之側面形成有空腔。圖2係區域A1之放大圖。
如圖所示般導線架12於複數個部位具有朝向記憶卡1之外側突出之部分(凸部)12A。此係後述之製造步驟中所需之懸吊銷部之一部分。該凸部12A具有如向前端逐漸變細之形狀，且其端部具有拉伸切斷面。又，於該凸部12A之前端設置有鑄模樹脂15之空腔20。該空腔20以其寬度朝向記憶卡1之外部變寬之方式形成。
亦即，於記憶卡1之側面設置有直徑隨著朝向內側而變小之孔20，於該孔20之前端露出有導線架12之懸吊銷部之拉伸切斷面。
2.關於microSD卡之製造方法
其次，對上述構成之記憶卡1之製造方法進行說明。
首先，使用金屬材料形成圖1中所說明之導線架12。圖3係導線架12之平面圖，作為一例而表示有用以形成3個記 憶卡1之導線架12。另，圖中之虛線係用於參考經封裝後之最終形狀而表示。
如圖所示，導線架12之各部分12-1~12-4係藉由懸吊銷部12B而支撐於外框12-5。懸吊銷部12B於圖3之平面內，具有中間變細之形狀部分12C。圖4係懸吊銷部12B之放大圖，且係自上方觀察導線架12所得之圖。如圖所示，本例之懸吊銷部12B具有如寬度向前端逐漸變細、且自此處寬度逐漸變寬之形狀。
其次，將記憶體晶片14及控制器晶片13封裝。圖5表示本步驟，尤其僅對1個記憶卡1加以表示。如圖所示，搭載有控制器晶片13之電路基板11係搭載於導線架12-1~12-4上。又，於導線架12-1及12-2上搭載有記憶體晶片14。又，於電路基板11上搭載有控制器晶片13。其後，於進行所需之引線接合後，由鑄模樹脂15密封。本步驟之結果，懸吊銷部12B之一部分被覆於鑄模樹脂15內部，剩餘部分露出至鑄模樹脂之外側。以下，將由鑄模樹脂15密封所得之構造以下稱為封裝體。
其次，進行將於圖5之步驟中所得之封裝體自導線架之外框12-5切下之步驟(Trim and forming process：修整成型步驟，以下稱為TF步驟)。使用圖6~圖9對本步驟進行說明。圖6~圖9係表示TF步驟之情況之剖面圖。
如圖6所示，TF步驟係使用第1模具(支承：backup)30、第2模具(脫模機：stripper)32、衝頭31、及真空墊33而進行。
首先，如圖7所示，將封裝體載置於第1模具30上。繼而，藉由真空墊33，將封裝體固定於第1模具30上。此時，第1模具30係於其一部分區域(封裝體支撐部)30-1中支撐封裝體，並且於其他區域(導線架(懸吊銷部)支撐部)30-2中，支撐伸出至封裝體之外側之懸吊銷部12B。又，伸出至封裝體之外側之懸吊銷部12B係由第2模具32及衝頭31所夾持。此時，懸吊銷部12B係藉由第1模具30之區域30-2、及第2模具32與衝頭31而保持水平。亦即，以使施加至懸吊銷部12B之垂直方向之應力儘量小之方式固定封裝體。
又，於衝頭31之前端角部(與懸吊銷部12B接觸之角部)設置有曲率r1之彎曲部。同樣地，於第1模具30之沿懸吊銷部12B之面及與第2模具32對向之面之角部設置有曲率r2之彎曲部。且，第1模具30與衝頭31於水平方向上以距離A隔離。若將懸吊銷部12B之厚度設為d1，則較理想的是A>d1。
其次，如圖8所示，藉由馬達或油壓泵將衝頭31及第2模具32向下壓。如此一來，懸吊銷部12B如圖所示般沿著第1模具30之彎曲部彎曲，又，沿著衝頭31之彎曲部彎曲。而且，藉由沿著該第1模具30及衝頭31之彎曲部彎曲，而對懸吊銷部12B施加朝向外側之應力F1。
繼續將衝頭31及第2模具32向下壓。其結果，藉由拉伸應力F1，使懸吊銷部12B於區域12C被切斷。如上所述，區域12C存在於封裝體內部。因此，切斷之結果，於封裝 體之鑄模樹脂15中產生空腔20，且於空腔20之內部露出區域12C之拉伸切斷面。
根據以上所述，將封裝體自外框12-5切下，而完成記憶卡1。
3.本實施形態之效果
如上所述，本實施形態之半導體裝置之製造方法包括如下步驟：密封導線架，且將上述導線架拉出至外部，並且將於內部中於上述導線架具有線寬變窄之區域之封裝體載置於第1模具(30)(圖7)；於自隔開上述第1模具僅隔開第1距離(A)之位置上，將於角部具有第1彎曲部之衝頭(31)抵壓至上述導線架之被拉出至上述外部之部分(圖8)；以及藉由抵壓上述衝頭將上述導線架沿著上述第1彎曲部彎曲，藉此將上述導線架於上述線寬變窄之區域(12C)(圖4)切斷(圖9)。
藉此，可提高半導體裝置之動作可靠性。以下對本效果進行說明。如為本實施形態之記憶卡，TF步驟之結果可防止懸吊銷部12B之前端突出並殘留於封裝體外部。換言之，可使懸吊銷部12B之前端位於封裝體內部。
藉此，可有效地防止記憶卡受靜電破壞。如為記憶卡，其中尤其是如microSD卡之小型記憶卡時，認為使用者在多數情況下手持記憶卡之側面。即便於此種情形時，仍可防止人的手觸及導線架12，故可提高抗靜電破壞性。
又，可提高記憶卡與供其插入之插槽之位置對準精度。位置對準係在記憶卡之側面與插槽之側面之間進行。此點 對於若為本實施形態之構成，因於記憶卡之側面無導線架之突起，故可容易地進行確實之位置對準。
進而，由於導線架之前端未自記憶卡之側面冒出，故亦可提高使用者之使用方便性(可提高使用者在使用上之安全性)。
且，可於削減製造成本之同時獲得如上所述之效果。其原因在於，使用導線架作為記憶卡之基板材料。即，通常一般之卡片裝置係使用樹脂基板。其原因在於加工相對較容易，但製造成本升高。因導線架為金屬，故較堅硬而難以加工。因此，若以一般之方法進行TF步驟，則有可能導致懸吊銷部自封裝體露出。然而，於本實施形態中，雖然使用導線架，但如上所述般可解決該問題。
4.變形例等
另，上述實施形態並非唯一之實施形態，可進行各種變形。圖10係一變形例，且與圖7所示之剖面圖相對應。如圖所示，亦可不於第1模具30上設置彎曲部。即便於此情形時，仍可藉由衝頭31之彎曲部對懸吊銷部12B施加拉伸應力。
又，圖7~圖10中，亦可為不設置第2模具32之情形。即便於此情形時，仍可藉由衝頭31及/或第1模具30之彎曲部施加拉伸應力。然而，就使封裝體及/或懸吊銷部12B穩定之觀點而言，較佳為設置第2模具32。
進而，關於彎曲部之曲率r1、r2，既可為r1=r2，亦可為r1>r2，或亦可為r1<r2。另，藉由設為A>d1，而防止懸吊 銷部12B在區域12C以外之部位切斷。
進而，對於第1模具30之彎曲部位亦可實施變形。圖7之例中，區域30-2具有一定寬度(B≠0)。亦即區域30-2具有一定寬度而支撐導線架。然而，亦可為B=0。亦即，第1模具30亦可自與導線架接觸之點彎曲。
進而，懸吊銷部12B之區域12C中，如圖4所說明般，只要於導線架12之平面內(如圖3所示般自上方觀察所得之形狀中)，其寬度變窄即可。然而，如圖6~圖10所示，於導線架12之剖面中，亦可使其寬度變窄(亦可使導線架之厚度變小，亦即變薄)。藉此，可更容易地切斷懸吊銷部12B。
又，當為圖4之例時，懸吊銷部12B之區域12C自兩側逐漸變窄。換言之，當以懸吊銷部12B之長度方向為軸時成為大致左右對稱之形狀。然而，區域12C之形狀並不限定於此，例如亦可成為導線架之一側面凹陷，而另一側面不凹陷(直線形狀)之形狀。又，即便形狀上並非中間變細，只要成為相較於其他區域更易藉由拉伸應力而切斷之構造即可。
又，於上述實施形態中，作為記憶卡1之例，列舉包含NAND型快閃記憶體之microSD卡之例進行了說明，但亦可包含NAND型快閃記憶體以外之半導體記憶體，又，並不限定於microSD卡，亦可廣泛適用於其他卡片裝置等可攜式元件。
對本發明之若干實施形態進行了說明，但該等實施形態 係作為例子而提出者，而並非意欲限定發明之範圍。該等實施形態可以其他各種形態而實施，且可於不脫離發明之主旨之範圍內進行各種省略、置換、變更。該等實施形態或其變形包含於發明之範圍或主旨中，同樣地包含於與申請專利範圍所記載之發明均等之範圍內。
1‧‧‧記憶卡
11‧‧‧電路基板
12‧‧‧導線架
12A‧‧‧凸部
12B‧‧‧懸吊銷部
13‧‧‧控制器晶片
14‧‧‧記憶體晶片
15‧‧‧鑄模樹脂
20‧‧‧空腔
30‧‧‧模具
31‧‧‧衝頭
32‧‧‧模具
33‧‧‧真空墊
圖1係一實施形態之半導體裝置之平面圖。
圖2係一實施形態之半導體裝置之局部區域放大圖。
圖3係一實施形態之導線架之平面圖。
圖4係一實施形態之導線架之局部區域放大圖。
圖5係表示一實施形態之半導體裝置之製造步驟之平面圖。
圖6係表示一實施形態之半導體裝置之製造步驟之剖面圖。
圖7係表示一實施形態之半導體裝置之製造步驟之剖面圖。
圖8係表示一實施形態之半導體裝置之製造步驟之剖面圖。
圖9係表示一實施形態之半導體裝置之製造步驟之剖面圖。
圖10係表示一實施形態之變形例之半導體裝置之製造步驟之剖面圖。
12A‧‧‧凸部
12B‧‧‧懸吊銷部
15‧‧‧鑄模樹脂
20‧‧‧空腔
30‧‧‧第1模具
31‧‧‧衝頭
32‧‧‧第2模具
33‧‧‧真空墊

Claims (7)

  1. 一種半導體裝置之製造方法，其特徵在於包括如下步驟：密封導線架，且將上述導線架拉出至外部，並且將於內部中於上述導線架具有線寬變窄之區域之封裝體載置於第1模具；於自上述第1模具僅隔開第1距離之位置上，將於角部具有第1彎曲部之衝頭抵壓至上述導線架之被拉出至上述外部之部分；藉由抵壓上述衝頭將上述導線架沿著上述第1彎曲部彎曲，藉此將該導線架於上述線寬變窄之區域切斷。
  2. 如請求項1之半導體裝置之製造方法，其中上述第1模具於角部具有第2彎曲部，上述導線架係藉由抵壓上述衝頭，而亦沿著上述第2彎曲部彎曲。
  3. 如請求項1之半導體裝置之製造方法，其中更包括：第2模具，該第2模具與上述衝頭一併夾持上述導線架。
  4. 如請求項1之半導體裝置之製造方法，其中上述第1距離大於上述導線架之厚度。
  5. 如請求項1之半導體裝置之製造方法，其中上述導線架之上述線寬變窄之區域進而亦使其厚度變小。
  6. 一種半導體裝置，其特徵在於包括：導線架； 半導體晶片，其搭載於上述導線架上；及密封樹脂，其被覆上述導線架及上述半導體晶片，並且於其側面具有空腔；上述導線架具有凸部，該凸部其寬度朝向前端變窄且於前端具有切斷面；上述切斷面於上述密封樹脂之上述空腔內露出；上述空腔之寬度係自露出上述切斷面之部分朝向外側擴大。
  7. 如請求項6之半導體裝置，其中上述切斷面係拉伸切斷面。
TW101126387A 2011-07-20 2012-07-20 Semiconductor device and manufacturing method thereof TWI474456B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011159298A JP5575067B2 (ja) 2011-07-20 2011-07-20 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201312717A TW201312717A (zh) 2013-03-16
TWI474456B true TWI474456B (zh) 2015-02-21

Family

ID=47783827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126387A TWI474456B (zh) 2011-07-20 2012-07-20 Semiconductor device and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP5575067B2 (zh)
TW (1) TWI474456B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437406B2 (ja) * 2015-09-15 2018-12-12 東芝メモリ株式会社 半導体装置の製造方法、半導体装置、およびリードフレーム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01210394A (ja) * 1988-02-19 1989-08-23 Matsushita Electric Ind Co Ltd 集積回路装置
JPH05190748A (ja) * 1992-01-14 1993-07-30 Toshiba Corp 電子部品の実装パッケージ製造方法
JP2006278724A (ja) * 2005-03-29 2006-10-12 Seiko Epson Corp 半導体装置及びその製造方法
JP2012186207A (ja) * 2011-03-03 2012-09-27 Panasonic Corp リードフレーム、それを用いた半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication

Also Published As

Publication number Publication date
JP2013025542A (ja) 2013-02-04
JP5575067B2 (ja) 2014-08-20
TW201312717A (zh) 2013-03-16

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP6413709B2 (ja) 半導体装置およびその製造方法
US9076777B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP4525277B2 (ja) 半導体装置
TWI445139B (zh) 晶片封裝結構、晶片封裝模具與晶片封裝製程
KR20050049346A (ko) 반도체장치 및 그 제조방법
TWI474456B (zh) Semiconductor device and manufacturing method thereof
JP2009094189A (ja) コネクタ付き半導体パッケージ
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
KR101472660B1 (ko) 기판 스트립
TWI385776B (zh) 包含嵌入型撓式電路之封裝ｉｃ裝置及其製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
JP2011054626A (ja) 半導体装置およびその製造方法
TWI758227B (zh) 封裝導線架的製作方法
JP2018041956A (ja) 半導体装置の製造方法
KR20020090328A (ko) 리드 프레임의 제조 방법, 리드 프레임, 및 반도체 장치
JP2006073904A (ja) 半導体装置、リードフレーム、及びその製造方法
TWI581349B (zh) Semiconductor device manufacturing method
JP2004221258A (ja) 半導体装置及びその製造方法
JP2012244038A (ja) リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP4726210B2 (ja) 半導体装置
TW201507067A (zh) 半導體裝置及其製造方法
JP4620710B2 (ja) 半導体装置
JP4049782B2 (ja) 半導体装置