JP5575067B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5575067B2 JP5575067B2 JP2011159298A JP2011159298A JP5575067B2 JP 5575067 B2 JP5575067 B2 JP 5575067B2 JP 2011159298 A JP2011159298 A JP 2011159298A JP 2011159298 A JP2011159298 A JP 2011159298A JP 5575067 B2 JP5575067 B2 JP 5575067B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- mold
- semiconductor device
- manufacturing
- punch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
まず、本実施形態に係るmicroSDカード(以下、単にメモリカードと呼ぶ)の構成について、図1を用いて説明する。図1は、メモリカード1の内部構成を示す平面図である。
次に、上記構成のメモリカード1の製造方法について説明する。
以上のように、本実施形態に係る半導体装置の製造方法は、リードフレームが封止され、且つ前記リードフレームが外部に引き出されると共に、内部において前記リードフレームに線幅が狭くなっている領域を有するパッケージを、第1の金型(30)に載置すること(図7)と、前記第1の金型から第1の距離(A)だけ離れた位置で、前記リードフレームの前記外部に引き出されている部分に、角部に第1の湾曲部を有するポンチ(31)を押し当てること(図8)と、前記ポンチを押し当てることで、前記第1の湾曲部に沿って前記リードフレームを曲げることで、前記リードフレームを、前記線幅が狭くなっている領域(12C@図4)で切断すること(図9)とを備える。
なお、上記実施形態は唯一の実施形態では無く、種々の変形が可能である。図10は一変形例であり、図7に示す断面図に対応する。図示するように、第1の金型30には湾曲部が設けられなくても良い。この場合であっても、ポンチ31の湾曲部によって吊りピン部12に引っ張り応力を印加することが可能である。
Claims (7)
- リードフレームが封止され、且つ前記リードフレームが外部に引き出されると共に、内部において前記リードフレームに線幅が狭くなっている領域を有するパッケージを、第1の金型に載置し、
前記第1の金型から第1の距離だけ離れた位置で、前記リードフレームの前記外部に引き出されている部分に、角部に第1の湾曲部を有するポンチを押し当て、
前記ポンチを押し当てることにより、前記第1の湾曲部に沿って前記リードフレームを曲げることで、該リードフレームを、前記線幅が狭くなっている領域で切断すること
を具備することを特徴とする半導体装置の製造方法。 - 前記第1の金型は、角部に第2の湾曲部を有し、前記リードフレームは、前記ポンチを押し当てることで、前記第2の湾曲部に沿っても曲げられる
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記ポンチと共に前記リードフレームを挟む第2の金型を更に備える
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記第1の距離は、前記リードフレームの厚さよりも大きい
ことを特徴とする請求項1記載の半導体装置の製造方法。 - 前記リードフレームの前記線幅が狭くなっている領域は、更にその厚さも小さくされる
ことを特徴とする請求項1記載の半導体装置の製造方法。 - リードフレームと、
前記リードフレーム上に搭載された半導体チップと、
前記リードフレーム及び前記半導体チップを被覆すると共に、その側面に空洞を有する封止樹脂と
を具備し、前記リードフレームは、先端に向かって幅が狭くなると共に先端において切断面を有する凸部を有し、
前記切断面は、前記封止樹脂の前記空洞に露出され、
前記空洞の幅は、前記切断面が露出される部分から外側に向かって、拡がっている
ことを特徴とする半導体装置。 - 前記切断面は、引っ張り切断面である
ことを特徴とする請求項6記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011159298A JP5575067B2 (ja) | 2011-07-20 | 2011-07-20 | 半導体装置及びその製造方法 |
TW101126387A TWI474456B (zh) | 2011-07-20 | 2012-07-20 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011159298A JP5575067B2 (ja) | 2011-07-20 | 2011-07-20 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013025542A JP2013025542A (ja) | 2013-02-04 |
JP5575067B2 true JP5575067B2 (ja) | 2014-08-20 |
Family
ID=47783827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011159298A Active JP5575067B2 (ja) | 2011-07-20 | 2011-07-20 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5575067B2 (ja) |
TW (1) | TWI474456B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059614A (ja) * | 2015-09-15 | 2017-03-23 | 株式会社東芝 | 半導体装置の製造方法、半導体装置、およびリードフレーム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01210394A (ja) * | 1988-02-19 | 1989-08-23 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
JPH05190748A (ja) * | 1992-01-14 | 1993-07-30 | Toshiba Corp | 電子部品の実装パッケージ製造方法 |
US6462273B1 (en) * | 2001-03-16 | 2002-10-08 | Micron Technology, Inc. | Semiconductor card and method of fabrication |
JP2006278724A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2012186207A (ja) * | 2011-03-03 | 2012-09-27 | Panasonic Corp | リードフレーム、それを用いた半導体装置及びその製造方法 |
-
2011
- 2011-07-20 JP JP2011159298A patent/JP5575067B2/ja active Active
-
2012
- 2012-07-20 TW TW101126387A patent/TWI474456B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059614A (ja) * | 2015-09-15 | 2017-03-23 | 株式会社東芝 | 半導体装置の製造方法、半導体装置、およびリードフレーム |
Also Published As
Publication number | Publication date |
---|---|
TWI474456B (zh) | 2015-02-21 |
JP2013025542A (ja) | 2013-02-04 |
TW201312717A (zh) | 2013-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5337110B2 (ja) | 半導体記憶装置 | |
JP2016111028A (ja) | 半導体装置およびその製造方法 | |
JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
US8125061B2 (en) | Semiconductor package and method of manufacturing the same | |
JP2005150647A (ja) | 半導体装置及びその製造方法 | |
JP5575067B2 (ja) | 半導体装置及びその製造方法 | |
JP2017168703A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009094189A (ja) | コネクタ付き半導体パッケージ | |
KR20080025001A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
KR20140000625A (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
US8927343B2 (en) | Package process | |
JP6465394B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6437406B2 (ja) | 半導体装置の製造方法、半導体装置、およびリードフレーム | |
JP7057727B2 (ja) | リードフレームおよび半導体装置 | |
JP6352876B2 (ja) | 半導体装置の製造方法 | |
US20150035128A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2011054626A (ja) | 半導体装置およびその製造方法 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
CN114783976A (zh) | 引线框架以及制造引线框架的方法 | |
JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
JP2004221258A (ja) | 半導体装置及びその製造方法 | |
JPH11177001A (ja) | カード型半導体パッケージ製造用印刷回路基板ストリップ及びこのカード型半導体パッケージの製造方法 | |
CN115132690A (zh) | 一种强化塑封强度的引线框架及其应用和一种封装方法 | |
JP2018152431A (ja) | 電子装置及びその製造方法 | |
JP2015037103A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130905 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140701 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5575067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |