CN114783976A - 引线框架以及制造引线框架的方法 - Google Patents

引线框架以及制造引线框架的方法 Download PDF

Info

Publication number
CN114783976A
CN114783976A CN202210524391.1A CN202210524391A CN114783976A CN 114783976 A CN114783976 A CN 114783976A CN 202210524391 A CN202210524391 A CN 202210524391A CN 114783976 A CN114783976 A CN 114783976A
Authority
CN
China
Prior art keywords
lead frame
copper
leadframe
alloy
inlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210524391.1A
Other languages
English (en)
Inventor
吴道金
周安乐
何伟强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexperia BV
Original Assignee
Nexperia BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexperia BV filed Critical Nexperia BV
Publication of CN114783976A publication Critical patent/CN114783976A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种制造引线框架的方法，其包括在基底层(302)中将嵌体(306)插入到凹痕(304)中以提供引线框架材料(308)，其中该基底层(302)包括第一材料并且该嵌体(306)包括第二材料；以及从该引线框架材料(308)中形成引线框架(316)。该第一材料包括铜和合金42中的一个，并且该第二材料包括铜和合金42中的另一个。

Description

引线框架以及制造引线框架的方法
本申请是申请号为201611164034X、申请日为2016年12月15日、发明名称为“引线框架以及制造引线框架的方法”的专利申请的分案申请。
技术领域
本发明涉及用于集成电路的引线框架以及制造引线框架的方法。
背景技术
在一些应用中使用高温共熔管芯接合以用于将硅管芯接合到引线框架。在此类例子中，引线框架可以包括合金42基底材料。合金42是包括42％的镍含量和58％的铁含量并且具有低热膨胀系数(coefficient of thermal expansion，CTE)的已知的材料。以此方式，引线框架的CTE可以与管芯材料的CTE有利地匹配。因此，当高温被应用于共熔管芯接合过程时，管芯和引线框架以类似速率膨胀，并且因此减小当材料随后冷却或加热时的任何机械困难的概率。例如，随着管芯和引线框架收缩的在管芯与引线框架之间的机械应力。
发明内容
根据本发明的第一方面，提供一种制造引线框架的方法，该方法包括：
将嵌体插入到基底层中的凹痕中以提供引线框架材料，其中基底层包括第一材料并且嵌体包括第二材料；以及
从引线框架材料中形成引线框架；
其中第一材料包括铜和合金42中的一个，并且第二材料包括铜和合金42中的另一个。
此类方法可以是经济的且高效的。
在一个或多个实施例中，第一材料包括合金42，并且第二材料包括铜。
在一个或多个实施例中，第二材料具有大约4μm到20μm的厚度。
在一个或多个实施例中，第一材料包括铜，并且第二材料包括合金42。
在一个或多个实施例中，铜包括铜合金。
在一个或多个实施例中，该方法另外包括：通过铜镀覆来镀覆引线框架。铜镀覆可以具有小于大约2μm的厚度。通过铜镀覆来镀覆引线框架可以包括在引线框架的外表面的子集上提供铜镀覆。
在一个或多个实施例中，基底层中的凹痕包括凹槽。凹槽可以基本上是直的。该方法可另外包括：在第二材料中雕刻凹槽。
在一个或多个实施例中，该方法另外包括：在从引线框架材料中形成引线框架之前将压力应用到引线框架材料。这可以涉及将压力应用到整个引线框架材料。
还提供一种引线框架，其包括：
基底层，其具有凹痕，其中该基底层包括第一材料；
嵌体，其位于凹痕内，其中嵌体包括第二材料；
其中第一材料包括铜和合金42中的一个，并且第二材料包括铜和合金42中的另一个。
在一个或多个实施例中，嵌体位于引线框架的接合垫区域处。
还提供了集成电路，该集成电路包括本文中所公开的任何引线框架，或包括根据本文中所公开的任何方法制造的引线框架。
虽然本发明容许各种修改和替代形式，但其细节已经借助于例子在图式中示出且将详细地描述。然而，应理解，也可能存在除所描述的具体实施例以外的其它实施例。也涵盖落入所附权利要求书的精神和范围内的所有修改、等效物和替代实施例。
以上论述并非意图呈现在当前或将来权利要求集的范围内的每个例子实施例或每个实施方案。图式和以下具体实施方式还举例说明各种例子实施例。结合附图考虑以下具体实施方式可以更全面地理解各种例子实施例。
附图说明
现将仅借助于例子参考附图描述一个或多个实施例，在附图中：
图1示意性地示出了用于制造引线框架的过程流程；
图2示意性地示出了用于制造引线框架的过程流程的例子实施例；
图3以图形方式示出了制造引线框架的例子实施例中所涉及的步骤；
图4示出了包括已经根据图3制造的引线框架的集成电路的例子实施例；
图5a示出了图4的IC的侧视图；
图5b示出了图4和图5a的IC的引线中的一个的端部的放大视图；
图6a示出了已经根据图1的方法制造的IC的侧视图；
图6b示出了图6a的IC的引线中的一个的端部的放大视图；以及
图7、图8、图9和图10示出四个不同IC的截面端部视图。
具体实施方式
如本领域中已知，引线框架是在集成电路封装(芯片)内部并且携带从管芯到封装引线的信号的金属结构，以用于连接到外界。接合线可用于将管芯电连接到引线框架。
在一些应用中使用高温共熔管芯接合以用于将硅管芯接合到引线框架。在此类例子中，引线框架可以包括合金42基底材料。合金42是包括42％的镍含量和58％的铁含量并且具有低热膨胀系数(coefficient of thermal expansion，CTE)的已知的材料。以此方式，引线框架的CTE可以与管芯材料的CTE有利地匹配。因此，当高温被应用于共熔管芯接合过程时，管芯和引线框架以类似速率膨胀，并且因此减小当材料随后冷却或加热时的任何机械困难的概率。例如，随着管芯和引线框架收缩的在管芯与引线框架之间的机械应力。
当以此方式使用合金42时，铜层可以位于管芯与合金42之间。铜层应该是足够厚的以提供良好的热导率和电导率性能。铜层可以通过镀覆过程制造，如下文参考图1所论述。
图1示意性地示出了用于制造引线框架的过程流程。在步骤102处，接收合金42基准原材料，该合金42基准原材料可以提供为来自滚筒的薄片。如上文所指出，合金42的使用可以提供与管芯的良好的CTE匹配。在步骤104处，合金42材料被压模成引线框架的所希望的形状。
在步骤106处，压模合金42材料用铜镀覆在其整个外表面上。铜板可以是约6μm厚的，以便提供良好的热导率和电导率性能。然而，在一些例子中，针对此类铜的厚层执行镀覆操作可能是不利的。例如，它可能是不经济的或效率低下的。
图1中的步骤108示出可以在引线框架上执行任选的银镀覆操作。此类银镀覆可以增强接合的质量以用于随后的到管芯的连接。替代地，如通过步骤110所示，可能不使用银镀覆操作。在此类例子中，铜线可以直接地接合到引线框架的铜表面上。
本文中所公开的一个或多个例子实施例可以使用金属包覆技术以仅在原材料中的所需要的位置处形成厚的铜层，而不是使用在图1中所示出的镀覆过程。
图2示意性地示出了用于制造引线框架的过程流程的例子实施例。
在步骤202处，该方法接收合金42基准原材料，该合金42基准原材料同样可以提供为来自滚筒的薄片。在此例子中，合金42基底材料包括压痕，该压痕可以提供为沿着薄片连续地行进的凹槽。在步骤204处，铜嵌体插入到合金42材料中的凹痕中。这提供了包括基底层和嵌体这两者的引线框架材料，该基底层包括第一材料(在此例子中是合金42)并且嵌体包括第二材料(在此例子中是铜)。铜嵌体可以具有的大约4μm到20μm的厚度，或大约4μm到10μm的厚度或大约5μm到7μm的厚度。将了解铜嵌体的特定厚度可以取决于特定应用，并且铜嵌体应该是足够厚的以向引线框架提供所希望的电特性和热特性。
将了解包含铜的材料包括铜合金以及铜的衍生物。因此在本文档中任何对铜的参考应该解释为涵盖铜合金以及铜衍生物。
有利的是，合金42基准原材料中的凹痕可以仅在需要通过铜提供的改进的电导率和热导率最终引线框架中的位置处提供。此类位置可以包括最终引线框架中的接合垫的位置，例如用于管芯接合和线接合的垫。因此，引线框架的并不需要改进的电导率和热导率的区域不一定包括铜嵌体的区域。嵌体的插入可被称为金属包覆操作。
在步骤206处，引线框架由引线框架材料形成。在此例子中，引线框架通过将引线框架材料压模成所希望的形状的引线框架形成。此类压模可以移除引线框架并不需要的材料。以此方式，引线框架可以提供为在需要电导率和热导率的区域中具有适当的数量/厚度的铜，同时保持足够量的合金42，使得引线框架作为整体具有需要的CTE特性。在其它例子中，引线框架可以通过蚀刻操作由引线框架材料形成。
有利的是，此类嵌体的使用可以便于使用具有不同特性的铜合金用于嵌体，用于不同热导率和电导率应用。引线框架也可以应用于铜导线应用于裸露的铜接合垫的方法。引线框架也可以不需要额外的银镀覆。此外，消除厚的铜镀覆过程可以拓宽引线框架供应。另外，嵌体的使用可以提供制造具有所希望的电特性、热特性和CTE特性的引线框架的高效且经济的方法。
图2的方法可以应用金属包覆技术以在原材料中的所需要的位置处形成厚铜层。原材料的前端的设计可能涉及提供必要的凹痕。金属包覆的原材料可以接着在随后的引线框架制造中使用。
在图2中，在步骤208处，该方法涉及执行铜闪镀操作的任选的步骤。此类镀覆操作可以涉及用相对薄的铜层镀覆引线框架，例如，大约1μm厚。在其它例子中，相对薄的铜层可以具有小于大约2μm或1μm的厚度。薄铜层可以为引线框架提供光滑且一致的表面处理。在图2的任选步骤208中镀覆薄铜层可能不遭受与在镀覆厚铜层时出现的相同的低效率，如上文参考图1所论述。
按照与图1相同的方式，图2的方法可以包括任选的银镀覆操作210，或者可以跳过银镀覆操作(步骤212)。
根据图2的方法制造的引线框架可以在塑料表面安装封装中使用，例如，来自NXPTM的SOT23。
图3以图形方式示出了制造引线框架的例子实施例中所涉及的步骤。
图3示出了合金42原材料的基底层302。机械过程用于此例子中以在将对应于最终引线框架中的接合垫位置的位置处雕刻槽位/凹槽304。在此例子中凹槽304基本上是直的，这可以便于制造。随后铜条带/嵌体306插入到凹槽304中并且直接地包覆到合金42材料。包覆操作可以涉及将压力应用到基底层302与嵌体306之间的界面，使得两个不同材料接着一起提供为引线框架材料308的单个薄片。
为了形成窄凹槽304，雕塑工具可以安装在基底层302的滚动通路中，使得凹槽304随着基底层302辊到辊的滚动而被雕塑出来。为了形成较宽的凹槽，滚动工具可用于形成凹槽且对凹槽进行塑形。随后，嵌体306可以在滚动通路中串联应用，以完成辊到辊引线框架中的包覆插入。包覆过程与图1的镀覆过程相比可以是显著地更加便宜的，并且可以使材料更加高效的使用。
在其它例子中，基底层可以通过凹痕/凹槽304提供预处理，并且因此可能不需要雕刻操作。
随后对引线框架材料308进行压模或蚀刻以便提供包括多个个体引线框架的材料的薄片。在此例子中，每个引线框架包括三个接合垫区域310、312、314，因为对应的芯片将具有三条引线。从图3中可以看出每个接合垫区域310、312、314对应于包括铜嵌体的引线框架中的位置。
在此例子中，引线框架随后镀覆有相对薄的铜的层。例如，小于2μm、1μm或0.5μm。在图3中示出了单个铜镀覆的引线框架316(针对单个IC)的放大视图。
图4示出了包括已经根据图3制造的引线框架402的集成电路(IC)400的例子实施例。IC 400具有三个引线/引脚，然而在图4中看到仅第一引线408a和第二引线408b。引线框架400包括三个组件402a、402b、402c，一个组件用于一个引线，这些组件在图4中示出为彼此间隔的，因为已经移除了图3中所示的引线框架的外部。
管芯404示出为附接到引线框架的第二组件402b。管芯404通过第一接合线406a附接到引线框架的第一组件402a。管芯404通过第三接合线406c附接到引线框架的第三组件402c。管芯404和接合线406a、406c在引线框架的接合垫区域处附接到引线框架的每个组件402a、402b、402c。如上文参考图3所论述，这些接合垫区域中的每一个对应于具有铜嵌体(在图4中不可见)的引线框架的位置。
在此例子中，装置的塑料外壳410外部的IC 400的引线是已经镀覆有锡的引线框架402的区域。
图5a示出了图4的IC 400的侧视图。已经参考图4描述的图5a的特征已经按500的序列给出对应的参考标号，并且此处将不会再次进行描述。在图5a中，第二引线/引脚508c也是可见的。
图5b示出了图4和图5a的IC的引线中的一个的端部的放大视图。图5b的视图示出了组成引线框架的这部分的三个单独材料。示出了锡镀覆512的外层。在紧靠着锡镀覆512的层的内部是铜镀覆514的薄层。如参考图3所论述，铜镀覆514的这种层可以具有大约1μm的厚度，并且并不包括显著改进接合垫区域中的引线框架的电导率和热导率。在铜镀覆514的薄层内部的是合金42基底层516。
图6a示出了已经根据图1的方法制造的IC 600的侧视图；也就是说，其中铜镀覆的厚层已经使用以提供必需的电导率和热导率。将不会详细地描述图6a的特征，因为图6a至少非常类似于图5a。
图6b示出了图6a的IC 600的引线中的一个的端部的放大视图。图6b的视图示出了组成引线框架的这部分的材料，该材料是与图5b中所示的相同的材料。然而，与图5b相比，在图6b中，铜镀覆614的层要厚的多。这是因为铜镀覆614的此层也包括于接合垫区域中以提供引线框架的必需的电导率和热导率。
图7、图8、图9和图10示出四个不同IC的截面端部视图。在这些视图中，为了便于说明已经放大了材料的层的各种尺寸。
图7a示出了IC 700的截面端视图，并且示出了管芯704、彼此前后的第一引线708a和第三引线708c，以及第二引线708b。IC 700的塑料外壳740外部的引线708a、708b、708c镀覆有锡。
图7b示出了管芯704和引线框架的接合垫区域702的放大视图。通过大约6μm厚度的铜，已经使用整个引线框架上的完整的铜镀覆操作制造图7a和图7b的IC的引线框架。因此，铜镀覆714的厚度围绕整个引线框架(在接合垫区域702处以及在接合垫区域702外部的区域处)是一致的。
图8a示出了另一IC 800的截面端视图，并且示出了管芯804。图8b示出了管芯804和引线框架的接合垫区域802的放大视图。在此例子中，已经使用仅在接合垫区域处的铜嵌体/插入件制造IC的引线框架，并且已经使用铜镀覆操作。因此，在接合垫区域802处存在于引线框架中的唯一的铜材料814在此例子中在垫/引线区域的顶侧上。
图9a示出了另一IC 900的截面端视图，并且示出了管芯904。图9b示出了管芯904和引线框架的接合垫区域902的放大视图。在此例子中，已经在接合垫区域处使用铜嵌体制造IC的引线框架，并且还使用了铜闪镀操作。因此，IC包括在接合垫区域802处存在于引线框架中的铜材料的嵌体部分914，如通过嵌体所提供。IC还包括在整个引线框架上的铜材料的外部部分915，其中铜的厚度大约是1μm，如通过铜闪镀操作所提供。将了解在其它例子中，铜材料的外部部分915不需要一定提供在整个引线框架上；它可以提供在引线框架的外表面的子集上。
图10a示出了另一IC 1000的截面端视图，并且示出了管芯1004。在此例子中，引线框架的基底层包括铜合金，并且嵌体包括合金42。也就是说，图9a的基底层和嵌体的材料总体上被反转。
图10b示出了管芯1004和引线框架的接合垫区域1002的放大视图。在此例子中，已经在接合垫区域处使用合金42嵌体制造IC的引线框架，并且还使用了铜闪镀操作。因此，IC包括在接合垫区域1002处存在于引线框架中的合金42材料的嵌体部分1014，如通过嵌体所提供。IC还包括在整个引线框架上的铜材料的外部部分1015。
本文中所公开的例子中的一个或多个包括形成于引线框架的顶部区域上的相对厚的铜层以用于接合，而不是用厚铜层均匀地覆盖全部的引线框架表面。引线框架可以包括在功能区域上的包覆金属插入件并且可能不需要在整个引线框架上的包覆金属片。
除非明确陈述特定次序，否则可以任何次序执行以上图式中的指令和/或流程图步骤。而且，本领域的技术人员将认识到，尽管已经论述一个例子指令集/方法，但是在本说明书中的材料可以多种方式组合从而还产生其它例子，并且应在此详细描述提供的上下文内来理解。
在一些例子实施例中，上文描述的指令集/方法实施为体现为可执行指令集的功能和软件指令，这些指令在计算机或以所述可执行指令编程和控制的机器上实现。此类指令经加载以在处理器(例如，一个或多个CPU)上执行。术语处理器包括微处理器、微控制器、处理器模块或子系统(包括一个或多个微处理器或微控制器)，或其它控制或计算装置。处理器可以指代单个组件或指代多个组件。
在其它例子中，本文说明的指令集/方法以及与其相关联的数据和指令存储在相应存储装置中，所述存储装置实施为一个或多个非暂时性机器或计算机可读或计算机可用存储媒体。此类计算机可读或计算机可用存储媒体被认为是物品(或制品)的一部分。物品或制品可指代任何制造的单个组件或多个组件。如本文所定义的非暂时性机器或计算机可用媒体不包括信号，但此类媒体能够接收和处理来自信号和/或其它暂时性媒体的信息。
本说明书中论述的材料的例子实施例可以整体或部分经由网络、计算机或基于数据的装置和/或服务实施。这些可包含云、因特网、内联网、移动装置、台式计算机、处理器、查找表、微控制器、消费者设备、基础架构，或其它致能装置和服务。如本文和权利要求书中可使用，提供以下非排他性定义。
在一个例子中，使本文论述的一个或多个指令或步骤自动化。术语自动化或自动(及其类似变化)意味着使用计算机和/或机械/电气装置控制设备、系统和/或过程的操作，而不需要人类干预、观测、努力和/或决策。
应了解，称为耦合的任何组件可直接或间接耦合或连接。在间接耦合的情况下，可以在将要被耦合的两个组件之间安置另外的组件。
在本说明书中，已经依据选定的细节集合呈现例子实施例。然而，本领域的普通技术人员将理解，可以实践包括这些细节的不同选定集合的许多其它例子实施例。希望所附权利要求书涵盖所有可能的例子实施例。

Claims (12)

1.一种制造引线框架的方法，包括：
将嵌体插入到基底层中的凹痕中以提供引线框架材料，其中所述基底层包括第一材料并且所述嵌体包括第二材料；
从所述引线框架材料中形成引线框架；
其中所述第一材料包括铜和合金42中的一个，并且所述第二材料包括铜和合金42中的另一个；其特征在于
通过铜镀覆来镀覆所述引线框架，其中所述铜镀覆具有小于2μm的厚度；并且
通过铜镀覆来镀覆所述引线框架包括在所述引线框架的外表面的子集上提供铜镀覆。
2.根据权利要求1所述的方法，其中所述第一材料包括合金42，并且所述第二材料包括铜。
3.根据权利要求2所述的方法，其中所述第二材料具有4μm到20μm的厚度。
4.根据权利要求1所述的方法，其中所述第一材料包括铜，并且所述第二材料包括合金42。
5.根据在前的任一项权利要求所述的方法，其中所述铜包括铜合金。
6.根据在前的任一项权利要求所述的方法，其中所述基底层中的所述凹痕包括凹槽。
7.根据权利要求6所述的方法，其中所述凹槽是直的。
8.根据权利要求6或7所述的方法，还包括：在所述第二材料中雕刻所述凹槽。
9.根据在前的任一项权利要求所述的方法，还包括：
在从所述引线框架材料中形成所述引线框架之前将压力应用到所述引线框架材料。
10.一种引线框架，包括：
基底层，其具有凹痕，其中所述基底层包括第一材料；
嵌体，其位于所述凹痕内，其中所述嵌体包括第二材料；
其中所述第一材料包括铜和合金42中的一个，并且所述第二材料包括铜和合金42中的另一个，其特征在于通过铜来镀覆所述引线框架至小于2μm的厚度，并且所述铜镀覆被提供于所述引线框架的外表面的子集上。
11.根据权利要求10所述的引线框架，其中所述嵌体位于所述引线框架的接合垫区域处。
12.一种集成电路，包括根据权利要求10或11中任一权利要求所述的引线框架。
CN202210524391.1A 2015-12-21 2016-12-15 引线框架以及制造引线框架的方法 Pending CN114783976A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15201716.6A EP3185291B1 (en) 2015-12-21 2015-12-21 A leadframe and a method of manufacturing a leadframe
EP15201716.6 2015-12-21
CN201611164034.XA CN107026142A (zh) 2015-12-21 2016-12-15 引线框架以及制造引线框架的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201611164034.XA Division CN107026142A (zh) 2015-12-21 2016-12-15 引线框架以及制造引线框架的方法

Publications (1)

Publication Number Publication Date
CN114783976A true CN114783976A (zh) 2022-07-22

Family

ID=55077357

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210524391.1A Pending CN114783976A (zh) 2015-12-21 2016-12-15 引线框架以及制造引线框架的方法
CN201611164034.XA Pending CN107026142A (zh) 2015-12-21 2016-12-15 引线框架以及制造引线框架的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201611164034.XA Pending CN107026142A (zh) 2015-12-21 2016-12-15 引线框架以及制造引线框架的方法

Country Status (2)

Country Link
EP (1) EP3185291B1 (zh)
CN (2) CN114783976A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978613B1 (en) * 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254759A (ja) * 1984-05-31 1985-12-16 Mitsubishi Electric Corp リ−ドフレ−ム用複合金属材料
JPS61139050A (ja) * 1984-12-12 1986-06-26 Hitachi Ltd リ−ドフレ−ム
EP0450223A1 (en) * 1990-04-06 1991-10-09 Sumitomo Special Metals Company Limited Lead frames for semiconductor resin packages
JPH0758274A (ja) * 1993-08-20 1995-03-03 Hitachi Constr Mach Co Ltd リードフレーム及び半導体装置並びにリードフレーム用帯材

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254759A (ja) * 1984-05-31 1985-12-16 Mitsubishi Electric Corp リ−ドフレ−ム用複合金属材料
JPS61139050A (ja) * 1984-12-12 1986-06-26 Hitachi Ltd リ−ドフレ−ム
EP0450223A1 (en) * 1990-04-06 1991-10-09 Sumitomo Special Metals Company Limited Lead frames for semiconductor resin packages
JPH0758274A (ja) * 1993-08-20 1995-03-03 Hitachi Constr Mach Co Ltd リードフレーム及び半導体装置並びにリードフレーム用帯材

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
小泽昭弥, 化学工业出版社 *

Also Published As

Publication number Publication date
EP3185291B1 (en) 2020-09-23
CN107026142A (zh) 2017-08-08
EP3185291A1 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
CN207320098U (zh) 引线框半导体封装体
US9673178B2 (en) Method of forming package structure with dummy pads for bonding
JP2015144217A (ja) コネクタフレーム及び半導体装置
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
JP4892033B2 (ja) リードフレームの製造方法
CN114783976A (zh) 引线框架以及制造引线框架的方法
CN102282658B (zh) 使用不导电丝网印刷与施涂粘合剂的半导体裸片附接方法
CN104425405A (zh) 散热连接体及其制造方法、半导体装置及其制造方法、半导体制造装置
TWI661509B (zh) 晶片封裝方法及晶片封裝結構
CN107408220A (zh) 用于制造芯片卡模块的带状衬底
CN103107145A (zh) 半导体封装件、预制导线架及其制法
JP5376540B2 (ja) リードフレーム及び半導体装置
CN104465589A (zh) 半导体装置及其制造方法
JP6434269B2 (ja) 半導体装置
CN110383471A (zh) 用于制造用于集成电路封装的引线框架的方法
US20130020686A1 (en) Package structure and package process
TW201229916A (en) SIM card and manufacturing method
JP2014107384A (ja) 半導体装置および半導体装置の製造方法
JP7029504B2 (ja) リードフレームおよびパワー系半導体装置の製造方法
TWI474456B (zh) Semiconductor device and manufacturing method thereof
US10217700B1 (en) Lead frame for integrated circuit device having J-leads and Gull Wing leads
JP4653608B2 (ja) 面実装タイプ樹脂製中空パッケージの製造方法
CN107993942B (zh) 引线框架的制造工艺
JP7057727B2 (ja) リードフレームおよび半導体装置
JP2018056309A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination