CN104425405A - 散热连接体及其制造方法、半导体装置及其制造方法、半导体制造装置 - Google Patents
散热连接体及其制造方法、半导体装置及其制造方法、半导体制造装置 Download PDFInfo
- Publication number
- CN104425405A CN104425405A CN201410069639.5A CN201410069639A CN104425405A CN 104425405 A CN104425405 A CN 104425405A CN 201410069639 A CN201410069639 A CN 201410069639A CN 104425405 A CN104425405 A CN 104425405A
- Authority
- CN
- China
- Prior art keywords
- heat radiation
- semiconductor chip
- connecting portion
- radiating part
- radiation connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 230000017525 heat dissipation Effects 0.000 title abstract 6
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000011347 resin Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 claims abstract description 26
- 230000005855 radiation Effects 0.000 claims description 108
- 238000007747 plating Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 22
- 238000005452 bending Methods 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims 1
- 238000003825 pressing Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 abstract 2
- 239000000853 adhesive Substances 0.000 description 12
- 230000001070 adhesive effect Effects 0.000 description 12
- 238000001465 metallisation Methods 0.000 description 7
- 238000001179 sorption measurement Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/35—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/77—Apparatus for connecting with strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
根据一个实施方式,提供一种散热连接体,搭载于半导体芯片上并且与所述半导体芯片以及引线框一起被模树脂密封,具有:散热部,具有块形状,并且从所述模树脂露出其上表面;以及连接部,从所述散热部的第1侧面延伸,并且将在所述半导体芯片上设置的电极和所述引线框电连接。进而,所述散热部以及所述连接部通过同一金属板一体地构成。
Description
关联申请
本申请享受以日本专利申请2013-185635号(申请日:2013年9月6日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本公开的实施方式涉及散热连接体、散热连接体的制造方法、半导体装置、半导体装置的制造方法、以及半导体制造装置。
背景技术
将发热量大的半导体芯片与用于排出来自半导体芯片的热的散热用盘一起用模树脂密封。在半导体芯片上隔着连接器部件层叠散热用盘,其上表面从模树脂露出。
如果为了使半导体装置小型化而减小半导体芯片,则还需要减小连接器部件以及散热用盘以对应于半导体芯片。但是,如果连接器部件变小,则难以在其上正确地层叠散热用盘,所以存在半导体装置的制造成品率恶化的危险。
发明内容
本发明的实施方式提供一种能够改善半导体装置的制造成品率的散热连接体、散热连接体的制造方法、半导体装置、半导体装置的制造方法、以及半导体制造装置。
实施方式提供一种散热连接体,搭载于半导体芯片上、并且与所述半导体芯片以及引线框一起被模树脂密封,其特征在于,具有:散 热部,具有块形状,并且从所述模树脂露出其上表面;以及连接部,从所述散热部的第1侧面延伸,并且对在所述半导体芯片上设置的电极和所述引线框进行电连接。进而,所述散热部以及所述连接部通过同一金属板一体地构成。
附图说明
图1是第1实施方式所涉及的半导体装置的图。
图2是第1实施方式所涉及的散热连接体的图。
图3是用于说明第1实施方式所涉及的散热连接体的制造方法的图。
图4是第1实施方式所涉及的半导体装置的制造方法的流程图。
图5是第1实施方式所涉及的半导体制造装置的示意图。
图6是第1实施方式的变形例所涉及的散热连接体的图。
图7是第2实施方式所涉及的散热连接体的图。
图8是用于说明第2实施方式所涉及的散热连接体的制造方法的图。
图9是第2实施方式的变形例所涉及的散热连接体的图。
具体实施方式
以下,参照附图说明本发明的实施方式。但是本发明不限于这些实施方式。另外,对在所有附图中共同的部分,附加共同的符号,省略重复的说明。另外,附图是用于促进对发明的说明和其理解的示意图,其形状、尺寸、比例等也有与实际的装置不同的地方,但它们能够参考以下的说明和公知的技术而适宜地变更设计。在以下的实施方式中,半导体芯片的上下方向表示以设置半导体元件的面为上的情况下的相对方向,有时与依照重力加速度的上下方向不同。
(第1实施方式)
图1是第1实施方式所涉及的半导体装置10的图。
图1(a)示出第1实施方式的半导体装置10的剖面,图1(b) 示出半导体装置10的上表面。其中,在图1(b)中,为了易于理解,省略模树脂19的图示。
半导体装置10具备引线框11、半导体芯片13、连接器16、散热连接体18以及模树脂19。
模树脂19密封了引线框11、半导体芯片13、连接器16以及散热连接体18。散热连接体18的上表面681从模树脂19露出。
引线框11具备岛部12、和从岛部12隔开的第1端子部111以及第2端子部112。引线框11由导电体构成,例如,使用低电阻的金属来形成。岛部12是搭载半导体芯片13的搭载部。第1端子部111以及第2端子部112是与半导体芯片13的第1电极131以及第2电极132电连接的部分。
半导体芯片13搭载于岛部12、并且具备第1电极131以及第2电极132。半导体芯片13的种类可以是任意的,没有特别限定。
连接器16设置于第2电极132和第2端子部112上,与第2电极132和第2端子部112电连接。连接器16也由导电体构成,例如,使用低电阻的金属来形成。
散热连接体18设置于半导体芯片13的第1电极131和第1端子部111上,与第1电极131和第1端子部111电连接。散热连接体18是使用电气传导性以及热传导性良好的金属(例如,铜等)而形成的。因此,该散热连接体18不仅具有向半导体装置10的外部排出来自半导体芯片13的热的功能,而且还一并具有将第1电极131和第1端子部111电连接的功能。
图2是第1实施方式所涉及的散热连接体18的图。
图2(a)示出散热连接体18的剖面,图2(b)示出散热连接体18的上表面。
散热连接体18包括排出热的散热部181、以及将第1电极131和第1端子部111电连接的连接部182。散热部181以及连接部182由1个金属板构成并一体地形成。即,在第1实施方式中,散热部181以及连接部182没有个别地形成为独立的2个部件,而是一体化地形 成为1个散热连接体18。
另外,散热部181具有块形状。在半导体装置10中,散热部181的上表面681从模树脂19露出,从此将半导体芯片13的热向半导体装置10的外部排出(参照图1(a))。
连接部182是从散热部181的侧面481延伸的板状的部分,连接部182的一部分弯曲。在半导体装置10中,连接部182延伸至第1端子部111,将第1电极131和第1端子部111电连接(参照图1(a))。
散热部181具有位于侧面481的相反侧的侧面482。侧面482具有阶差ST,侧面482的下侧(半导体芯片13侧)的区域相比于侧面482的上侧的区域向内侧凹陷(参照图1(a))。即,在侧面482的半导体芯片13侧的下端部中设置了阶差ST。另外,关于散热部181的除了侧面481以外的其他2个侧面,也与侧面482同样地具有阶差ST。因此,散热部181的下表面682(与半导体芯片13相接的面)窄于散热部181的上表面681,进而,也窄于半导体芯片13。
这样,在第1实施方式中,使散热部181和连接部182一体化,而形成了1个散热连接体18。因此,如果能够以将第1电极131和第1端子部111电连接的方式,将散热连接体18配置于半导体芯片13以及第1端子部111上,则散热部181的位置也自然而然地被决定,散热部181不会从连接部182偏移。因此,能够防止散热部181与其他连接器(例如,连接器16)的短路,能够改善半导体装置10的制造成品率。
在假设为散热部181和连接部182是独立的2个部件的情况下,在半导体装置10的制造过程中,不仅将连接部182配置于半导体芯片13以及第1端子部111上,而且还需要在连接部182上层叠散热部181。另外,如果连接部182变小,则更难以在连接部182上正确地配置散热部181。在散热部181从正确的位置偏移而层叠于连接部182上的情况下,有散热部181与其他连接器接触而短路的危险。因此,考虑以即使在散热部181的位置偏移了的情况下也能够避免与其他连接器的接触的方式,减小散热部181。但是,如果减小散热部181, 则散热部181所致的排热的效率恶化。
相对于此,根据第1实施方式,因为使散热部181和连接部182一体化,所以无需使散热部181与连接部182对位、并且也无需减小散热部181。因此,能够改善半导体装置10的制造成品率、并且能够改善散热部181的排热的效率。
另外,第1实施方式的散热连接体18在侧面482中具备阶差ST。由此,在半导体芯片13上层叠了散热连接体18时,通过侧面482的阶差ST以及半导体芯片13的表面,在散热连接体18的下表面682的外缘的一部分中,形成空间(间隙、槽)。散热连接体18使用焊锡等导电性粘接剂而与半导体芯片13接合,但此时,多余的导电性粘接材料由于例如毛细管力等的影响而滞留于该空间中。因此,能够抑制导电性粘接剂向半导体芯片13的外侧扩展。
假设在多余的导电性粘接材料向半导体芯片13的外侧溢出,进而扩展至引线框11的情况下,有经由导电性粘接剂在半导体芯片13与引线框11之间产生短路的危险。
但是,在第1实施方式中,通过在散热部181的侧面482中设置阶差ST,能够抑制这样的不良状况。另外,关于设置于其他侧面中的阶差ST,也可以说与侧面482的阶差ST相同。
(1)散热连接体的制造方法
图3是用于说明第1实施方式所涉及的散热连接体18的制造方法的图。
图3(a)至图3(c)是散热连接体18的制造方法的各工序中的剖面图。
如图3(a)所示,准备金属板40。
接下来,通过使模具抵接到金属板40,形成图3(b)所示那样的连续的多个散热连接体18。
进而,如图3(c)所示,切离多个散热连接体18。这样,能够得到散热连接体18。
另外,也可以通过代替使模具抵接到金属板40,而在表面挖开 了槽的2个辊之间压入金属板40,形成连续的多个散热连接体18。
(2)半导体装置的制造方法
图4是第1实施方式所涉及的半导体装置10的制造方法的流程图。
在步骤S1中,使用焊锡等导电性粘接剂,将半导体芯片13搭载到引线框11的岛部12中。
在步骤S2中,使用导电性粘接剂,在半导体芯片13的第1电极131以及引线框11的第1端子部111上,搭载散热连接体18。如上所述,在第1实施方式中,使散热部181和连接部182一体化,而形成了1个散热连接体18。因此,如果能够以将第1电极131和第1端子部111电连接的方式将散热连接体18配置于半导体芯片13以及引线框11上,则散热部181不会从连接部182偏移。进而,如上所述,在散热连接体18的侧面482中设置了阶差ST,所以在半导体芯片13上使用导电性粘接剂层叠了散热连接体18时,能够使多余的导电性粘接材料驻留于由阶差ST形成的空间中。
在步骤S3中,使用导电性粘接剂,在第2电极132以及第2端子部112上,搭载连接器16。
在步骤S4中,用模树脂19密封引线框11、半导体芯片13、连接器16以及散热连接体18。此时,能够以使散热部181的上表面681从模树脂19露出的方式进行密封,从上表面681将来自半导体芯片13的热排出到半导体装置10的外部。进而,去除多余的模树脂19。
在步骤S5中,针对从模树脂19露出的岛部12、第1以及第2端子部111、112的部分,进行金属镀覆。
在步骤S6中,切离通过引线框11连接的多个半导体装置10(单个片化)。
由此,半导体装置10完成。
根据第1实施方式,使散热部181和连接部182一体化而构成1个散热连接体18。因此,在半导体芯片13以及引线框11上搭载散热连接体18时,以连接部182将第1电极131和第1端子部111电连 接的方式配置散热连接体18即可,而无需使散热部181与连接部182对位。因此,能够改善半导体装置10的制造成品率。
另外,根据第1实施方式,在散热连接体18的侧面482中设置了阶差ST。因此,在半导体芯片13上层叠散热连接体18时,能够使多余的导电性粘接材料滞留于由阶差ST形成的空间中。因此,即使导电性粘接剂的供给量过剩,也能够抑制不良状况。
(3)半导体制造装置
图5是第1实施方式的半导体制造装置80的示意图。半导体制造装置80是用于在上述步骤S2中,在半导体芯片13以及引线框11上搭载散热连接体18的装置。
半导体制造装置80具备:载置台81,保持搭载了半导体芯片13的引线框11;以及移送部82,吸附散热连接体18,向半导体芯片13上移送散热连接体18。
移送部82具备吸附散热连接体18的吸附面821。在吸附面821中,设置有用于将散热连接体18引导到吸附面821的规定位置的多个导轨84。多个导轨84将散热连接体18的散热部181引导到吸附面821,吸附面821吸附被多个导轨84引导的散热部181。这样,移送部82能够将散热连接体18保持于吸附面821的规定位置。
进而,能够将散热连接体18保持于规定位置,所以移送部82能够在载置台81上的半导体芯片13以及引线框11上高精度地搭载散热连接体18。即,移送部82能够以连接部182将第1电极131和第1端子部111电连接的方式将散热连接体18配置于半导体芯片13以及引线框11上。
这样,通过使用半导体装置80,能够将散热连接体18高精度地搭载于半导体芯片13以及引线框11上,所以能够将散热部181配置于期望的位置。因此,能够改善半导体装置10的制造成品率。
(4)变形例
图6是第1实施方式的变形例所涉及的散热连接体48的图。
图6(a)示出作为第1实施方式的变形例的散热连接体48的剖 面,图6(b)示出散热连接体48的上表面。
散热连接体48的连接部882是从散热部881的侧面781延伸的板状的部分。但是,与第1实施方式不同,成为不具有弯曲的部分的、平坦的带状的板。变形例的连接部882能够通过将金属板从其上表面以及下表面同时按压而使金属板的一部分变薄来形成。
第1实施方式的连接部182是通过使金属板40的一部分弯曲而形成的(参照图2以及图3)。难以以形成具有小的高低差的阶差的方式,使金属板40高精度地弯曲,所以在第1实施方式的连接部182中,形成具有大的高低差的阶差。因此,相对散热连接体18的下表面,连接部182的上表面变高。即,在第1实施方式中,难以将连接部182的上表面的高度抑制得较低。
相对于此,在变形例中,通过不弯曲而变薄来形成了连接部882。因此,相比于第1实施方式,连接部882的上表面981不会相对散热连接体48的下表面大幅变高。因此,能够将连接部882的上表面981的高度抑制得较低。如果连接部882的上表面981的高度变低,则连接部882的上表面981的高度的偏差的范围也变小,能够高精度地形成具有期望的形状的连接部882的散热连接体48。
(第2实施方式)
图7是第2实施方式所涉及的散热连接体28的图。
图7(a)示出第2实施方式的散热连接体28的剖面,图7(b)示出第2实施方式的散热连接体28的上表面。
第2实施方式的散热连接体28与第1实施方式不同。散热连接体28由金属板50和金属镀覆层51这2个不同的构成要素构成。在第2实施方式中,金属镀覆层51通过金属镀覆而形成。根据金属镀覆,能够容易地变更金属镀覆层51的厚度。因此,能够针对每个产品形成具有适合的厚度的金属镀覆层51。另外,第2实施方式的其他结构与第1实施方式的对应的结构相同即可。
另外,金属板50以及金属镀覆层51由同一金属(例如铜)构成。这样,通过使金属板50和金属镀覆层51成为相同的金属,提高金属 板50与金属镀覆层51之间的接合性。因此,能够从金属板50向金属镀覆层51高效地传递热。因此,即使是由2个构成要素构成的散热连接体28,也良好地维持散热连接体28的排热效率。
(1)散热连接体的制造方法
图8是用于说明第2实施方式所涉及的散热连接体28的制造方法的图。
图8(a)至图8(c)是散热连接体28的制造方法的各工序中的剖面图。
首先,在金属板50上形成覆盖成为连接部282的区域、并且使成为散热部281的区域露出的掩模。接下来,使用掩模,在成为金属板50的散热部281的区域上选择性地进行金属镀覆,形成金属镀覆层51。进而,通过去除掩模,能够得到图8(a)所示的构造。
接下来,按压金属板50的一部分,形成图8(b)所示那样的连续的多个散热连接体28。
然后,如图8(c)所示,切离多个散热连接体28。这样,能够得到第2实施方式的散热连接体28。
根据第2实施方式,通过金属镀覆形成了散热连接体28的金属镀覆层51。由此,能够针对每个产品容易地形成具有适合的厚度的金属镀覆层51。进而,根据第2实施方式,使用相同的金属形成金属板50和金属镀覆层51。由此,提高金属板50与金属镀覆层51之间的接合性,维持从金属板50向金属镀覆层51的良好的热传导。
另外,根据第2实施方式,与第1实施方式同样地,使散热部281和连接部282一体化,而构成1个散热连接体28。因此,能够得到与第1实施方式同样的效果。
(2)变形例
图9是第2实施方式的变形例所涉及的散热连接体38的图。
图9(a)示出作为第2实施方式的变形例的散热连接体38的剖面,图9(b)示出散热连接体38的上表面。
散热连接体38在相当于连接部382的部分中也形成有金属镀覆 层61,连接部382比第2实施方式的连接部282更厚地形成。变形例的连接部382相比于第2实施方式的连接部282其剖面积更宽,导电性良好。因此,根据变形例,能够通过连接部382,对第1电极131和第1端子111低电阻地进行电连接。
另外,在第2实施方式的制造方法中,通过最初对金属板50的表面整体进行一次金属镀覆,并在其上形成掩模而再次进行金属镀覆,能够形成变形例的散热连接体38。
虽然说明了本发明的几个实施方式,但这些实施方式仅为例示,而不限定发明的范围。这些新的实施方式能够通过其他各种方式实施,能够在不脱离发明的要旨的范围内,进行各种省略、置换、变更。这些实施方式、其变形包含于发明的范围、要旨中,并且包含于权利要求书记载的发明和其均等范围内。
Claims (20)
1.一种散热连接体,搭载于半导体芯片上、并且与所述半导体芯片以及引线框一起被模树脂密封,其特征在于包括:
散热部,具有块形状,并且从所述模树脂露出其上表面;以及
连接部,从所述散热部的第1侧面延伸,并且将在所述半导体芯片上设置的电极和所述引线框电连接,
所述散热部以及所述连接部通过同一金属板一体地构成。
2.根据权利要求1所述的散热连接体,其特征在于:
所述散热部具有位于与所述第1侧面相反一侧的第2侧面,
在所述第2侧面中,设置有阶差,
成为所述半导体芯片侧的所述第2侧面的下侧的区域相比于所述第2侧面的上侧的区域向内侧凹陷。
3.根据权利要求1所述的散热连接体,其特征在于:所述连接部从所述第1侧面包含弯曲的部分而延伸。
4.一种散热连接体,搭载于半导体芯片上、并且与所述半导体芯片以及引线框一起被模树脂密封,其特征在于包括:
散热部,具有块形状,并且从所述模树脂露出其上表面;以及
连接部,从所述散热部的第1侧面延伸,并且将在所述半导体芯片上设置的电极和所述引线框电连接,
该散热连接体由带状的金属板、和在所述金属板上形成的金属镀覆层构成,
所述金属板以及所述金属镀覆层包含相同的金属。
5.根据权利要求4所述的散热连接体,其特征在于:所述散热部由所述金属板以及所述金属镀覆层形成。
6.根据权利要求4所述的散热连接体,其特征在于:所述连接部仅由所述金属板以及所述金属镀覆层中的所述金属板形成。
7.根据权利要求4所述的散热连接体,其特征在于:所述连接部由所述金属板以及所述金属镀覆层形成。
8.根据权利要求7所述的散热连接体,其特征在于:所述连接部内的所述金属镀覆层的厚度薄于所述散热部内的所述金属镀覆层的厚度。
9.根据权利要求4所述的散热连接体,其特征在于:所述连接部从所述第1侧面包含弯曲的部分而延伸。
10.一种半导体装置,包括:
引线框;
半导体芯片,搭载于所述引线框中;
散热连接体,搭载于所述半导体芯片上;以及
模树脂,对所述引线框、所述半导体芯片、以及所述散热连接体进行密封,
所述半导体装置的特征在于:
所述散热连接体具有:
散热部,具有块形状,并且从所述模树脂露出其上表面;以及
连接部,从所述散热部的第1侧面延伸,并且将在所述半导体芯片上设置的电极和所述引线框电连接,
所述散热部以及所述连接部通过同一金属板一体地构成。
11.根据权利要求10所述的半导体装置,其特征在于:
所述散热部具有位于与所述第1侧面相反一侧的第2侧面,
在所述第2侧面中,设置有阶差,
成为所述半导体芯片侧的所述第2侧面的下侧的区域相比于所述第2侧面的上侧的区域向内侧凹陷。
12.根据权利要求10所述的半导体装置,其特征在于:所述连接部从所述第1侧面包含弯曲的部分而延伸。
13.一种半导体装置,包括:
引线框;
半导体芯片,搭载于所述引线框中;
散热连接体,搭载于所述半导体芯片上;
模树脂,对所述引线框、所述半导体芯片、以及所述散热连接体进行密封,
所述半导体装置的特征在于:
所述散热连接体具有:
散热部,具有块形状,并且从所述模树脂露出其上表面;以及
连接部,从所述散热部的第1侧面延伸,并且将在所述半导体芯片上设置的电极和所述引线框电连接,
该散热连接体由带状的金属板、和在所述金属板上形成的金属镀覆层构成,
所述金属板以及所述金属镀覆层包含相同的金属。
14.根据权利要求13所述的半导体装置,其特征在于:所述散热部由所述金属板以及所述金属镀覆层形成。
15.根据权利要求13所述的半导体装置,其特征在于:所述连接部仅由所述金属板以及所述金属镀覆层中的所述金属板形成。
16.根据权利要求13所述的半导体装置,其特征在于:所述连接部由所述金属板以及所述金属镀覆层形成。
17.根据权利要求16所述的半导体装置,其特征在于:所述连接部内的所述金属镀覆层的厚度薄于所述散热部内的所述金属镀覆层的厚度。
18.一种散热连接体的制造方法,该散热连接体搭载于半导体芯片上、并且与所述半导体芯片以及引线框一起被模树脂密封,该制造方法的特征在于包括:
通过针对1个金属板进行按压以及切断,
形成具有具备块形状的散热部、和从所述散热部的第1侧面延伸的连接部,并且所述散热部以及所述连接部一体地构成的散热连接体。
19.一种半导体装置的制造方法,其特征在于包括:
在引线框的岛部中搭载半导体芯片,
在所述半导体芯片的表面上以及所述引线框的端子部上搭载散热连接体,将在所述半导体芯片上设置的电极和所述端子部经由所述散热连接体的连接部电连接,
以使所述散热连接体的散热部的上表面从模树脂露出的方式,用所述模树脂对所述引线框、所述半导体芯片以及所述散热连接体进行密封。
20.一种半导体制造装置,用于在半导体芯片中搭载散热连接体,其特征在于包括:
载置台,保持搭载了所述半导体芯片的引线框;以及
移送部,吸附所述散热连接体,向所述半导体芯片上移送所述散热连接体,
在所述移送部的吸附表面中,设置有用于将所述散热连接体引导到所述吸附表面的期望的位置的导轨。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185635A JP2015053403A (ja) | 2013-09-06 | 2013-09-06 | 放熱接続体、放熱接続体の製造方法、半導体装置、半導体装置の製造方法、及び、半導体製造装置 |
JP2013-185635 | 2013-09-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104425405A true CN104425405A (zh) | 2015-03-18 |
Family
ID=52624803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410069639.5A Pending CN104425405A (zh) | 2013-09-06 | 2014-02-28 | 散热连接体及其制造方法、半导体装置及其制造方法、半导体制造装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150069598A1 (zh) |
JP (1) | JP2015053403A (zh) |
CN (1) | CN104425405A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109494195A (zh) * | 2018-11-14 | 2019-03-19 | 深圳市瓦智能科技有限公司 | 具有双面导热散热结构的半导体元件 |
CN109860129A (zh) * | 2018-11-14 | 2019-06-07 | 深圳市一瓦智能科技有限公司 | 电子元器件 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5943795B2 (ja) * | 2012-09-26 | 2016-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN113113379A (zh) * | 2021-04-13 | 2021-07-13 | 马鞍山市槟城电子有限公司 | 芯片封装结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040080028A1 (en) * | 2002-09-05 | 2004-04-29 | Kabushiki Kaisha Toshiba | Semiconductor device with semiconductor chip mounted in package |
US20070040248A1 (en) * | 1999-01-28 | 2007-02-22 | Ryoichi Kajiwara | Semiconductor device |
US20080012045A1 (en) * | 2006-07-12 | 2008-01-17 | Akira Muto | Semiconductor device and method of manufacturing the same |
US20090230519A1 (en) * | 2008-03-14 | 2009-09-17 | Infineon Technologies Ag | Semiconductor Device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444909A (en) * | 1993-12-29 | 1995-08-29 | Intel Corporation | Method of making a drop-in heat sink |
ITVI20120136A1 (it) * | 2012-06-06 | 2013-12-07 | St Microelectronics Srl | Dispositivo a semiconduttore comprensivo dell'involucro e avente una superficie metallica superiore |
-
2013
- 2013-09-06 JP JP2013185635A patent/JP2015053403A/ja not_active Abandoned
-
2014
- 2014-02-28 CN CN201410069639.5A patent/CN104425405A/zh active Pending
- 2014-03-06 US US14/199,622 patent/US20150069598A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070040248A1 (en) * | 1999-01-28 | 2007-02-22 | Ryoichi Kajiwara | Semiconductor device |
US20040080028A1 (en) * | 2002-09-05 | 2004-04-29 | Kabushiki Kaisha Toshiba | Semiconductor device with semiconductor chip mounted in package |
US20080012045A1 (en) * | 2006-07-12 | 2008-01-17 | Akira Muto | Semiconductor device and method of manufacturing the same |
US20090230519A1 (en) * | 2008-03-14 | 2009-09-17 | Infineon Technologies Ag | Semiconductor Device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109494195A (zh) * | 2018-11-14 | 2019-03-19 | 深圳市瓦智能科技有限公司 | 具有双面导热散热结构的半导体元件 |
CN109860129A (zh) * | 2018-11-14 | 2019-06-07 | 深圳市一瓦智能科技有限公司 | 电子元器件 |
Also Published As
Publication number | Publication date |
---|---|
US20150069598A1 (en) | 2015-03-12 |
JP2015053403A (ja) | 2015-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102714201B (zh) | 半导体封装和方法 | |
EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
CN101290920B (zh) | 半导体装置 | |
CN102986025B (zh) | 密封型半导体装置的制造方法 | |
KR101631232B1 (ko) | 클립을 이용한 적층 패키지 | |
CN101443906A (zh) | 具有夹在杯状引线框和具台面和谷的引线框之间的管芯的半导体封装 | |
CN104821303A (zh) | 连接器框架以及半导体装置 | |
CN104517913A (zh) | 半导体装置及其制造方法 | |
CN105981170A (zh) | 具有半导体芯片端子的dc-dc转换器 | |
CN104425405A (zh) | 散热连接体及其制造方法、半导体装置及其制造方法、半导体制造装置 | |
CN103608917A (zh) | 超薄功率晶体管和具有定制占位面积的同步降压变换器 | |
US20140191378A1 (en) | Integrated circuit package | |
CN102956509A (zh) | 功率器件和封装该功率器件的方法 | |
CN105940489A (zh) | 半导体模块 | |
US20140246769A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP3176067U (ja) | 半導体装置 | |
JP2008294219A (ja) | 半導体装置及びその製造方法 | |
CN106471871A (zh) | 电路结构体 | |
US20180145397A1 (en) | High-frequency module | |
CN112490234A (zh) | 智能功率模块和智能功率模块的制造方法 | |
CN102883527B (zh) | Led用柔性线路板的制造方法 | |
JP5264797B2 (ja) | 半導体装置 | |
TWI584543B (zh) | 連接器與其製作方法 | |
US20160343512A1 (en) | Matrix arrangement stacked-type solid electrolytic capacitor package structure and method of manufacturing the same | |
CN104465589A (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150318 |
|
WD01 | Invention patent application deemed withdrawn after publication |