JP2011054626A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011054626A
JP2011054626A JP2009199928A JP2009199928A JP2011054626A JP 2011054626 A JP2011054626 A JP 2011054626A JP 2009199928 A JP2009199928 A JP 2009199928A JP 2009199928 A JP2009199928 A JP 2009199928A JP 2011054626 A JP2011054626 A JP 2011054626A
Authority
JP
Japan
Prior art keywords
lead
metal wire
leads
semiconductor element
fine metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009199928A
Other languages
English (en)
Inventor
Iwao Takase
巌 高瀬
Yasunori Yoshida
康則 吉田
Toshio Nakajima
利夫 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009199928A priority Critical patent/JP2011054626A/ja
Publication of JP2011054626A publication Critical patent/JP2011054626A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48455Details of wedge bonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20752Diameter ranges larger or equal to 20 microns less than 30 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20753Diameter ranges larger or equal to 30 microns less than 40 microns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • H01L2924/20754Diameter ranges larger or equal to 40 microns less than 50 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体素子の接続に用いられる金属細線の線長を短縮化することにより材料コストを低減する半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法では、アイランド12を囲むように複数のリード16A−16Hを配置し、隅部に配置されたリード16A、16D、16E、16Hの内側の一端を、中間部に配置された他のリード16B等の一端よりも内部に位置させている。この様にすることで、隅部に配置されたリード16A等と半導体素子とを接続する金属細線22A等の線長が短縮化され、その分材料コストを安くすることができる。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法に関し、特に、金属細線により接続される半導体素子が内蔵された半導体装置およびその製造方法に関する。
半導体装置は、年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が4方向より導出されるQFP(Quad Flat Package)型の半導体装置およびQFN(Quad Flat Non−leaded Package)型の半導体装置が使用されるようになってきている(特許文献1)。その一方で、半導体装置では、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
図9を参照して、従来型の半導体装置100の構成を説明する。図9(A)は半導体装置100を示す平面図であり、図9(B)は断面図である。
図9(A)および図9(B)を参照して、半導体装置100はリードフレーム型のものであり、アイランド102と、複数のリード106と、半導体素子124と、これらを一体的に封止する封止樹脂120とを主要に備えている。
アイランド102は半導体装置100の中心部付近に配置されており、上面に固着される半導体素子124よりも若干大きな四角形形状を呈している。そして、アイランド102の上面には、LSIである半導体素子124が固着されており、半導体素子124の上面に設けられたボンディングパッドはリード106と金属細線122を経由して接続される。この金属細線122としては、Auから成る金線が使用される。
リード106は、一端が金属細線を経由して半導体素子124と接続され、他端が封止樹脂120から外部に接続するリードである。このリード106は、アイランド102の4つの側辺に沿って多数個が放射状に配置されている。
図9(B)を参照して、金属細線122の一端は半導体素子124の上面に設けたれたボンディングパッドにボールボンディングされる。そして、金属細線122の他端はリード106の端部付近の上面にステッチボンディングされる。ここで、リードの上面にボンディングされる金属細線122の端部から、リード106の内側端部までの距離L10は、例えば0.225mm程度である。
特開平05−218283号公報
上記した半導体装置100が備えるリード106の内側の端部は、アイランド102から離間した箇所に紙面上にて縦方向に揃うように配置されていた。例えば、図9(A)を参照して、アイランド102の右側の領域には4つのリード106が配置されており、これらのリード106の内側の端部は縦方向に揃う位置に配置されている。
この様にすることで、アイランド102に実装される半導体素子124の大きさが変化しても、アイランド102およびリード106の形状を変更する必要がない。即ち、様々な大きさの半導体素子124に対して、1つのリードフレームを共用することが可能となる。
しかしながら、図9(A)に示すように、リード106の内側の端部を縦方向に一列に配置すると、紙面上にて上下端部に配置されたリード106と半導体素子124とを接続する金属細線122の線長が長くなり、その分材料コストが高くなる問題があった。
更に、図9(B)を参照して、ボンディング装置を共用化して製造コストを低減させるために、金属細線122がボンディングされる位置は共通化されている場合が多い。この場合、金属細線122の端部とアイランド12とが離間する距離L11は、製造される半導体装置100の種類に関わらず一定となる。
この様になると、アイランド106の内側の端部がアイランド12に接近する機種では、L10が長くなる分だけ金属細線122が余分に長く形成されることとなり、金属細線122の材料にかかるコストが必要以上になってしまう。特に、金属細線122の材料として高価な金が採用されると、コスト高が顕著になる。
本発明は、上記した問題点を鑑みて成され、半導体素子の接続に用いられる金属細線の線長を短縮化することにより材料コストを低減する半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、アイランドと、前記アイランドに固着されると共に、複数のボンディングパッドが設けられた半導体素子と、前記半導体素子に一端が接近する複数のリードと、一端が前記半導体素子の前記ボンディングパッドに接続され、他端が前記リードの上面に接続された複数の金属細線と、前記アイランド、前記半導体素子、前記リードおよび前記金属細線を一体的に樹脂封止する封止樹脂と、を備え、前記複数のリードには、第1リードと、前記複数のリードが整列する方向に関して端部に配置されると共に一端が前記第1リードよりも内側に配置される第2リードとが含まれ、前記金属細線には、前記第1リードと前記半導体素子とを接続する第1金属細線と、前記第2リードと前記半導体素子とを接続する第2金属細線が含まれ、前記第1リードの側辺と前記第1金属細線の他端とが離間する距離と、前記第2リードの側辺と前記第2金属細線の他端とが離間する距離とは等しいことを特徴とする。
本発明の半導体装置の製造方法は、アイランドと、前記アイランドに一端が接近する複数のリードとを備え、記複数のリードには、第1リードと、前記複数のリードが整列する方向に関して端部に配置されると共に一端が前記第1リードよりも内側に位置する第2リードが含まれるリードフレームを用意する工程と、ボンディングパッドが設けられた半導体素子を前記アイランドの上面に固着する工程と、金属細線の一端を前記半導体素子の前記ボンディングパッドに接続する工程と、前記金属細線の他端を前記リードの上面に接続する工程と、を備え、前記金属細線の他端を前記リードの上面に接続する工程では、撮影手段により撮影された前記第1リードおよび前記第2リードの側辺にレチクルの外縁を重畳させ、前記レチクルの中心部に相当する前記第1リードおよび前記第2リードの上面に前記金属細線の他端を接続することを特徴とする。
本発明によれば、隅部に配置された第2リードの一端を、中間部に配置された第1リードよりも内側に位置させている。この様にすることで、端部に配置された第2リードと半導体素子とを接続する金属細線の線長を短くして、金属細線の材料コストを低減することができる。
更に、本願発明では、上記した第1リードと第2リードとで、リードの側辺と金属細線の端部との距離を同一にしている。この様にすることで、金属細線とリードとがオーバーラップする長さが短く均一化され、結果的に金属細線の線長が半導体装置全体として短縮化される。
本発明の半導体装置を示す図であり、(A)は斜視図であり、(B)は平面図である。 本発明の半導体装置を示す図であり、(A)は断面図であり、(B)は拡大された断面図であり、(C)は拡大された平面図であり、(D)は拡大された他の断面図である。 本発明の半導体装置の製造方法を示す平面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図であり、(C)および(D)は拡大された断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。 背景技術の半導体装置を示す図であり、(A)は平面図であり、(B)は断面図である。
図1および図2を参照して、本形態の半導体装置10の構成を説明する。図1(A)は半導体装置10を示す斜視図であり、図1(B)は平面図である。
図1(A)および図1(B)を参照して、本形態の半導体装置10は、アイランド12と、アイランド12の上面に固着された半導体素子24と、アイランド12を両側から挟み込むように配置された複数のリード16と、これらを一体的に封止する封止樹脂20とを主要に備えている。
図1(A)を参照して、半導体装置10は所謂リードフレーム型のパッケージであり、半導体素子を被覆する封止樹脂20の2つの対向する側面から多数個のリード16が外部に導出している。このような構造の半導体装置10は、MSOP(Micro Small Outline Package)と称されている。半導体装置10が実装基板等に実装される際には、リード16の端部に溶着される半田等の導電性接着材を介して固着される。
図1(B)を参照して、半導体装置10の中央部付近にはアイランド12が配置されており、このアイランド12の上面に半導体素子24が固着されている。アイランド12の大きさは、実装される半導体素子24と同じか若干大きな程度である。また、アイランドの上下側辺から外部に到るまで吊りリード12Aが形成されている。この吊りリード12Aは、製造工程にてアイランド12をリードフレームに固定する機能を備えている。
半導体素子24は、上面に多数個のボンディングパッドが配置されたLSIであり、接合材を介してアイランド12の上面に固着される。半導体素子24の固着に用いられる接合材としては、半導体素子24の基板が固定電位に接続される場合は半田等の導電性接合材が用いられる。一方、半導体素子24の基板の電位が固定されずにフローティングの場合は、エポキシ樹脂等の絶縁性の固着材が用いられる。
紙面上にてアイランド12の左右両側に、複数のリード16A−16Hが配置されている。具体的には、アイランド12の右側に4つのリード16A−16Dが配置されており、アイランドの左側に4つのリード16E−16Hが配置されている。これらのリード16A−16Hは、金属細線22A−22Hを経由して、半導体素子24の上面に設けられたボンディングパッドに接続されている。ここで、リード16に於いて、封止樹脂20により被覆される部分はインナーリードと称され、封止樹脂20から外部に露出する部分はアウターリードと称される。更に、これらのリード16およびアイランド12は、1枚の薄い銅を主体とする金属箔に対して、エッチング加工やプレス加工を施すことにより形成される。
金属細線22は、半導体素子の上面に設けられたボンディングパッドとリード16とを接続する機能を有し、直径が20μm〜40μm程度の金または銅から成る金属線である。金属細線22の一端は、半導体素子24の上面に設けられたボンディングパッドにボールボンディングされ、他端はリード16の内側の端部付近の上面にステッチボンディングされる。
封止樹脂20は、半導体素子24、アイランド12、金属細線22およびリード16の一部を被覆して一体的に支持している。封止樹脂20は、フィラー等から成る粒状のフィラーが混入されたエポキシ樹脂等の樹脂材料から成る。
図1(B)を参照して、本実施の形態では、リードが整列される方向に関して、中間部に配置されるリード(第1リード)の端部よりも、端部に配置されたリード(第2リード)の端部の方が、半導体装置10の内側に配置されている。
具体的には、アイランド12の右側には、紙面上にて縦方向にリード16A−16Dが配置されており、上端に配置されたリード16Aの内側の端部は、中間部に配置されたリード16B、16Cの内側の端部よりも内部に配置されている。この様にすることで、リード16Aと半導体素子24とを接続する金属細線22Aの線長を短縮化することができる。
具体的には、背景技術では、全てのリードの内側の端部を揃えていたので、端部に配置されたリードと半導体素子とを接続する金属細線は、他のリードを接続する金属細線と比較して極めて長く形成されていた。特に、半導体装置10の全体的な大きさおよびリード16の配置をそのままの状態で、微細化技術により小型とされた半導体素子24がアイランド12の上面に実装されると、端部に配置されたリード16Aの接続に用いられる金属細線22Aの線長が長くなり、金属細線の材料コストが高くなる。
本願発明では、上端に配置されたリード16Aの内側の端部を、中間部に配置されたリード16B、16Cよりも内部に位置させている。この様にすることで、リード16Aの接続に用いられる金属細線22Aが例えば1mm程度短くなり、その分材料コストが低減される。更に、金属細線22Aは、半導体素子24の上側の側辺に対して直角に配置されており、半導体素子24のボンディングパッドとリード16Aとを最短で接続している。
また、上記事項は、リード16A−16Dの中で下端に配置されたリード16Dに関しても同様であり、リード16Dの内側の端部はリード16B、16Cよりも内側に配置されている。このことにより、リード16Dを接続する金属細線22Dの長さは、リード16Aを接続する金属細線22Aと同様に短縮化される。
アイランド12の左側に整列して配置されたリード16E−16Hの構成は、リード16A−16Dと同様である。即ち、上端に配置されたリード16Eおよび下端に配置されたリード16Hの内側の端部は、中間部に配置されたリード16F、16Gよりも、内部に位置している。この様にすることで、リード16E、16Hを半導体素子24と接続する金属細線22E、22Hの線長が背景技術と比較して短縮化される。
従って、本形態のように、4隅に配置されたリード16A、16D、16E、16Hの端部が内部に配置された場合、装置全体として金属細線の長さが4.0mm以上短縮されることとなる。このことから、特に金属細線の材料として高価な金が採用されると、本形態の構成によるコストダウンの効果が顕著となる。
図2を参照して、金属細線22の線長を短くするための他の構成を説明する。図2(A)は半導体装置10を示す断面図であり、図2(B)はリード16の先端部を拡大して示す断面図であり、図2(C)はリード16の先端部を拡大して示す平面図であり、図2(D)はリード16の他の形態を示す断面図である。
図2(B)および図2(C)を参照して、リード16の上面にステッチボンディングされる金属細線22の構成を説明する。金属細線22の端部は、リード16の端部に形成された粗面であるダレ面17A(異形部)を避けつつ、できるだけリード16の端部寄りにボンディングされている。この様にする理由は、金属細線22とリード16とがオーバーラップする距離を短くすることで、金属細線22を短縮化させる為である。
具体的には、製造工程上の理由によりリード16の側面はダレ面17Aとなる。例えば、導電箔をパンチング加工することによりリード16を形成する場合、ダレ面17Aは不可避に形成されてしまう。また、導電箔に対してウェットエッチングを行うことでリード16を形成しても、等方的に導電箔を浸食するエッチング加工により、ダレ面17Aの如き部位が形成される。
一方、金属細線22の短縮化の為には、リード16の端部(紙面上では右端)に金属細線22をボンディングすることが理想的である。しかしながら、湾曲面であるダレ面17Aにボンディングを行うと、ダレ面17Aに接触する金属細線22の接続強度が弱くなり、断線を招く危険性が有る。このことから、金属細線22はダレ面17Aを避けた領域のリード16の上面にボンディングされる。
具体的には、上記したダレ面17Aの長さをL4、金属細線22の端部に形成されるステッチ部23(フレア)の長さをL2、ステッチ部23とダレ面17Aとが離間するマージンの長さをL3とすると、金属細線22の端部からリード16の先端部までの長さL1は、これらの長さを加算した長さ(L2+L3+L4)となる。
ここで、ステッチ部23は、ボンディングに用いられるキャピラリにより金属細線22が押圧されることにより形成される。従って、金属細線22の直径が太くなると、使用されるキャピラリも太くなり、ステッチ部23も長くなる。このことから、ステッチ部23の長さL2は、金属細線22の直径または使用されるキャピラリの太さによる。
一例として、金属細線22の直径が20μmの場合、ステッチ部23の長さL2は0.08mmであり、マージンの長さL3は0.03mmであり、ダレ面のL4は0.09mmとなる。この結果、これらを加算した長さL1(リード16の先端部から金属細線22の先端部までの長さ)は、0.2mmとなり、背景技術と比較すると0.025mm短縮化されたこととなる。
更に本形態では、金属細線22がリード16にステッチボンディングされる位置は、リード16の先端部(側辺)を基準にして決定されている。従って、リード16の内側の先端部をアイランド12に接近させることで、金属細線22の線長を短縮化することができる。この事項については、図6および図7を参照して後述する。
図2(D)を参照して、ここでは、リード16の側面の下部にダレ面17Aが形成されており、リード16の端部付近の上面には粗面17B(異形部)が形成されている。この粗面17Bは、リード16Aを打ち抜き加工して形成する際に発生したバリをプレス加工して平坦化した領域である。この粗面17Bは、プレス加工により平坦化されているものの、他の領域と比較すると表面の凹凸が大きいので、ワイヤボンディングを行う際には粗面17Bは避けて行われる。
粗面17Bの長さはダレ面17Aと同程度(L4)である。従って、本形態では、リード16の端部上面に粗面17Bが形成されている場合でも、リード16の先端部から金属細線22の先端部までの長さは、上記と同じL1と成る。
更に、図2(C)および図2(D)を参照して、リード16の先端部付近は、他の領域よりも窪む形状を呈している。この様な形状を呈する理由は、打ち抜き加工によりリード16に生じた厚み方向への変形を、リード16の先端部分に対してプレス加工を行うことで矯正しているからである。従って、このプレス加工が行われる領域の境界では、リード16の上面に段差が形成されている。
図1(B)を参照して、本形態では、リード16A−16Hと、金属細線22A−22Hとがオーバーラップする長さを同一にしている。具体的には、リード16Aの先端部に於いて、リード16Aの下側辺と金属細線22Aとがオーバーラップする長さはL1(例えば0.2mm)である。更に、リード16Bの先端部側辺と金属細線22Bとがオーバーラップする長さもL1である。この様にすることで、各リードと金属細線とがオーバーラップする長さが、均一化されると共に短縮化される。
図3から図8を参照して、上記した構成の半導体装置の製造方法を説明する。
図3および図4を参照して、先ず、半導体装置のアイランドおよびリードの材料となるリードフレーム30を用意する。
図3の平面図に示すように、本実施の形態に用いるリードフレーム30は、例えば、厚さが約100μm〜250μm程度の銅等から成る導電板に対してエッチング加工またはプレス加工を施したものである。そして、リードフレーム30上には一点鎖線で囲まれた1個の半導体装置に対応するユニット32が複数個形成されている。ここでは、4つのユニット32が図示されているが、更に多数個のユニット32がリードフレーム30に設けられても良い。
本形態では、ユニット32同士の間にはリードフレーム30の残余部から成る連結条帯34、36が設けられており、これらの連結条帯により各ユニット32は一体にリードフレーム30として支持されている。ここで、連結条帯34は紙面上にて横方向に細長く規定された連結部であり、連結条帯36は縦方向に細長く規定された連結部である。
図4を参照して、リードフレーム30に含まれるユニット32の構成を説明する。図4(A)はリードフレーム30に含まれるユニット32を拡大して示す平面図であり、図4(B)は図4(A)のB−B’線に於ける断面図である。また、図4(C)および図4(D)はリード16の端部の断面を示す図である。
図4(A)を参照して、ユニット32には、アイランド12と、アイランド12の上下側辺からリードの連結条帯まで延在する吊りリード12A、12Bと、一端がアイランド12の近傍に配置された多数個のリード16A−16Hとが含まれている。
リード16A−16Hの詳細は、図1(B)を参照して上記した通りであり、アイランド12の右側の領域にリード16A−16Dが配置されており、アイランド12の左側にリード16E−16Hが配置されている。更に、リード16A−16Dの中でも、紙面上にて上下端部に配置されたリード16A、16Dの内側の端部は、中間部に配置されたリード16B、16Cの内側の端部によりも内部に位置している。同様に、リード16E−16Hの中でも、上下端部に配置されたリード16E、16Hの内側の端部は、中間部に配置されたリード16F、16Gよりも内部に位置している。更に、各リード16A−16Hの内側の先端部は、安定してワイヤボンディングを行うために、中間部よりも幅広とされている。
また、各リード16A−16Hの中間部は、リードフレーム30の一部から成るタイバー18により連結されている。具体的には、アイランド12の右側に配置されたリード16A−16Dの中間部はタイバー18により連結されている。また、アイランド12の左側に配置されたリード16E−16Hの中間部も、タイバー18により連結されている。タイバー18によりリード16A−16Hの中間部が連結されることで、製造工程の途中段階に於けるリード16A−16Hの変形が抑制される。
図4(B)および図4(C)を参照して、リード16の先端部の側面上部は曲面を呈するダレ面17Aとなっている。上記したように、パンチング加工またはエッチング加工によりリードフレーム30を所定形状に成形する過程にて、ダレ面17Aは形成される。湾曲するダレ面17Aに対して金属細線を接続することは困難であるので、ワイヤボンディングはダレ面17Aを避けた部分に対して行われる。尚、ダレ面17Aが形成される領域のリード16の下面には、下方にバリが突出するバリ面が形成される。
また、リード16の内側先端部付近は、プレス加工が施された平坦化領域26が設けられている。プレス加工により所定形状に成形された直後のリードフレーム30は、プレス加工による衝撃等により、部分的に厚み方向に対して変形している。本形態では、平坦化領域26の内側に配置されたリード16の先端部を、上面および下面から適度にプレス加工することで、この変形を矯正している。このことにより、リード16の先端部が同一平面上に配置されるので、次工程のワイヤボンディングを安定して行うことが可能となる。
また、図4(C)を参照して、プレス加工される平坦化領域26のリード16と、平坦化領域よりも外側のリード16との境界には段差が存在している。即ち、プレス加工される平坦化領域26の内部のリード16の上面は、平坦化領域26でないリード16の上面よりも低い位置にある。換言すると、平坦化領域26内部のリード16は、平坦化領域26外部のリード16よりも薄く加工されている。
図4(D)を参照して、ここでは、リードフレーム30の表裏を反転することにより、ダレ面17Aがリード16側面の下部に配置されている。そして、リード16の上面先端部には、バリを押圧して平坦化した粗面17Bが配置されている。この粗面17Bはバリを圧縮した粗い表面であるので、粗面17Bに金属細線をステッチボンディングするのは困難である。従って、金属細線は、粗面17Bを除外したリード16の上面にワイヤボンディングされる。
図5を参照して、次に、各ユニット32のアイランド12上に半導体素子24をダイボンドし、その半導体素子24のボンディングパッドと各リード16とを金属細線22でワイヤーボンドし、電気的に接続する。図5(A)は本工程を示す平面図であり、図5(B)は本工程を示す断面図である。
本工程では、先ず、リードフレーム30の各ユニット32毎に、アイランド12の上面に半導体素子24を固着する。具体的には、アイランド12の上面に、半田等の導電性固着材またはエポキシ樹脂等の絶縁性固着材を塗布した後に、この固着材の上部に半導体素子24を載置する。そして、塗布された固着材を固化することで半導体素子24が固着される。
その後、半導体素子24のボンディングパッドとリード16とを金属細線22にて接続する。ここで、金属細線22としては、金または銅から成る直径が20μm〜40μm程度の細線が採用される。図5(B)を参照して、金属細線22の一端は半導体素子24のボンディングパッドにボールボンディングされる。また、金属細線22の他端は、支持テープ18Bよりも内側のリード16の上面にステッチボンディングされる。
図6および図7を参照して、本工程のワイヤボンディングを詳細に説明する。
図6(A)を参照して、先ず、半導体素子24の上面に設けられたボンディングパッドに金属細線22をボールボンディングする。具体的には、金属細線22の先端部をボール状に形成して、半導体素子24のボンディングパッドにこのボール状の部位をキャピラリ52でボールボンディングする。
本工程では、アイランド12およりリード16の下面は、治具50により支持されている。また、アイランド12よりもリード16の方が上方に配置されているので、この配置に応じて、治具50の上面にも段差加工が施されている。
更に本工程では、リード16の先端部まで治具50により支持されているので、リード16の先端部付近に金属細線22をステッチボンディングすることが可能となる。従って、金属細線22の線長を短くして材料コストを低減できる。
図6(B)を参照して、本工程では、レチクルを用いてワイヤボンディングを行うことにより、リード上の正確な位置に金属細線を接続することを可能としている。この図には、多数個設けられるリードの一部(リード16E、16F、16G)を抜き出して示している。
ここでレチクルとは、リード16を上方から撮影するカメラ(撮影手段)の画像に重ね合わせて表示されるものであり、ワイヤボンディングを行う際の指示マークとなるものである。即ち、本工程では先ず、撮影された画像上にて、レチクルレチクルの外縁をリードの先端部側辺に重ね合わせる。次に、円形のレチクルの中心部に相当するリード16の上面に対して、キャピラリ52を用いたステッチボンディングを行う。ここでは、レチクルは点線にて示されているが、実線または一点鎖線等によりレチクル54が示されても良い。
本形態では、レチクル54E−54Gは同心円形状の2重の円から構成されている。外側の円はリード16E等の先端部への位置合わせの為に使用される。一方、内側の円は、外側の円がずれた際の位置認識に使用される。
ここで、レチクル54E、54F、54Gの外側の円の半径により、リード16の先端部から金属細線22の端部が離間する距離L1が決定される。上記したように、距離L1が0.2mmであれば、レチクル54E、54F、54Gの半径も0.2mmに設定される。
具体的には、ここでは、上端に配置されたリード16Eの内側の端部は、他のリード16F、16Gよりも内部に位置している。
レチクル54Eは、リード16Eの先端部付近の下側の側辺に外縁が一致するように配置されている。換言すると、半導体素子24側のリード16Eの側辺に沿うようにレチクル54Eが配置されている。更に、リード16Eは、半導体素子24のボンディングパッド28Eと接続されるが、紙面上にてボンディングパッド28Eを通過する垂線(一点鎖線)を規定した場合、レチクル54Eの中心部はこの垂線上に配置されている。この様にすることで、リード16Eを接続する金属細線を、半導体素子24の上側の側辺に対して垂直に配置することが可能となる。このことで、ボンディングパッド28Eとリード16Eとを最短距離にて接続される。
この事項は、図5(A)を参照して、端部に配置される他のリード16A、16D、16E、16Hに関しても同様である。即ち、これらのリードに関しても、半導体素子24に面する側辺に外縁が重畳するようにレチクルが配置される。
レチクル54Fは、幅広とされたリード16F先端の右側下端の隅部に配置されている。具体的には、レチクル54Fの外縁は、リード16Fの先端部の右側の側辺および下方の側辺と重なり合うように配置されている。従って、レチクル54Fの中心からリード16Fの下側辺までの距離がL1となり、更に、レチクル54Fの中心からリード16Fの右側側辺までの距離もL1となる。この様にすることで、半導体素子24のボンディングパッド28Fとリード16Fとを接続する金属細線の線長が短縮化される。
レチクル54Gは、リード16Gの右側上端に配置されており、具体的には、レチクル54Gの外縁は、リード16Gの右側側辺および上側側辺と重なり合うように配置されている。この様にすることで、半導体素子24のボンディングパッド28Gとリード16Gとを接続する金属細線の線長が短縮化される。
図5(A)を参照して、上記事項は、アイランド12の右側に配置されるリード16B、16Cに関しても同様である。即ち、リード16Bに関しては左側下端にレチクルが配置され離、リード16Cに関しては左側上端にレチクルが配置される。
図7(A)および図7(B)を参照して、次に、上記のように設定されたレチクルの中心部をターゲットにして、金属細線を接続する。具体的には、先ず、平面視でキャピラリ52の中心部がレチクルの中心部と一致するように、キャピラリ52とリード16との平面視での相対的な位置を調整する。次に、キャピラリ52の下端で金属細線22をリード16の上面に押しつけ、金属細線22に対して超音波振動および熱エネルギーを加える。換言すると、リード16の上面に圧着される金属細線22の端部に対して、押圧力、超音波振動および熱エネルギーを加える。ここで、押圧力および超音波振動はキャピラリ52により与えられ、熱エネルギーはリード16が載置される治具を経由して例えば200度程度に加熱される。
この様にすることで、金属細線22の端部が平坦化されてリード16の上面に圧着されてステッチ部23が形成される。更に、不図示のクランパにて金属細線22を固定した後に、キャピラリ52を上方に引き上げることにより、ステッチ部23の端部から金属細線22が切断されて、ワイヤボンディングの工程が終了する。そして、このワイヤボンディングの工程を全てのリード16に対して繰り返して行う。
具体的には、図7(B)を参照して、レチクル54Eの中心部に相当するリード16Eの上面と、ボンディングパッド28Eとが、金属細線22Eを経由して接続される。そして、レチクル54Fの中心部に相当するリード16Fの上面と、ボンディングパッド28Fとが、金属細線22Fを経由して接続される。更に、レチクル54Gの中心部に相当するリード16Gの上面とボンディングパッド28Gとが、金属細線22Gを経由して接続される。
上記したように、各レチクルの外縁は、半導体素子24に面する各リードの側辺と重なり合うように設定されている。従って、各レチクルの中心をターゲットにしてワイヤボンディングを行うことにより、各金属細線とリードとがオーバーラップする長さを短くして、使用される金属細線の線長を短縮化できる。
更に、端部に配置されたリード16Eに関しては、接続に用いられる金属細線22Eの長さが比較的に長くなるが、半導体素子24の側辺に対して平面視で直角に金属細線22Eを形成することにより、その線長をできるだけ短くしている。
更に図7(A)を参照して、本形態では、接続困難なダレ面17Aを避けた領域のリード16上面に、金属細線22の端部がステッチボンディングされる。具体的には、リード16の先端から金属細線22の端部までの距離をL1、ダレ面17Aの幅をL4、金属細線22のステッチ部23の長さをL2、ダレ面17Aとステッチ部23とのマージンの長さをL3とすると、L1=L2+L3+L4となる。ここで、L1の具体的な長さは上記した通りであり、例えば0.2mm以下である。
上記したように、本実施の形態では、リードの先端部に設けられるダレ面17Aを避けてワイヤボンディングできるようにL1を設定し、半径がL1であるレチクルを基準にして上記のようにワイヤボンディングを行っている。また、このレチクルの外縁は、リード16の側辺と一致している。この様にすることで、リード16の先端を基準にして、金属細線22がステッチボンディングされる位置が決定されるので、リード16の位置や形状に関わらず、上記した距離L1は一定となり、金属細線22の線長を短くことができる。
図8を参照して、次に、ユニット32毎に樹脂封止を行う。図8(A)は本工程を示す断面図であり、図8(B)は本工程が終了した後のリードフレーム30を示す平面図である。
図8(A)を参照して、本工程で用いるモールド金型40は、上金型42と下金型44からなり、上金型42と下金型44とを当接することによりキャビティ46が構成される。本工程では、各ユニット32を個別にモールド金型40のキャビティ46に収納した後に、キャビティ46の内部に液状又は半固形状の封止樹脂を注入して樹脂封止を行っている。ここで、具体的な樹脂封止の方法としては、エポキシ樹脂等の熱硬化性樹脂を用いるトランスファーモールドまたは、アクリル樹脂等の熱可塑性樹脂を用いるインジェクションモールドが採用される。
キャビティ46に封止樹脂を充填および硬化が終了した後は、上金型42と下金型44とを離間させて、各ユニット32が樹脂封止されたリードフレーム30を金型から取り出す。
本工程により、各ユニット32に含まれるアイランド12、半導体素子24、金属細線22およびリード16が、封止樹脂20により被覆される。
本形態では、アイランド12の裏面も封止樹脂20により被覆されるが、アイランド12の下面を封止樹脂20から外部に露出させても良い。
図8(B)を参照して、上記した樹脂封止の工程が終了した後は、各ユニット32をリードフレーム30の連結条帯34、36から分離して、個別の半導体装置を得る。具体的には、リード16および吊りリード12Aを、リードフレーム30から分離する。更に、ここでは、複数のリード16の中間部を一体に連続させるタイバー18も、リード16から分離される。この分離には、打ち抜き金型を用いたプレス加工が採用される。
以上の工程が終了した後は、外部に導出するリード16を所定形状に曲折加工する工程、封止樹脂20に捺印を形成する工程、テスト工程等を経て、図1に示す構成の半導体装置が製造される。
上述の説明では、図8を参照して、各ユニット32を個別に樹脂封止していたが、この樹脂封止の方法に替えて、MAP(Mold Array Package)が採用されても良い。この場合は、マトリックス状に配置された多数個のユニット32から成るブロックが、1つのキャビティに収納された後に一括して樹脂封止される。そして、樹脂封止の工程が終了した後に、各ユニット32の境界にて封止樹脂およびリードを切断することにより、個別の半導体装置を得る。MAPにより半導体装置が製造される場合は、半導体装置の外形は封止樹脂から成る6面体となり、下面および側面にリードが露出する構造となる。
10 半導体装置
12 アイランド
12A 吊りリード
16、16A、16B、16C、16D、16E、16F、16G、16H リード
17A ダレ面
17B 粗面
18 タイバー
20 封止樹脂
22、22A、22B、22C、22D、22E、22F、22G、22H 金属細線
23 ステッチ部
24 半導体素子
26 平坦化領域
28、28E、28F、28G、28H ボンディングパッド
30 リードフレーム
32 ユニット
34 連結条帯
36 連結条帯
40 モールド金型
42 上金型
44 下金型
46 キャビティ
50 治具
52 キャピラリ
54、54E、54F、54G レチクル

Claims (8)

  1. アイランドと、
    前記アイランドに固着されると共に、複数のボンディングパッドが設けられた半導体素子と、
    前記半導体素子に一端が接近する複数のリードと、
    一端が前記半導体素子の前記ボンディングパッドに接続され、他端が前記リードの上面に接続された複数の金属細線と、
    前記アイランド、前記半導体素子、前記リードおよび前記金属細線を一体的に樹脂封止する封止樹脂と、を備え、
    前記複数のリードには、第1リードと、前記複数のリードが整列する方向に関して端部に配置されると共に一端が前記第1リードよりも内側に配置される第2リードが含まれ、
    前記金属細線には、前記第1リードと前記半導体素子とを接続する第1金属細線と、前記第2リードと前記半導体素子とを接続する第2金属細線とが含まれ、
    前記第1リードの側辺と前記第1金属細線の他端とが離間する距離と、前記第2リードの側辺と前記第2金属細線の他端とが離間する距離とは等しいことを特徴とする半導体装置。
  2. 前記第2リードは、4隅に配置されることを特徴とする請求項1記載の半導体装置。
  3. 前記第2金属細線は、平面視で前記半導体素子の側辺と直交することを特徴とする請求項2記載の半導体装置。
  4. 前記リードの側辺と前記金属細線の他端とが離間する距離は、前記金属細線の端部に設けられるステッチ部の幅と、前記リードの先端部に形成された異形部の幅と、前記ステッチ部と前記異形部との間に規定されたマージンの幅とを加算した長さと同等であることを特徴とする請求項3記載の半導体装置
  5. アイランドと、前記アイランドに一端が接近する複数のリードとを備え、記複数のリードには、第1リードと、前記複数のリードが整列する方向に関して端部に配置されると共に一端が前記第1リードよりも内側に位置する第2リードが含まれるリードフレームを用意する工程と、
    ボンディングパッドが設けられた半導体素子を前記アイランドの上面に固着する工程と、
    金属細線の一端を前記半導体素子の前記ボンディングパッドに接続する工程と、
    前記金属細線の他端を前記リードの上面に接続する工程と、を備え、
    前記金属細線の他端を前記リードの上面に接続する工程では、撮影手段により撮影された前記第1リードおよび前記第2リードの側辺にレチクルの外縁を重畳させ、前記レチクルの中心部に相当する前記第1リードおよび前記第2リードの上面に前記金属細線の他端を接続することを特徴とする半導体装置の製造方法。
  6. 前記第2リードと前記半導体素子とを接続する金属細線は、前記半導体素子の側辺に対して平面視で直交するように配置されることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記レチクルの半径は、前記金属細線の端部に設けられるステッチ部の幅と、前記リードの先端部に形成された異形部の幅と、前記ステッチ部と前記異形部との間に規定されたマージンの幅とを加算した長さと同等であることを特徴とする請求項6記載の半導体装置の製造方法。
  8. 前記金属細線の他端を前記リードの上面に接続する工程では、
    前記リードの他端付近の下面を治具で支持することを特徴とする請求項7記載の半導体装置の製造方法。
JP2009199928A 2009-08-31 2009-08-31 半導体装置およびその製造方法 Pending JP2011054626A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009199928A JP2011054626A (ja) 2009-08-31 2009-08-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009199928A JP2011054626A (ja) 2009-08-31 2009-08-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011054626A true JP2011054626A (ja) 2011-03-17

Family

ID=43943375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199928A Pending JP2011054626A (ja) 2009-08-31 2009-08-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011054626A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553212B2 (en) 2014-08-08 2017-01-24 Kabushiki Kaisha Toshiba Optical coupler
WO2024057838A1 (ja) * 2022-09-14 2024-03-21 ローム株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553212B2 (en) 2014-08-08 2017-01-24 Kabushiki Kaisha Toshiba Optical coupler
WO2024057838A1 (ja) * 2022-09-14 2024-03-21 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JP4097403B2 (ja) 半導体装置
JP4195804B2 (ja) デュアルダイパッケージ
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5798021B2 (ja) 半導体装置
JP6125332B2 (ja) 半導体装置
JP4872683B2 (ja) モールドパッケージの製造方法
TW200805526A (en) Semiconductor device, and method of manufacturing the same
JP4525277B2 (ja) 半導体装置
KR20010093048A (ko) 반도체 장치 및 그 제조 방법
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP2012227445A (ja) 半導体装置及びその製造方法
US20130320527A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2005150647A (ja) 半導体装置及びその製造方法
US10083898B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2008172115A (ja) 半導体装置
JP2011054626A (ja) 半導体装置およびその製造方法
JP5585352B2 (ja) リードフレーム、半導体装置及びその製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JP2011210936A (ja) 半導体装置の製造方法および半導体装置
JP2011054627A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606