JP6437406B2 - 半導体装置の製造方法、半導体装置、およびリードフレーム - Google Patents

半導体装置の製造方法、半導体装置、およびリードフレーム Download PDF

Info

Publication number
JP6437406B2
JP6437406B2 JP2015181479A JP2015181479A JP6437406B2 JP 6437406 B2 JP6437406 B2 JP 6437406B2 JP 2015181479 A JP2015181479 A JP 2015181479A JP 2015181479 A JP2015181479 A JP 2015181479A JP 6437406 B2 JP6437406 B2 JP 6437406B2
Authority
JP
Japan
Prior art keywords
lead
inner lead
end portion
wiring portion
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015181479A
Other languages
English (en)
Other versions
JP2017059614A (ja
Inventor
斉 石井
斉 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2015181479A priority Critical patent/JP6437406B2/ja
Priority to TW105106355A priority patent/TWI603406B/zh
Priority to CN201610236159.2A priority patent/CN106531712B/zh
Publication of JP2017059614A publication Critical patent/JP2017059614A/ja
Application granted granted Critical
Publication of JP6437406B2 publication Critical patent/JP6437406B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明の実施形態は、半導体装置の製造方法、半導体装置、およびリードフレームに関する。
アウターリードとインナーリードとを含むリードと半導体チップとを具備する半導体装置では、半導体チップの電極パッドとインナーリードとの間をボンディングワイヤにより電気的に接続する。このため、電極パッドとアウターリードとの間の距離が長くなるほどインナーリードをアウターリードから電極パッド付近まで長く延在させる必要がある。
長いインナーリードは、半導体装置の製造過程において変形しやすい。インナーリードが変形すると、例えばインナーリードから半導体チップが剥がれやすくなる場合がある、またはワイヤボンディング時にボンディングワイヤとインナーリードとの間で接続不良が生じる場合がある。
米国特許出願公開第2010/0029043号明細書 特許5575067号明細書
本発明が解決しようとする課題は、リードの不要な変形を抑制することである。
実施形態の半導体装置の製造方法は、第1のアウターリードと第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、第2のアウターリードと第2のアウターリードから延在する第2のインナーリードとを含む第2のリードと、第1のアウターリードおよび第2のアウターリードに連結された支持部と、を備え、第2のインナーリードは第1のインナーリードの延在方向の端部と連結された配線部を含む、リードフレームの、第1のインナーリードを押さえつつ配線部の上面に押圧部材を押し当てて配線部の少なくとも一部を変形させ、端部と配線部との間の連結部を切断するとともに配線部を端部から離間させる工程と、第1の電極パッドと第2の電極パッドとを備える半導体チップをリードフレーム上に搭載する工程と、第1の電極パッドと第1のリードとを電気的に接続する第1のボンディングワイヤと第2の電極パッドと第2のリードとを電気的に接続する第2のボンディングワイヤとを形成する工程と、第1のインナーリード、第2のインナーリード、半導体チップ、第1のボンディングワイヤ、および第2のボンディングワイヤを封止する封止樹脂層を形成する工程と、支持部と第1のアウターリードおよび第2のアウターリードとの間の連結部を切断する工程と、を具備する。
リードフレームの構造例を示す平面模式図である。 図1に示すリードフレームの一部を示す拡大図である。 リードフレーム加工工程を説明するための断面模式図である。 リードフレーム加工工程を説明するための断面模式図である。 半導体装置の構造例を示す平面模式図である。 図5に示す半導体装置の一部を示す拡大図である。 図5に示す半導体装置の一部の構造例を示す断面模式図である。
以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。
半導体装置の製造方法例としてTSOP(Thin Small Outline Packeage:TSOP)である半導体装置の製造方法例について図1ないし図7を参照して説明する。半導体装置の製造方法例は、リードフレーム準備工程と、リードフレーム加工工程と、チップ搭載工程と、ワイヤボンディング工程と、樹脂封止工程と、めっき工程と、トリムアンドフォーミング(T/F)工程と、を具備する。各工程の順番は、上記列挙順に限定されない。
図1は、リードフレームの構造例を示す平面模式図である。図1はX軸とX軸に直交するY軸とを含むリードフレームのX−Y平面を示している。
リードフレーム準備工程では、図1に示すように、複数のリード11と複数のリード11を支持する支持部12とを有するリードフレーム1を準備する。リードフレーム1は、半導体チップ等の素子が搭載される金属板である。リードフレーム1としては、例えば銅、銅合金、または42アロイ等の鉄およびニッケルの合金等を用いたリードフレームが挙げられる。リードフレーム1は、打ち抜き加工等により予め加工されている。
複数のリード11のそれぞれは、アウターリードと当該アウターリードから延在するインナーリードとを含む。インナーリードは、樹脂封止工程後に封止樹脂層に支持される部分である。アウターリードは、樹脂封止工程後に封止樹脂層から突出する部分である。複数のリード11のアウターリードのそれぞれは、例えばY軸に沿ってX−Y平面に並置されている。
複数のリード11としては、例えば入出力信号(IO)、データストローブ信号(DQS)、リードイネーブル信号(RE)、レディービジー信号(RB)、チップイネーブル信号(CE)、アドレスラッチイネーブル信号(ALE)、ライトイネーブル信号(WE)、ライトプロテクト信号(RP)、またはゼロクオーシェント信号(ZQ)等の信号用リード、または電源(VCC)、電源(VPP)、電源(VSS)等の電源用リード等が挙げられる。上記信号として差動信号が用いられてもよい。複数のリード11は、未接続(NC)のリードを有していてもよい。各種リードの並び順は半導体装置の規格や仕様等に応じて設定される。
支持部12は、複数のリード11を囲むように設けられている。支持部12は、複数のリード11のアウターリードのそれぞれに連結されている。なお、支持部12は、複数の半導体装置のリードを支持していてもよい。
図2は、図1に示すリードフレームの一部(領域100の一部)を示す拡大図である。図2では、複数のリード11のインナーリードとして、インナーリード111と、インナーリード112と、インナーリード113と、インナーリード114と、を図示している。
インナーリード111およびインナーリード112は、例えば信号用リードである。インナーリード113およびインナーリード114は、例えば電源用リードである。このとき、インナーリード111とインナーリード112との間にインナーリード113が設けられることによりインナーリード111の信号とインナーリード112の信号との間の干渉を抑制することができる。
インナーリード114は、インナーリード111ないしインナーリード113の延在方向の端部に連結された配線部115を有する。すなわち、インナーリード111ないしインナーリード113は、インナーリード114および支持部12により固定されている。配線部115の形状は、インナーリード111ないしインナーリード113とインナーリード114とを連結することができる形状であれば特に限定されない。
インナーリード111の延在方向の端部と配線部115との間の連結部の幅は、図2に示すようにインナーリード111の最大幅よりも狭いことが好ましい。同様に、インナーリード112の延在方向の端部と配線部115との間の連結部の幅は、インナーリード112の最大幅よりも狭いことが好ましい。インナーリード113の延在方向の端部と配線部115との間の連結部の幅は、インナーリード113の最大幅よりも狭いことが好ましい。上記連結部は、連結されたインナーリードにおいて最も幅が狭い領域であってもよい。上記連結部の幅は、例えばプレス加工またはレーザ加工等により上記連結部にノッチ116を形成することにより調整される。
図3は、リードフレーム加工工程を説明するための断面模式図である。図3は、リードフレーム1のY軸とX軸およびY軸に直交するZ軸とを含むY−Z断面を示している。Z軸は、リードフレーム1の厚さ方向に相当する。図3では、一例としてインナーリード113を含む断面を図示している。
リードフレーム加工工程では、溝51aを有するステージ51上にリードフレーム1を載置し、インナーリード113の延在方向の端部と配線部115との間の連結部の両端(インナーリード113およびインナーリード114)を押さえ部材52で押さえる。このとき、配線部115を溝51aに重畳させる。
次に、押圧部材53をZ軸に沿ってステージ51側に下降させ、押圧部材53を配線部115の上面に押し当てて配線部115の少なくとも一部を変形させる。インナーリード113の延在方向の端部と配線部115との間の連結部は、インナーリード113の最大幅よりも狭いため他の領域よりも切断されやすい。よって、配線部115を変形させていくと、インナーリード113の延在方向の端部と配線部115との間の連結部を切断するとともに配線部115をインナーリード113の延在方向の端部から離間させることができる。同様に、インナーリード111およびインナーリード112と配線部115との間の連結部を切断するとともに配線部115をインナーリード111およびインナーリード112の延在方向の端部から離間させる。
連結部の切断後の配線部115は、X−Y平面に垂直な方向から見たときにインナーリード111ないしインナーリード113の延在方向の端部に隣り合うように設けられている。また、連結部の切断後の配線部115は、Y−Z断面に垂直な方向から見たときにインナーリード114の厚さ方向を含む断面に沿ってインナーリード111ないしインナーリード113と離間するように曲げられている。変形後の配線部115の形状は特に限定されないが、図3に示すように配線部115がインナーリード111ないしインナーリード113の延在方向に平行な領域を有していてもよい。以上の工程により、インナーリード111の一部ないしインナーリード114の一部を互いに分離させる。同様に他の連結されたインナーリードの一部も上記工程により互いに分離させる。
インナーリード111ないしインナーリード113と配線部115との間の連結部の幅を狭くすることにより、切断に必要な荷重を小さくすることができる。これにより、押圧部材53として、チップ搭載工程で半導体チップを搭載する際に用いられるダイボンディング装置に設けられた複数のボンディングヘッドの一つを適用することができる。
打ち抜き加工でリードフレームを加工する場合、打ち抜きに必要な荷重は上記連結部の切断に必要な荷重よりも大きい。このため、打ち抜き加工用の加工装置を用いて上記連結部を切断するためには打ち抜き機構とは別に打ち抜きよりも低い荷重を与えることができる押圧機構を設ける必要がある。よって、加工装置の構成が複雑になる。また、打ち抜き加工用の加工装置を用いてリードフレームを加工すると、リードフレームの一部を打ち抜く際に切断屑が発生しやすい。リードの切断屑は、製造環境の汚染源となるため、少ないことが好ましい。
打ち抜き加工でリードフレームを加工する場合、加工後にダイボンディング装置までリードフレームを搬送して半導体チップを搭載するため、搬送中にリードが変形しやすい。よって、複数のリードを固定する固定テープを設ける必要がある。固定テープは、水分を吸収しやすいため、リードから剥がれやすい。また、固定テープを有しているとリードフレームが実質的に厚くなる。このため、収容ケースに収容可能なリードフレーム数が減少するため、輸送コストが増大する。さらに、固定テープは、デンドライト状のマイグレーションが起こりやすい。マイグレーションが起こるとリード間の短絡等が起こる場合がある。
これに対し、ダイボンディング装置を用いて上記連結部を切断するとともに各インナーリードの一部を分離させる場合、リードフレーム加工工程後に同じダイボンディング装置を用いて半導体チップを搭載することができる。よって、リードフレームの搬送を少なくすることができる。これにより、固定テープを設けなくてもリードの不要な変形を抑制することができる。また、固定テープの材料費および加工費が削減され、製造コストを削減することができる。さらに、配線部を残存させて各インナーリードの一部を分離させることができるため、打ち抜き加工よりもリードの切断屑を少なくすることができる。
インナーリード111ないしインナーリード113の延在方向の端部と配線部115との間の連結部の形状は、図2に示す形状に限定されない。図4は、リードフレーム加工工程の他の例を説明するための断面模式図である。図4は、図3と同様にリードフレーム1のY−Z断面を示している。
図4に示すように、インナーリード113の延在方向の端部と配線部115との間の連結部の厚さは、インナーリード113の最大厚さよりも薄くてもよい。同様に、インナーリード111の延在方向の端部と配線部115との間の連結部の厚さは、インナーリード111の最大厚さよりも薄くてもよい。インナーリード112の延在方向の端部と配線部115との間の連結部の厚さは、インナーリード112の最大厚さよりも薄くてもよい。上記連結部の厚さは、例えばコイニング加工、レーザ加工、またはブレード加工等により上記連結部の深さ方向にノッチ116を形成することにより調整される。上記連結部は、連結されたインナーリードにおいて最も薄い領域であってもよい。上記連結部の幅および厚さの少なくとも一つが上記のように調整されていればよい。
図4に示すように、インナーリード113の延在方向の端部と配線部115との間の連結部の厚さがインナーリード113の最大厚さよりも薄い場合、上記連結部は他の領域よりも切断されやすい。よって、インナーリード113の延在方向の端部と配線部115との間の連結部を切断するとともに配線部115をインナーリード113の延在方向の端部から離間させることができる。同様に、インナーリード111の延在方向の端部と配線部115との間の連結部およびインナーリード112の延在方向の端部と配線部115との間の連結部を切断することができる。
図5は、半導体装置の製造方法を用いて製造可能な半導体装置の構造例を示す平面模式図である。図5は、半導体装置のX−Y平面を示している。図6は、図5に示す半導体装置の一部(領域101の一部)を示す拡大図である。図7は、図5に示す半導体装置の一部(領域101の一部)の断面模式図である。図7は、一例としてインナーリード113を含む断面を示している。なお、図5および図6では、便宜のため封止樹脂層4の内部を透過させて図示している。図1ないし図4と共通部分については図1ないし図4の説明を適宜援用する。
チップ搭載工程では、インナーリード111ないしインナーリード114等の複数のリード11のインナーリード上に半導体チップ2を搭載する。半導体チップ2は、図6に示すように電極パッド211ないし電極パッド215を含む複数の電極パッド21を有する。複数の電極パッド21は、半導体チップ2の表面に露出している。複数の電極パッド21は、半導体チップ2の一辺に沿って設けられていてもよい。半導体チップ2の一辺に沿って複数の電極パッド21を設けることにより、チップサイズを小さくすることができる。半導体チップ2としては、例えばNAND型フラッシュメモリ等のメモリ素子やメモリコントローラ等に用いられる半導体チップが挙げられる。
半導体チップ2は、例えばインナーリード111ないしインナーリード113の延在方向の端部と配線部115との間の連結部の切断に用いられるダイボンディング装置を用いて搭載される。例えば、半導体チップ2は、押圧部材53と異なる複数のボンディングヘッドの他の一つによりインナーリード111ないしインナーリード114上に搭載される。半導体チップ2は、絶縁性を有するダイアタッチフィルム等の有機接着層6を介してインナーリード111ないしインナーリード114等の複数のリード11のインナーリード上に搭載される。このとき、複数のリード11のインナーリードは有機接着層6に接着される。これにより、複数のリード11のインナーリードが固定されるため、その後の工程においてリードの不要な変形を抑制することができる。
半導体チップ2は、インナーリード111ないしインナーリード113と配線部115との間の連結部を切断した後に搭載されることが好ましい。半導体チップを搭載した後に上記連結部を切断すると、半導体チップにダメージが与えられる場合がある。
ワイヤボンディング工程では、複数の電極パッド21と複数のリード11との電気的に接続する複数のボンディングワイヤ3を形成する。図6では、インナーリード111と電極パッド211とを電気的に接続するボンディングワイヤ31と、インナーリード112と電極パッド212とを電気的に接続するボンディングワイヤ32と、インナーリード113と電極パッド213とを電気的に接続するボンディングワイヤ33と、インナーリード114と電極パッド214とを電気的に接続するボンディングワイヤ34と、インナーリード114と電極パッド215とを電気的に接続するボンディングワイヤ35と、を図示している。
ボンディングワイヤ3としては、例えば金ワイヤ、銀ワイヤ、銅ワイヤ等が挙げられる。銅ワイヤの表面がパラジウム膜により覆われていてもよい。ボンディングワイヤ3は、ワイヤボンディングによりリードおよび電極パッドに電気的に接続される。
樹脂封止工程では、インナーリード111ないしインナーリード114等の複数のリード11のインナーリード、半導体チップ2、およびボンディングワイヤ31ないしボンディングワイヤ35等の複数のボンディングワイヤ3を封止する封止樹脂層4を形成する。封止樹脂層4は、複数のリードのインナーリードの上面および下面を覆うように設けられている。また、封止樹脂層4は、図7に示すようにインナーリード111ないしインナーリード113の延在方向の端部と配線部115との間にも充填されている。
封止樹脂層4は、SiO等の無機充填材を含有する。また、無機充填材は、SiOに加え、例えば水酸化アルミニウム、炭酸カルシウム、酸化アルミニウム、窒化ホウ素、酸化チタン、またはチタン酸バリウム等を含んでいてもよい。無機充填材は、例えば粒状であり、封止樹脂層4の粘度や硬度等を調整する機能を有する。封止樹脂層4中の無機充填材の含有量は、例えば60%以上90%以下である。封止樹脂層4としては、例えば無機充填材と絶縁性の有機樹脂材料との混合物を用いることができる。有機樹脂材料としては、例えばエポキシ樹脂が挙げられる。
封止樹脂層4の形成法としては、例えば無機充填材と有機樹脂等との混合物を用いた、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法、シートモールド法、または樹脂ディスペンス法等が挙げられる。
めっき工程では、複数のリード11の表面にめっき加工を施す。例えば錫等を含むはんだ材料を用いて電界めっき等のめっき加工が行われる。めっき加工を施すことにより、例えば複数のリード11の酸化を抑制することができる。
トリムアンドフォーミング(T/F)工程は、複数のリード11と支持部12との間の連結部を切断して半導体装置10を切り出す工程(トリム工程)と、複数のリード11のアウターリードを半導体装置10の最終形状に合わせて変形させる工程(フォーミング工程)と、を含む。
以上の工程により半導体装置10を製造することができる。半導体装置10は、図5ないし図7に示すように、アウターリードとアウターリードから延在するインナーリードとをそれぞれ含む複数のリード11と、複数のリード11上に搭載され、複数の電極パッド21を有する半導体チップ2と、複数の電極パッド21と複数のリード11とを接続する複数のボンディングワイヤ3と、複数のリード11のインナーリード、半導体チップ2、および複数のボンディングワイヤ3を封止する封止樹脂層4と、を具備する。なお、半導体チップ2は、図7に示す半導体チップ2の搭載面と反対側の複数のリード11の面に搭載されていてもよい。また、図5ないし図7に示す半導体装置10は、TSOPであるが、他のパッケージ構造を有していてもよい。
上記実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…リードフレーム、2…半導体チップ、3…ボンディングワイヤ、4…封止樹脂層、6…有機接着層、10…半導体装置、11…リード、12…支持部、21…電極パッド、31〜35…ボンディングワイヤ、51…ステージ、51a…溝、52…押さえ部材、53…押圧部材、100…領域、101…領域、111〜114…インナーリード、115…配線部、116…ノッチ、211〜215…電極パッド。

Claims (5)

  1. 第1のアウターリードと前記第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、第2のアウターリードと前記第2のアウターリードから延在する第2のインナーリードとを含む第2のリードと、前記第1のアウターリードおよび前記第2のアウターリードに連結された支持部と、を備え、前記第2のインナーリードは前記第1のインナーリードの延在方向の端部と連結された配線部を含む、リードフレームの、前記第1のインナーリードを押さえつつ前記配線部の上面に押圧部材を押し当てて前記配線部の少なくとも一部を変形させ、前記端部と前記配線部との間の連結部を切断するとともに前記配線部を前記端部から離間させる工程と、
    第1の電極パッドと第2の電極パッドとを備える半導体チップを前記リードフレーム上に搭載する工程と、
    前記第1の電極パッドと前記第1のリードとを電気的に接続する第1のボンディングワイヤと前記第2の電極パッドと前記第2のリードとを電気的に接続する第2のボンディングワイヤとを形成する工程と、
    前記第1のインナーリード、前記第2のインナーリード、前記半導体チップ、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを封止する封止樹脂層を形成する工程と、
    前記支持部と前記第1のアウターリードおよび前記第2のアウターリードとの間の連結部を切断する工程と、を具備する、半導体装置の製造方法。
  2. 前記押圧部材は、前記半導体チップを前記リードフレーム上に搭載するダイボンディング装置に設けられた複数のボンディングヘッドの一つである、請求項1に記載の半導体装置の製造方法。
  3. 前記端部と前記配線部との間の連結部は、前記第1のインナーリードの最大幅よりも狭い幅および前記第1のインナーリードの最大厚さよりも薄い厚さの少なくとも一つを有する、請求項1または請求項2に記載の半導体装置の製造方法。
  4. 第1のアウターリードと前記第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、
    第2のアウターリードと前記第2のアウターリードから延在する第2のインナーリードとを含み、前記第2のインナーリードが、前記第1のインナーリードの延在方向の端部に隣り合うように設けられ且つ前記第2のインナーリードの厚さ方向を含む断面に沿って前記第1のインナーリードの延在方向の端部と離間するように曲げられた配線部を有する、第2のリードと、
    第1の電極パッドと第2の電極パッドとを有する半導体チップと、
    前記第1のリードと前記第1の電極パッドとを電気的に接続する第1のボンディングワイヤと、
    前記第2のリードと前記第2の電極パッドとを電気的に接続する第2のボンディングワイヤと、
    前記第1のインナーリード、前記第2のインナーリード、前記半導体チップ、前記第1のボンディングワイヤ、および前記第2のボンディングワイヤを封止する封止樹脂層と、を具備し、
    前記配線部の前記第1のインナーリードに向かう側にある端部、および、前記第1のインナーリードの延在方向の端部は、前記第1のインナーリードの最大幅よりも狭い幅および前記第1のインナーリードの最大厚さよりも薄い厚さの少なくとも一つを有する、半導体装置。
  5. 第1のアウターリードと前記第1のアウターリードから延在する第1のインナーリードとを含む第1のリードと、
    第2のアウターリードと前記第2のアウターリードから延在する第2のインナーリードとを含み、前記第2のインナーリードが、前記第1のインナーリードの延在方向の端部に隣り合うように設けられ且つ前記第2のインナーリードの厚さ方向を含む断面に沿って前記第1のインナーリードの延在方向の端部と離間するように曲げられた配線部を有する、第2のリードと、
    前記第1のアウターリードおよび前記第2のアウターリードに連結された支持部と、を具備し、
    前記配線部の前記第1のインナーリードに向かう側にある端部、および、前記第1のインナーリードの延在方向の端部は、前記第1のインナーリードの最大幅よりも狭い幅および前記第1のインナーリードの最大厚さよりも薄い厚さの少なくとも一つを有する、リードフレーム。
JP2015181479A 2015-09-15 2015-09-15 半導体装置の製造方法、半導体装置、およびリードフレーム Active JP6437406B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015181479A JP6437406B2 (ja) 2015-09-15 2015-09-15 半導体装置の製造方法、半導体装置、およびリードフレーム
TW105106355A TWI603406B (zh) 2015-09-15 2016-03-02 Method of manufacturing semiconductor device, semiconductor device and lead frame
CN201610236159.2A CN106531712B (zh) 2015-09-15 2016-04-15 半导体装置的制造方法、半导体装置、及引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181479A JP6437406B2 (ja) 2015-09-15 2015-09-15 半導体装置の製造方法、半導体装置、およびリードフレーム

Publications (2)

Publication Number Publication Date
JP2017059614A JP2017059614A (ja) 2017-03-23
JP6437406B2 true JP6437406B2 (ja) 2018-12-12

Family

ID=58358033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181479A Active JP6437406B2 (ja) 2015-09-15 2015-09-15 半導体装置の製造方法、半導体装置、およびリードフレーム

Country Status (3)

Country Link
JP (1) JP6437406B2 (ja)
CN (1) CN106531712B (ja)
TW (1) TWI603406B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017209904B4 (de) * 2017-06-13 2023-09-21 Infineon Technologies Ag Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7018378A (ja) * 1970-12-17 1972-06-20
JPH02253648A (ja) * 1989-03-27 1990-10-12 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH03160749A (ja) * 1989-11-20 1991-07-10 New Japan Radio Co Ltd リードフレームとその製造方法
JPH08162585A (ja) * 1994-12-06 1996-06-21 Hitachi Constr Mach Co Ltd リードフレームの加工方法及びリードフレーム並びに半導体装置
JPH08306852A (ja) * 1995-04-28 1996-11-22 Fujitsu Ltd リードフレーム及び半導体装置並びに半導体装置の製造方法
US6707135B2 (en) * 2000-11-28 2004-03-16 Texas Instruments Incorporated Semiconductor leadframe for staggered board attach
US6917098B1 (en) * 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
JP2009111104A (ja) * 2007-10-30 2009-05-21 Panasonic Corp 半導体装置、リードフレームおよびリードフレームの製造方法
US20110001227A1 (en) * 2009-07-01 2011-01-06 Texas Instruments Incorporated Semiconductor Chip Secured to Leadframe by Friction
JP5575067B2 (ja) * 2011-07-20 2014-08-20 株式会社東芝 半導体装置及びその製造方法
US20140210062A1 (en) * 2013-01-28 2014-07-31 Texas Instruments Incorporated Leadframe-Based Semiconductor Package Having Terminals on Top and Bottom Surfaces

Also Published As

Publication number Publication date
CN106531712B (zh) 2019-04-26
TW201711114A (zh) 2017-03-16
JP2017059614A (ja) 2017-03-23
CN106531712A (zh) 2017-03-22
TWI603406B (zh) 2017-10-21

Similar Documents

Publication Publication Date Title
US8575738B2 (en) Semiconductor memory card
US8581372B2 (en) Semiconductor storage device and a method of manufacturing the semiconductor storage device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
TW550776B (en) Semiconductor device and method of manufacturing the same
JP2009105334A (ja) 半導体装置及びその製造方法
TWI646608B (zh) Semiconductor device manufacturing method and semiconductor device
JP2006196709A (ja) 半導体装置およびその製造方法
TW201834173A (zh) 半導體裝置
JP2005191342A (ja) 半導体装置およびその製造方法
JP2006516832A (ja) 薄い多重半導体ダイ・パッケージ
US6903464B2 (en) Semiconductor die package
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP6437406B2 (ja) 半導体装置の製造方法、半導体装置、およびリードフレーム
US9299626B2 (en) Die package structure
JP6352876B2 (ja) 半導体装置の製造方法
JP5620437B2 (ja) 半導体装置
JP2007150044A (ja) 半導体装置
US20150294957A1 (en) Chip packaging structure
JP4750076B2 (ja) 半導体装置の製造方法
JP2005142284A (ja) 半導体装置
KR19980082949A (ko) 적층 칩 패키지
JP4839387B2 (ja) 半導体装置
JP2004193628A (ja) 半導体装置
KR200235610Y1 (ko) 적층형반도체패키지
JP2004158896A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181114

R150 Certificate of patent or registration of utility model

Ref document number: 6437406

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350