TWI646608B - Semiconductor device manufacturing method and semiconductor device - Google Patents

Semiconductor device manufacturing method and semiconductor device Download PDF

Info

Publication number
TWI646608B
TWI646608B TW106104751A TW106104751A TWI646608B TW I646608 B TWI646608 B TW I646608B TW 106104751 A TW106104751 A TW 106104751A TW 106104751 A TW106104751 A TW 106104751A TW I646608 B TWI646608 B TW I646608B
Authority
TW
Taiwan
Prior art keywords
lead
inner lead
semiconductor device
bonding wire
wiring portion
Prior art date
Application number
TW106104751A
Other languages
English (en)
Other versions
TW201810461A (zh
Inventor
石井斉
Original Assignee
東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝記憶體股份有限公司 filed Critical 東芝記憶體股份有限公司
Publication of TW201810461A publication Critical patent/TW201810461A/zh
Application granted granted Critical
Publication of TWI646608B publication Critical patent/TWI646608B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本發明之實施形態提供一種可抑制引線之無謂之變形之半導體裝置之製造方法及半導體裝置。實施形態之半導體裝置之製造方法具備如下步驟：一邊按壓第1內引線，一邊自引線框架之與形成著第1凹部之一面為相反側之另一面將推壓構件壓抵於配線部，使引線框架變形，以第1凹部為基點，剪切第1內引線之延伸方向之端部與配線部之連接部，並且使配線部與端部分離；上述引線框架包括第1引線、第2引線、及將第2內引線與第1內引線之延伸方向之端部之間連接之配線部；且第1內引線之延伸方向之端部與配線部之間之連接部於較寬度方向之端部更內側之區域具有第1凹部。

Description

半導體裝置之製造方法及半導體裝置
本發明之實施形態係關於一種半導體裝置之製造方法及半導體裝置。
於具備包含外引線及內引線之引線、及半導體晶片之半導體裝置中，利用接合線將半導體晶片之電極墊與內引線之間電性連接。因此，電極墊與外引線之間之距離越長，則越必須使內引線較長地自外引線延伸至電極墊附近。 較長之內引線於半導體裝置之製造過程中容易變形。若內引線變形，則例如存在半導體晶片容易自內引線剝離之情況，或於打線接合時於接合線與內引線之間產生連接不良之情況。
本發明之實施形態係提供一種可抑制引線之無謂之變形之半導體裝置之製造方法及半導體裝置。 實施形態之半導體裝置之製造方法具備如下步驟：一邊按壓第1內引線，一邊自引線框架之與形成著第1凹部之一面為相反側之另一面將推壓構件壓抵於配線部，使引線框架變形，以第1凹部為基點，剪切第1內引線之延伸方向之端部與配線部之連接部，並且使配線部與端部分離；上述引線框架包括：第1引線，其包含第1外引線及自第1外引線延伸之第1內引線；第2引線，其包含第2外引線及自第2外引線延伸之第2內引線；配線部，其將第2內引線與第1內引線之延伸方向之端部之間連接；及支持部，其連接於第1外引線及第2外引線，且第1內引線之延伸方向之端部與配線部之間之連接部於較寬度方向之端部更內側之區域具有第1凹部；將具備第1電極墊與第2電極墊之半導體晶片經由接著層而搭載於引線框架之另一面上；形成將第1電極墊與第1引線電性連接之第1接合線、及將第2電極墊與第2引線電性連接之第2接合線；形成將第1內引線、第2內引線、配線部、半導體晶片、第1接合線、及第2接合線密封之密封樹脂層；將支持部與第1外引線及第2外引線之間之連接部切斷。
以下，參照附圖對實施形態進行說明。附圖中記載之各構成要素之厚度與平面尺寸之關係、各構成要素之厚度之比例等存在與實物不同之情況。另外，於實施形態中，對實質上相同之構成要素標註相同之符號並適當省略說明。 作為半導體裝置之製造方法例，參照圖1至圖8，對作為TSOP(Thin Small Outline Package，薄型小尺寸封裝)之半導體裝置之製造方法例進行說明。半導體裝置之製造方法例具備引線框架準備步驟、引線框架加工步驟、晶片搭載步驟、打線接合步驟、樹脂密封步驟、外裝鍍覆步驟、及修整成型(T/F)步驟。各步驟之順序並不限定於上述列舉順序。 圖1係表示引線框架之構造例之俯視模式圖。圖1表示包含X軸及與X軸正交之Y軸之引線框架之X-Y平面。 於引線框架準備步驟中，如圖1所示，準備包含複數根引線11及支持複數根引線11之支持部12之引線框架1。引線框架1係搭載半導體晶片等元件之金屬板。作為引線框架1，例如可列舉使用銅、銅合金、或42合金等鐵及鎳之合金等之引線框架。引線框架1利用衝切加工等而預先加工。 複數根引線11之各者包含外引線及自該外引線延伸之內引線。內引線係於樹脂密封步驟後由密封樹脂層支持之部分。於內引線，於引線框架1之上表面側之進行打線接合之區域設置著銀等鍍覆層。外引線係於樹脂密封步驟後自密封樹脂層突出之部分。複數根引線11之外引線之各者例如沿Y軸而並列設置於X-Y平面。 作為複數根引線11，例如可列舉輸入輸出信號(IO)、資料選通信號(DQS)、引線賦能信號(RE)、待命/忙碌信號(RB)、晶片賦能信號(CE)、位址閂賦能信號(ALE)、寫入賦能信號(WE)、寫入保護信號(RP)、或零商信號(ZQ)等信號用引線，或電源(VCC)、電源(VPP)、電源(VSS)等電源用引線等。作為上述信號，亦可使用差動信號。複數根引線11之至少一根亦可為未連接(NC)之引線。各種引線之排列順序根據半導體裝置之規格或標準等設定。 支持部12係以包圍複數根引線11之方式設置。支持部12與複數根引線11之外引線之一端之各者連結。再者，支持部12除支持複數根引線11以外，亦可支持用於另一半導體裝置之引線。 圖2係表示自引線框架1之下表面側觀察時之圖1所示之引線框架之一部分(區域100之一部分)之模式圖。於圖2中，將引線框架1之下表面圖示於上表面側，將引線框架1之上表面圖示於下表面側。圖2中之Z軸與X軸及Y軸正交，相當於引線框架1之厚度方向。於圖2中，作為複數根引線11之內引線，圖示內引線111、內引線112、內引線113、及內引線114。 內引線111及內引線112例如為輸入輸出信號(IO)或資料選通信號(DQS)用引線。內引線113及內引線114例如為電源(VSS)用引線。此時，藉由於內引線111與內引線112之間設置內引線113而可抑制內引線111之信號與內引線112之信號之間之干涉。 圖1所示之引線框架具有將內引線111至內引線113之延伸方向之端部與內引線114之一部分連接之配線部115。即，內引線111至內引線113利用支持部12及配線部115而固定。配線部115之形狀只要可將內引線111至內引線113與內引線114連接之形狀則並無特別限定。另外，亦可將配線部115視為內引線114之一部分。 內引線111至內引線114及配線部115具有設置於引線框架1之上表面側(圖2之下表面側)之鍍覆層20。鍍覆層20例如藉由使用包含銀等之鍍覆材料之鍍覆處理而形成。為了於下述打線接合時確保內引線111至內引線114與接合線之間之接合強度，或使與半導體晶片之連接電阻變小，鍍覆層20設置於進行打線接合之區域。 內引線111至內引線113之延伸方向(Y軸方向)之端部與配線部115之連接部於引線框架1之上表面側具有凹部(凹槽)116a。凹部116a設置於內引線111至內引線113之各者之較寬度方向(X軸方向)之端部更內側之區域。 內引線114與配線部115之連接部於引線框架1之上表面側具有凹部(凹槽)116b。圖2所示之凹部116b自內引線114之寬度方向之一端延伸至另一端，但並不限定於此，亦可與凹部116a同樣地設置於內引線114與配線部115之連接部之較寬度方向之端部更內側之區域。另外，凹部116b可設置複數個。 於圖2中，凹部116a及凹部116b於包含Y-Z平面之截面上具有V字形狀，亦可為其他形狀。另外，凹部116b之引線框架1之厚度方向之深度較佳為小於凹部116a之引線框架1之厚度方向之深度。 凹部116a及凹部116b例如係藉由壓印加工、雷射加工、或刀片加工等而形成。凹部116a及凹部116b較佳為於衝切步驟之前形成。若於衝切加工之後形成凹部116a及凹部116b，則存在引線框架1產生無謂之變形之情況。 凹部116a及凹部116b設置於引線框架1之下表面側、即具有鍍覆層20之面之相反側之面。鍍覆層20係於形成凹部116a及凹部116b後形成。因此，若於具有凹部116a及凹部116b之面形成鍍覆層20，則存在鍍覆材料於凹部116a及凹部116b堆積，因電場集中等而使可靠性降低之情況。 圖3及圖4係用以對引線框架加工步驟進行說明之剖視模式圖。圖3及圖4表示引線框架1之包含Y軸與Z軸之Y-Z截面。於圖3及圖4中，作為一例，圖示包含內引線113之截面。 於引線框架加工步驟中，於具有凹部51a之平台51上，以使凹部116a及凹部116b處於下側(平台51側)之方式載置引線框架1，利用按壓構件52按壓配線部115之兩端。此時，使配線部115與凹部51a重疊。 其次，使推壓構件53沿Z軸朝平台51側下降，將推壓構件53自引線框架1之形成有凹部116a及凹部116b之一面之相反側的另一面壓抵於配線部115而使配線部115之至少一部分變形，以凹部116a為基點剪切內引線113之延伸方向之端部與配線部115之間之連接部。具有凹部116a之部分較其他區域更容易剪切。又，由於凹部116a設置於較內引線113之寬度方向之端部更內側，故與凹部116a延伸至內引線113之寬度方向之端部之情況相比較，抑制因剪切而產生毛邊。 配線部115以將凹部116b作為基點自內引線113之延伸方向之端部分離之方式彎曲。具有凹部116b之部分較其他區域容易彎曲。因此，可抑制無謂之變形。 圖5係表示引線框架1之自上表面側觀察之變形後之區域100之構造例之模式圖。於圖5中，將引線框架1之上表面圖示於上表面側，將引線框架1之下表面圖示於下表面側。 連接部之剪切後之配線部115具有：第1端部，其連接於內引線114；及第2端部，其自與X-Y平面垂直之方向(Z軸方向)觀察時，與內引線111至內引線113之延伸方向之端部相鄰。第2端部係以當自與Y-Z截面垂直之方向觀察時沿內引線114之包含厚度方向之截面而與內引線111至內引線113分離之方式，以凹部116b為基點朝特定方向彎曲。 內引線111至內引線113之延伸方向之端部及配線部115之第2端部之各者藉由剪切凹部116a而於較寬度方向之端部更內側之區域具有凹部117。變形後之配線部115之形狀並無特別限定，亦可如圖5所示，配線部115具有與內引線111至內引線113之延伸方向平行之區域。藉由以上步驟，使內引線111之一部分至內引線114之一部分相互分離。同樣地，使其他連結之內引線之一部分亦藉由上述步驟而相互分離。 藉由使內引線111至內引線113與配線部115之間之連接部變薄，而可減小剪切所需之荷重。由此，作為推壓構件53，可應用設置於晶片搭載步驟中搭載半導體晶片時所使用之晶片接合裝置之複數個接合頭之一。 為了使內引線111至內引線114電性分離，考慮利用衝切加工去除上述連接部之一部分之方法。於利用衝切加工去除上述連接部之一部分之情形時，內引線111至內引線113中之一根所需之剪切部位為兩個部位以上。因此，衝切所需之荷重大於上述連接部之剪切所需之荷重。故，為了進行衝切加工，必須設置與剪切上述連接部之機構不同之、可賦予更高荷重之推壓機構。因此，加工裝置之構成變得複雜。另外，於進行衝切加工時，當對引線框架之一部分進行衝切時會產生切屑(經去除之部分)。引線之切屑不但會成為製造環境之污染源，而且需要用以排出引線之切屑之機構，因此較佳為不產生切屑。 於利用衝切加工對引線框架進行加工之情形時，係於加工後將引線框架搬送至晶片接合裝置並搭載半導體晶片，因而熱引線容易於搬送中變形。因此，必需設置固定複數根引線之固定帶。由於固定帶容易吸收水分，故容易自引線或後續設置之密封半導體晶片之樹脂剝離。另外，若具有固定帶則引線框架實質上變厚。因此，收容殼體可收容之引線框架數減少，故輸送成本增大。進而，固定帶容易發生枝晶狀之遷移。存在若發生遷移，則會引起引線間之短路等之情況。 針對於此，於使用晶片接合裝置剪切上述連接部並且使各內引線之一部分分離之情形時，可於引線框架加工步驟後使用相同之晶片接合裝置搭載半導體晶片。因此，可使引線框架之搬送變少。由此，即便不設置固定帶亦可抑制引線之無謂之變形。另外，可削減固定帶之材料費及加工費，從而可削減製造成本。進而，由於可保留配線部而使各內引線之一部分分離，因此與衝切加工相較可使引線之切屑變少。 圖6係表示可使用上述半導體裝置之製造方法例製造之半導體裝置之構造例之俯視模式圖。圖6表示半導體裝置之X-Y平面。圖7係表示自引線11之上表面側觀察之圖6所示之半導體裝置之一部分(區域101之一部分)之俯視模式圖。圖8係圖6所示之半導體裝置之一部分(區域101之一部分)之剖視模式圖。圖8表示包含內引線113之截面作為一例。再者，於圖7及圖8中，出於方便而透視地圖示密封樹脂層4之內部。對於與圖1至圖5共通之部分適當引用圖1至圖5之說明。 於晶片搭載步驟中，於內引線111至內引線114等複數根引線11之內引線上搭載半導體晶片2。如圖7所示，半導體晶片2具有包含電極墊211至電極墊215之複數個電極墊21。複數個電極墊21於半導體晶片2之表面露出。複數個電極墊21亦可沿半導體晶片2之一邊設置。藉由沿半導體晶片2之一邊設置複數個電極墊21，而可使晶片尺寸變小。作為半導體晶片2，例如可列舉NAND(Not AND，反及)型快閃記憶體等記憶體元件或記憶體控制器等所使用之半導體晶片。 半導體晶片2係使用例如內引線111至內引線113之延伸方向之端部與配線部115之間之連接部之剪切所使用之晶片接合裝置而搭載。 半導體晶片2係利用與推壓構件53不同之複數個接合頭中之另一個而搭載於內引線111至內引線114上。半導體晶片2經由具有絕緣性之晶粒接附膜(die attach film)等有機接著層6而搭載於內引線111至內引線114等複數根引線11之內引線中的、形成有凹部116a及凹部116b之一面之相反側之另一面。此時，複數根引線11之內引線接著於有機接著層6。由此，由於固定了複數根引線11之內引線，故於其後之步驟中可抑制引線之無謂之變形。 半導體晶片2較佳為於將內引線111至內引線113與配線部115之間之連接部剪切後搭載。若於搭載半導體晶片後剪切上述連接部，則存在對半導體晶片造成損傷之情況。例如於將引線框架1配置(裝載)於晶片接合裝置後，剪切連接部。其後，不自晶片接合裝置去除(卸載)引線框架1，而將下述半導體晶片2搭載於引線框架1。搭載半導體晶片2後，將引線框架1自晶片接合裝置去除(卸載)，執行後續步驟、例如下述打線接合步驟。 於打線接合步驟中，形成將複數個電極墊21與複數根引線11電性連接之複數根接合線3。於圖7中，圖示將內引線111與電極墊211經由鍍覆層20而電性連接之接合線31、將內引線112與電極墊212經由鍍覆層20而電性連接之接合線32、將內引線113與電極墊213經由鍍覆層20而電性連接之接合線33、將內引線114與電極墊214經由鍍覆層20而電性連接之接合線34、及將內引線114與電極墊215經由鍍覆層20而電性連接之接合線35。 作為接合線3，例如可列舉金線、銀線、銅線等。銅線之表面可由鈀膜被覆。接合線3藉由打線接合而電性連接於引線及電極墊。 於樹脂密封步驟中，形成將內引線111至內引線114等複數根引線11之內引線、半導體晶片2、及接合線31至接合線35等複數根接合線3密封之密封樹脂層4。密封樹脂層4係以覆蓋複數根引線之內引線之上表面及下表面之方式設置。另外，如圖8所示，密封樹脂層4亦填充於內引線111至內引線113之延伸方向之端部與配線部115之間。 密封樹脂層4含有SiO2 等無機填充材。另外，無機填充材除包含SiO2 以外，亦可包含例如氫氧化鋁、碳酸鈣、氧化鋁、氮化硼、氧化鈦、或鈦酸鋇等。無機填充材例如為粒狀，具有調整密封樹脂層4之黏度或硬度等之功能。密封樹脂層4中之無機填充材之含量例如為60%以上且90%以下。作為密封樹脂層4，例如可使用無機填充材與絕緣性之有機樹脂材料之混合物。作為有機樹脂材料，例如可列舉環氧樹脂。 作為密封樹脂層4之形成法，例如可列舉使用無機填充材與有機樹脂等之混合物之轉注成形法、壓縮成形法、射出成形法、片狀模造法、或樹脂點膠法等。 於鍍覆步驟中，對複數根引線11之表面實施鍍覆加工。例如使用包含錫等之焊接材料而進行電鍍等鍍覆加工。藉由實施鍍覆加工，而可抑制例如複數根引線11之氧化。 修整成型(T/F)步驟包含切斷複數根引線11與支持部12之間之連接部而切出半導體裝置10之步驟(修整步驟)、及使複數根引線11之外引線配合半導體裝置10之最終形狀而變形之步驟(成型步驟)。 藉由以上之步驟而可製造半導體裝置10。如圖6至圖8所示，半導體裝置10具備：複數根引線11，其分別包含外引線及自外引線延伸之內引線；半導體晶片2，其經由有機接著層6而搭載於複數根引線11上(例如內引線114之與彎曲之特定方向為相反側之面之至少一部分之上)，且具有複數個電極墊21；複數根接合線3，其將複數個電極墊21與複數根引線11連接；及密封樹脂層4，其將複數根引線11之內引線、半導體晶片2、及複數根接合線3密封。又，內引線111至內引線113之延伸方向之端部及與該端部相鄰之配線部115之第2端部之各者具有作為經剪切之凹部116a之一部分之凹部117。再者，半導體晶片2亦可搭載於圖8所示之半導體晶片2之與搭載面為相反側之複數根引線11之面。又，圖6至圖8所示之半導體裝置10為TSOP，亦可具有其他封裝構造。 上述實施形態係作為例而提出，並不意於限定發明之範圍。該等新穎之實施形態可由其他各種方式實施，於不脫離發明之主旨之範圍內，可進行各種省略、置換、變更。這些實施形態及其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等範圍內。 [相關申請案] 本申請案享受以日本專利申請案2016-53321號(申請日：2016年3月17日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之所有內容。
1‧‧‧引線框架
2‧‧‧半導體晶片
3‧‧‧接合線
4‧‧‧密封樹脂層
6‧‧‧有機接著層
10‧‧‧半導體裝置
11‧‧‧引線
12‧‧‧支持部
20‧‧‧鍍覆層
21‧‧‧電極墊
31～35‧‧‧接合線
51‧‧‧平台
51a‧‧‧凹部
52‧‧‧按壓構件
53‧‧‧推壓構件
100‧‧‧區域
101‧‧‧區域
111～114‧‧‧內引線
115‧‧‧配線部
116a‧‧‧凹部
116b‧‧‧凹部
117‧‧‧凹部
211～215‧‧‧電極墊
X、Y、Z‧‧‧方向
圖1係表示引線框架之構造例之俯視模式圖。 圖2係表示引線框架之一部分之模式圖。 圖3係用以對引線框架加工步驟進行說明之剖視模式圖。 圖4係用以對引線框架加工步驟進行說明之剖視模式圖。 圖5係表示引線框架加工步驟後之引線框架之一部分之模式圖。 圖6係表示半導體裝置之構造例之俯視模式圖。 圖7係表示半導體裝置之一部分之俯視模式圖。 圖8係表示半導體裝置之一部分之構造例之剖視模式圖。

Claims (5)

  1. 一種半導體裝置之製造方法，其具備如下步驟：一邊按壓第1內引線，一邊自引線框架之與形成著第1凹部之一面為相反側之另一面將推壓構件壓抵於配線部，使上述引線框架變形，以上述第1凹部為基點，剪切上述第1內引線之延伸方向之端部與上述配線部之連接部，並且使上述配線部與上述端部分離；上述引線框架包括：第1引線，其包含第1外引線及自上述第1外引線延伸之上述第1內引線；第2引線，其包含第2外引線及自上述第2外引線延伸之第2內引線；上述配線部，其將上述第2內引線與上述第1內引線之延伸方向之端部之間連接；及支持部，其連接於上述第1外引線及上述第2外引線；且上述第1內引線之延伸方向之端部與上述配線部之間之連接部於較寬度方向之端部更內側之區域具有上述第1凹部； 將具備第1電極墊與第2電極墊之半導體晶片經由接著層而搭載於上述引線框架之上述另一面上； 形成將上述第1電極墊與上述第1引線電性連接之第1接合線、及將上述第2電極墊與上述第2引線電性連接之第2接合線； 形成將上述第1內引線、上述第2內引線、上述配線部、上述半導體晶片、上述第1接合線、及上述第2接合線密封之密封樹脂層； 將上述支持部與上述第1外引線及上述第2外引線之間之連接部切斷。
  2. 如請求項1之半導體裝置之製造方法，其中上述推壓構件為設置於將上述半導體晶片搭載於上述引線框架上之晶片接合裝置之複數個接合頭之一。
  3. 如請求項1或2之半導體裝置之製造方法，其中上述第2內引線與上述配線部之間之連接部具有較上述第1凹部之深度更淺之第2凹部，且 於上述分離步驟中，上述配線部係以將上述第2凹部作為基點而與上述第1內引線之延伸方向之端部分離之方式彎曲。
  4. 如請求項3之半導體裝置之製造方法，其中上述第1內引線包含設置於上述另一面側之第1鍍覆層， 上述第2內引線包含設置於上述另一面側之第2鍍覆層， 上述第2凹部設置於上述一面側， 第1接合線經由上述第1鍍覆層而電性連接於上述第1引線，且 第2接合線經由上述第2鍍覆層而電性連接於上述第2引線。
  5. 一種半導體裝置，其包括： 第1引線，其包含第1外引線及自上述第1外引線延伸之第1內引線； 第2引線，其包含第2外引線及自上述第2外引線延伸之第2內引線； 配線部，其具有連接於上述第2內引線之一部分之第1端部、及與上述第1內引線之延伸方向之端部相鄰之第2端部，且上述第2端部以於上述第2內引線之包含厚度方向之截面上與上述第1內引線之延伸方向之端部分離之方式朝特定方向彎曲； 半導體晶片，其具有第1電極墊及第2電極墊，且經由接著層而搭載於上述第1及上述第2內引線之至少一者之與上述特定方向為相反側之面的至少一部分之上； 第1接合線，其將上述第1引線與上述第1電極墊之間電性連接； 第2接合線，其將上述第2引線與上述第2電極墊之間電性連接；及 密封樹脂層，其將上述第1內引線、上述第2內引線、上述配線部、上述半導體晶片、上述第1接合線、及上述第2接合線密封；且 上述第1內引線之延伸方向之端部及上述配線部之第2端部之各者於較寬度方向之端部更內側之區域具有凹部。
TW106104751A 2016-03-17 2017-02-14 Semiconductor device manufacturing method and semiconductor device TWI646608B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016053321A JP2017168703A (ja) 2016-03-17 2016-03-17 半導体装置の製造方法および半導体装置
JP??2016-053321 2016-03-17

Publications (2)

Publication Number Publication Date
TW201810461A TW201810461A (zh) 2018-03-16
TWI646608B true TWI646608B (zh) 2019-01-01

Family

ID=59904888

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104751A TWI646608B (zh) 2016-03-17 2017-02-14 Semiconductor device manufacturing method and semiconductor device

Country Status (3)

Country Link
JP (1) JP2017168703A (zh)
CN (1) CN107204299B (zh)
TW (1) TWI646608B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841590A (zh) * 2017-11-28 2019-06-04 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
CN109904136A (zh) * 2017-12-07 2019-06-18 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
US10566713B2 (en) * 2018-01-09 2020-02-18 Semiconductor Components Industries, Llc Press-fit power module and related methods
CN110707063A (zh) * 2018-07-10 2020-01-17 恩智浦美国有限公司 具有可弯曲引线的引线框架

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW482335U (en) * 2001-05-07 2002-04-01 Siliconware Precision Industries Co Ltd Chip carrier to reduce the wear of pressing tool
TW531862B (en) * 2001-01-31 2003-05-11 Hitachi Ltd Semiconductor device and its manufacturing method
TW200411876A (en) * 2002-12-19 2004-07-01 Chipmos Technologies Bermuda Method for manufacturing a leadframe with fine pitch inner leads and leadframe formed from the same
TW201029138A (en) * 2009-01-23 2010-08-01 Advanced Semiconductor Eng Leadframe strip, molding method thereof and semiconductor package having leadframe
TW201507071A (zh) * 2013-05-29 2015-02-16 Renesas Electronics Corp 半導體裝置及半導體裝置的製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7018378A (zh) * 1970-12-17 1972-06-20
JPS5593245A (en) * 1979-01-05 1980-07-15 Nec Corp Lead frame
JP2670569B2 (ja) * 1992-07-27 1997-10-29 株式会社三井ハイテック 半導体装置及びそれに用いるリードフレームの製造方法
JPH11145365A (ja) * 1997-11-11 1999-05-28 Toppan Printing Co Ltd Ｉｃ用リードフレーム
JP4467195B2 (ja) * 2001-01-29 2010-05-26 京セラ株式会社 リードフレームおよびそれを用いた半導体素子収納用パッケージ
JP3583403B2 (ja) * 2001-12-27 2004-11-04 日電精密工業株式会社 Ｌｏｃ用リードフレーム及びその製造方法
US6867072B1 (en) * 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor
CN201392831Y (zh) * 2009-04-03 2010-01-27 宁波康强电子股份有限公司 用于制造引线框架的铜带
CN201523004U (zh) * 2009-10-11 2010-07-07 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531862B (en) * 2001-01-31 2003-05-11 Hitachi Ltd Semiconductor device and its manufacturing method
TW482335U (en) * 2001-05-07 2002-04-01 Siliconware Precision Industries Co Ltd Chip carrier to reduce the wear of pressing tool
TW200411876A (en) * 2002-12-19 2004-07-01 Chipmos Technologies Bermuda Method for manufacturing a leadframe with fine pitch inner leads and leadframe formed from the same
TW201029138A (en) * 2009-01-23 2010-08-01 Advanced Semiconductor Eng Leadframe strip, molding method thereof and semiconductor package having leadframe
TW201507071A (zh) * 2013-05-29 2015-02-16 Renesas Electronics Corp 半導體裝置及半導體裝置的製造方法

Also Published As

Publication number Publication date
TW201810461A (zh) 2018-03-16
CN107204299A (zh) 2017-09-26
CN107204299B (zh) 2019-10-25
JP2017168703A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
TWI639214B (zh) Semiconductor device and method of manufacturing the same
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
TWI646608B (zh) Semiconductor device manufacturing method and semiconductor device
US7554179B2 (en) Multi-leadframe semiconductor package and method of manufacture
US20160056097A1 (en) Semiconductor device with inspectable solder joints
US10121774B2 (en) Method of manufacturing a semiconductor package
JP2009105334A (ja) 半導体装置及びその製造方法
US7247933B2 (en) Thin multiple semiconductor die package
TW201535650A (zh) 半導體裝置
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
US20220157700A1 (en) Two sided bondable lead frame
US20080185737A1 (en) Integrated circuit system with pre-configured bond wire ball
TW201246474A (en) Semiconductor device, semiconductor package
JP2008071927A (ja) 半導体装置の製造方法および半導体装置
TWI603406B (zh) Method of manufacturing semiconductor device, semiconductor device and lead frame
JP2014187308A (ja) 半導体装置の製造方法
JP6352876B2 (ja) 半導体装置の製造方法
TWI833739B (zh) 半導體封裝及製造其之方法
JP4750076B2 (ja) 半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JP4409528B2 (ja) 半導体装置
CN101494210A (zh) 导线架以及封装结构
JP2008218525A (ja) 導電部材の切断方法および回路装置の製造方法