JP2670569B2 - 半導体装置及びそれに用いるリードフレームの製造方法 - Google Patents
半導体装置及びそれに用いるリードフレームの製造方法Info
- Publication number
- JP2670569B2 JP2670569B2 JP4220673A JP22067392A JP2670569B2 JP 2670569 B2 JP2670569 B2 JP 2670569B2 JP 4220673 A JP4220673 A JP 4220673A JP 22067392 A JP22067392 A JP 22067392A JP 2670569 B2 JP2670569 B2 JP 2670569B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- lead
- semiconductor element
- insulating sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Chemically Coating (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、主要表面の周辺から内
側に入った内部表面領域に複数のパッド（接続端子をい
う）を設けた半導体素子上に絶縁シートを介してリード
フレームを搭載する半導体装置及びそれに用いるリード
フレームの製造方法に関する。
側に入った内部表面領域に複数のパッド（接続端子をい
う）を設けた半導体素子上に絶縁シートを介してリード
フレームを搭載する半導体装置及びそれに用いるリード
フレームの製造方法に関する。
【０００２】
【従来の技術】半導体素子をリードフレームに固定し
て、所定のワイヤリングを行い、しかる後に樹脂封止を
行った半導体装置については、機械的、電気的、熱的特
性の点において優れたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉ
ｐ）型の半導体装置が採用されている。このＬＯＣ型の
半導体装置は、上表面の内側に複数のパッドを有する半
導体素子上に、前記パッドの領域部分を露出させる露出
部を備え、しかもその内側端部が前記パッドに導電性ワ
イヤを介して接続される複数のインナーリードを備えた
リードフレームを、所定広さの絶縁樹脂層を介して接着
搭載して製造されている。
て、所定のワイヤリングを行い、しかる後に樹脂封止を
行った半導体装置については、機械的、電気的、熱的特
性の点において優れたＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉ
ｐ）型の半導体装置が採用されている。このＬＯＣ型の
半導体装置は、上表面の内側に複数のパッドを有する半
導体素子上に、前記パッドの領域部分を露出させる露出
部を備え、しかもその内側端部が前記パッドに導電性ワ
イヤを介して接続される複数のインナーリードを備えた
リードフレームを、所定広さの絶縁樹脂層を介して接着
搭載して製造されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来例
に係る製造方法を用いた前記ＬＯＣ型の半導体装置にお
いては、比較的不良製品が多く発生するということが判
明した。そこで、本発明者は鋭意研究の結果、前記ＬＯ
Ｃ型の半導体装置に使用されるリードフレームは、比較
的安価に製造可能なプレス加工によって行われているの
で、以下のような原因によって不良製品が発生すること
を解明した。即ち、前記ＬＯＣ型の半導体装置において
は、薄い絶縁樹脂層を介して半導体素子上にリードフレ
ームを載せているので、リードフレームにプレス加工に
よって生じたカエリ等の突起によって、前記絶縁樹脂層
が破れて絶縁不良となる場合がある。また、プレス加工
方向を反対にして前記突起が仮に絶縁シートを破らない
ようにした場合であっても、今度は封止樹脂中に前記突
起が突き刺さっていることになって、その部分に応力集
中が起こり、破損しやすい。そこで、全部をフォトエッ
チングによって加工することも考えられるが、処理工程
が複雑となり、コスト高になる。本発明はかかる事情に
鑑みてなされたもので、前記ＬＯＣ型の半導体装置にお
いて、不良製品の少ない長期の寿命を有する半導体装置
及びそれに用いるリードフレームの製造方法を提供する
ことを目的とする。
に係る製造方法を用いた前記ＬＯＣ型の半導体装置にお
いては、比較的不良製品が多く発生するということが判
明した。そこで、本発明者は鋭意研究の結果、前記ＬＯ
Ｃ型の半導体装置に使用されるリードフレームは、比較
的安価に製造可能なプレス加工によって行われているの
で、以下のような原因によって不良製品が発生すること
を解明した。即ち、前記ＬＯＣ型の半導体装置において
は、薄い絶縁樹脂層を介して半導体素子上にリードフレ
ームを載せているので、リードフレームにプレス加工に
よって生じたカエリ等の突起によって、前記絶縁樹脂層
が破れて絶縁不良となる場合がある。また、プレス加工
方向を反対にして前記突起が仮に絶縁シートを破らない
ようにした場合であっても、今度は封止樹脂中に前記突
起が突き刺さっていることになって、その部分に応力集
中が起こり、破損しやすい。そこで、全部をフォトエッ
チングによって加工することも考えられるが、処理工程
が複雑となり、コスト高になる。本発明はかかる事情に
鑑みてなされたもので、前記ＬＯＣ型の半導体装置にお
いて、不良製品の少ない長期の寿命を有する半導体装置
及びそれに用いるリードフレームの製造方法を提供する
ことを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う請求項１
記載の半導体装置は、主要表面の内側に複数のパッドを
有する半導体素子上に、前記パッドの領域部分を露出さ
せる露出部を備え、しかもその内側端部が前記パッドに
導電性ワイヤを介して接続される複数のインナーリード
を備えたリードフレームを、絶縁シートを介して接着搭
載し、更に、前記半導体素子と、前記導電性ワイヤと、
前記リードフレームの内側端部とを樹脂封止してなる半
導体装置において、前記リードフレームの前記半導体素
子の表面領域に相当する部分のみにおいては、プレス加
工によって生じる打抜きカエリ等の突起が、電解研磨及
び／又は化学研磨によって除去されて構成されている。
また、請求項２記載の半導体装置に用いるリードフレー
ムの製造方法は、主要表面の内側に複数のパッドを有す
る半導体素子上に、前記パッドの領域部分を露出させる
露出部を備え、しかもその内側端部が前記パッドに導電
性ワイヤを介して接続される複数のインナーリードを備
えたリードフレームを、絶縁シートを介して接着搭載
し、更に、前記半導体素子と、前記導電性ワイヤと、前
記リードフレームの内側端部とを樹脂封止してなる半導
体装置に用いるリードフレームの製造方法であって、プ
レス加工によって、前記リードフレームの所定部分を連
結する連結片を残して主要部分の形状を形成し、予め前
記連結片を除去する切断部分の表面側、裏面側いずれか
一方又は両方にＶノッチを入れる工程と、前記プレス加
工されたリードフレームの前記半導体素子の表面領域部
分の打抜きカエリやＶノッチによる膨れ等の突起を電解
研磨及び／又は化学研磨によって除去する工程と、前記
突起が除去されたリードフレームをレジスト膜で覆い、
光化学処理または機械的処理によって少なくともそれぞ
れのインナーリード先端のワイヤリードの接続部分の金
属素地を露出させると共に、この部分に貴金属めっきを
行う工程と、前記めっき処理を行ったリードフレームの
該めっき処理面と反対面側に前記半導体素子の表面領域
に対応する部分に絶縁シートを貼着する工程と、プレス
加工によって前記Ｖノッチが形成された前記連結片を絶
縁シートと共に打抜き除去して前記リードフレームの連
結された所定部分を分離する工程とを有してなる。
記載の半導体装置は、主要表面の内側に複数のパッドを
有する半導体素子上に、前記パッドの領域部分を露出さ
せる露出部を備え、しかもその内側端部が前記パッドに
導電性ワイヤを介して接続される複数のインナーリード
を備えたリードフレームを、絶縁シートを介して接着搭
載し、更に、前記半導体素子と、前記導電性ワイヤと、
前記リードフレームの内側端部とを樹脂封止してなる半
導体装置において、前記リードフレームの前記半導体素
子の表面領域に相当する部分のみにおいては、プレス加
工によって生じる打抜きカエリ等の突起が、電解研磨及
び／又は化学研磨によって除去されて構成されている。
また、請求項２記載の半導体装置に用いるリードフレー
ムの製造方法は、主要表面の内側に複数のパッドを有す
る半導体素子上に、前記パッドの領域部分を露出させる
露出部を備え、しかもその内側端部が前記パッドに導電
性ワイヤを介して接続される複数のインナーリードを備
えたリードフレームを、絶縁シートを介して接着搭載
し、更に、前記半導体素子と、前記導電性ワイヤと、前
記リードフレームの内側端部とを樹脂封止してなる半導
体装置に用いるリードフレームの製造方法であって、プ
レス加工によって、前記リードフレームの所定部分を連
結する連結片を残して主要部分の形状を形成し、予め前
記連結片を除去する切断部分の表面側、裏面側いずれか
一方又は両方にＶノッチを入れる工程と、前記プレス加
工されたリードフレームの前記半導体素子の表面領域部
分の打抜きカエリやＶノッチによる膨れ等の突起を電解
研磨及び／又は化学研磨によって除去する工程と、前記
突起が除去されたリードフレームをレジスト膜で覆い、
光化学処理または機械的処理によって少なくともそれぞ
れのインナーリード先端のワイヤリードの接続部分の金
属素地を露出させると共に、この部分に貴金属めっきを
行う工程と、前記めっき処理を行ったリードフレームの
該めっき処理面と反対面側に前記半導体素子の表面領域
に対応する部分に絶縁シートを貼着する工程と、プレス
加工によって前記Ｖノッチが形成された前記連結片を絶
縁シートと共に打抜き除去して前記リードフレームの連
結された所定部分を分離する工程とを有してなる。
【０００５】
【作用】請求項１、２記載の半導体装置及びそれに用い
るリードフレームの製造方法においては、リードフレー
ムの少なくとも半導体素子の表面領域に相当する部分に
おいては、プレス加工によって生じる打抜きカエリやＶ
ノッチの脹み等の突起が、電解研磨及び／又は化学研磨
によって除去されているので、所定のめっき領域を形成
する際に、突起が被めっき液部分を被覆するドライフィ
ルム等のレジスト膜を損傷することを防ぎ、めっき液の
側面漏れを防止する。また、前記リードフレームに絶縁
シートを貼着する際に、突起によって絶縁シートが破
れ、絶縁不良や素子に損傷を起こすことがない。更に、
この部分は、周囲の封止樹脂とは円滑に接触するので、
突起によって生じる封止樹脂内の集中応力を緩和するこ
とができる。そして、インナーリードと封止樹脂の密着
性が向上するから半導体素子の発熱によって封止樹脂に
亀裂等が入ることが極めて少なく、歩留りを向上させ
る。特に、請求項２記載の製造方法においては、リード
フレームの前記導電性ワイヤの接続部分を除く被めっき
部分をレジスト膜で被覆を行って貴金属めっきがなされ
ているので、従来技術のように押し圧マスキングに比べ
めっき液の側面漏れがない。従って、リード側面などの
めっき不用箇所にめっき層の形成がなくマイグレーショ
ンを防止する。
るリードフレームの製造方法においては、リードフレー
ムの少なくとも半導体素子の表面領域に相当する部分に
おいては、プレス加工によって生じる打抜きカエリやＶ
ノッチの脹み等の突起が、電解研磨及び／又は化学研磨
によって除去されているので、所定のめっき領域を形成
する際に、突起が被めっき液部分を被覆するドライフィ
ルム等のレジスト膜を損傷することを防ぎ、めっき液の
側面漏れを防止する。また、前記リードフレームに絶縁
シートを貼着する際に、突起によって絶縁シートが破
れ、絶縁不良や素子に損傷を起こすことがない。更に、
この部分は、周囲の封止樹脂とは円滑に接触するので、
突起によって生じる封止樹脂内の集中応力を緩和するこ
とができる。そして、インナーリードと封止樹脂の密着
性が向上するから半導体素子の発熱によって封止樹脂に
亀裂等が入ることが極めて少なく、歩留りを向上させ
る。特に、請求項２記載の製造方法においては、リード
フレームの前記導電性ワイヤの接続部分を除く被めっき
部分をレジスト膜で被覆を行って貴金属めっきがなされ
ているので、従来技術のように押し圧マスキングに比べ
めっき液の側面漏れがない。従って、リード側面などの
めっき不用箇所にめっき層の形成がなくマイグレーショ
ンを防止する。
【０００６】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の一実施例に係る半導体装置
の概略斜視図、図２は同側断面図、図３は加工途中のリ
ードフレームの斜視図、図４は同部分拡大斜視図、図５
は同部分拡大断面図、図６はプレス加工後のリードフレ
ームの部分断面図、図７は他の実施例に係るリードフレ
ームの部分斜視図である。
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図１は本発明の一実施例に係る半導体装置
の概略斜視図、図２は同側断面図、図３は加工途中のリ
ードフレームの斜視図、図４は同部分拡大斜視図、図５
は同部分拡大断面図、図６はプレス加工後のリードフレ
ームの部分断面図、図７は他の実施例に係るリードフレ
ームの部分斜視図である。
【０００７】図１、図２に示すように、本発明の一実施
例に係る半導体装置１０は、上部のリードフレーム１１
と、下部の半導体素子１２と、該半導体素子１２とリー
ドフレーム１１を接合する絶縁シートの一例である両面
テープ１３とを有してなる。以下、これらについて詳し
く説明する。
例に係る半導体装置１０は、上部のリードフレーム１１
と、下部の半導体素子１２と、該半導体素子１２とリー
ドフレーム１１を接合する絶縁シートの一例である両面
テープ１３とを有してなる。以下、これらについて詳し
く説明する。
【０００８】前記リードフレーム１１は、ＬＯＣ型の半
導体装置に用いるリードフレームであって、Ｃｕ−Ｆｅ
系またはＮｉ−Ｆｅ系等の金属材からなる条材に、アウ
ターリード１４、インナーリード１５、ダムバー（タイ
バーともいう）１６及び対向するバスリード１７をそれ
ぞれ有する第１リード群と、第２リード群を備えると共
に、半導体素子１２の素子パッドを露出させるパッド露
出部１８とを備えている。前記リードフレーム１１を製
造する場合には、図３に示すようにプレス加工によって
所定のパイロット孔１９、アウターリード１４及びバス
リード１７、インナーリード１５、ダムバー１６でそれ
ぞれ構成された第１リード群２３ａ及び第２リード群２
３ｂの加工を行う。この場合、図４に示すように、それ
ぞれのインナーリード１５の先端は連結片２７を介して
バスリード１７によってそれぞれ連結され、対向するバ
スリード１７は、複数の連結片２８を介して連結され、
結果として第１リード群２３ａ及び第２リード群２３ｂ
は前記連結片２７、２８を介して一体化されている。そ
して、後工程でバスリード１７を相互に連結する連結片
２８と、インナーリード１５とバスリード１７の連結片
２７を分離する必要があるので、この連結片２７、２８
の除去部分には、図５に示すように表面または裏面の一
方あるいは両面からＶノッチ２０、２１、２１ａを設け
ておく。
導体装置に用いるリードフレームであって、Ｃｕ−Ｆｅ
系またはＮｉ−Ｆｅ系等の金属材からなる条材に、アウ
ターリード１４、インナーリード１５、ダムバー（タイ
バーともいう）１６及び対向するバスリード１７をそれ
ぞれ有する第１リード群と、第２リード群を備えると共
に、半導体素子１２の素子パッドを露出させるパッド露
出部１８とを備えている。前記リードフレーム１１を製
造する場合には、図３に示すようにプレス加工によって
所定のパイロット孔１９、アウターリード１４及びバス
リード１７、インナーリード１５、ダムバー１６でそれ
ぞれ構成された第１リード群２３ａ及び第２リード群２
３ｂの加工を行う。この場合、図４に示すように、それ
ぞれのインナーリード１５の先端は連結片２７を介して
バスリード１７によってそれぞれ連結され、対向するバ
スリード１７は、複数の連結片２８を介して連結され、
結果として第１リード群２３ａ及び第２リード群２３ｂ
は前記連結片２７、２８を介して一体化されている。そ
して、後工程でバスリード１７を相互に連結する連結片
２８と、インナーリード１５とバスリード１７の連結片
２７を分離する必要があるので、この連結片２７、２８
の除去部分には、図５に示すように表面または裏面の一
方あるいは両面からＶノッチ２０、２１、２１ａを設け
ておく。
【０００９】この後、該プレス加工された条材を所定の
濃度のピクリン酸に漬けて通電して全領域の電解研磨を
行う。これによって図６に一例を示すプレス加工によっ
て生じたカエリ等からなる突起２２が除去される。次
に、該条材の表裏にレジスト膜を形成する。このレジス
ト膜はドライフィルムを貼着したものであっても、レジ
スト液に該条材を漬けてレジスト膜を形成させる方法、
あるいはこれらを合わせ行うものであっても良い。そし
て、貴金属めっきをしようとするそれぞれのインナーリ
ード１５の表面の先端領域部分に露光を行って現像し、
該インナーリード１５の表面先端に金属露出部を形成
し、該露出部にめっき液を噴射あるいはめっき液に漬け
て銀、金等の貴金属めっきを行う。この後、前記表裏の
レジスト膜を除去して、図１に示すように下部の半導体
素子１２を覆う面積を有する前記両面テープ１３を接合
する。
濃度のピクリン酸に漬けて通電して全領域の電解研磨を
行う。これによって図６に一例を示すプレス加工によっ
て生じたカエリ等からなる突起２２が除去される。次
に、該条材の表裏にレジスト膜を形成する。このレジス
ト膜はドライフィルムを貼着したものであっても、レジ
スト液に該条材を漬けてレジスト膜を形成させる方法、
あるいはこれらを合わせ行うものであっても良い。そし
て、貴金属めっきをしようとするそれぞれのインナーリ
ード１５の表面の先端領域部分に露光を行って現像し、
該インナーリード１５の表面先端に金属露出部を形成
し、該露出部にめっき液を噴射あるいはめっき液に漬け
て銀、金等の貴金属めっきを行う。この後、前記表裏の
レジスト膜を除去して、図１に示すように下部の半導体
素子１２を覆う面積を有する前記両面テープ１３を接合
する。
【００１０】この後、前記Ｖノッチ２０、２１、２１ａ
の直上からプレス加工を行って、図１、図２に示すよう
にパッド露出部１８及び透孔１８ａ、１８ｂを形成する
ことによって、前記連結片２７、２８を除去してインナ
ーリード１５の先端部分離と、中央側のバスリード１７
の分離形成を行う。ここで、前記切断分離をプレス加工
によって行っても、切断部分の条材の裏面には予めＶノ
ッチ２０、２１、２１ａが形成されているので、カエリ
等の突起が完成品であるリードフレーム１１の裏面から
突出することはなく、結果として素地や絶縁シートであ
る両面テープ１３に傷を付けることがない。また、以上
の処理工程においては、連結片２７、２８の切断部分に
Ｖノッチ２０、２１、２１ａを形成すると共に、前記両
面テープ１３をリードフレーム１１となる条材の裏面か
ら貼着した状態で、プレス加工を行っているので、切断
されたインナーリード１５の浮き沈みや寄りを防止する
ことができる。そして、リードフレーム１１の先端領域
のみ金属部を露出させて、めっきを行っているので、め
っき後打抜き形成されたリードフレームに比較してマイ
グレーションが減少する。
の直上からプレス加工を行って、図１、図２に示すよう
にパッド露出部１８及び透孔１８ａ、１８ｂを形成する
ことによって、前記連結片２７、２８を除去してインナ
ーリード１５の先端部分離と、中央側のバスリード１７
の分離形成を行う。ここで、前記切断分離をプレス加工
によって行っても、切断部分の条材の裏面には予めＶノ
ッチ２０、２１、２１ａが形成されているので、カエリ
等の突起が完成品であるリードフレーム１１の裏面から
突出することはなく、結果として素地や絶縁シートであ
る両面テープ１３に傷を付けることがない。また、以上
の処理工程においては、連結片２７、２８の切断部分に
Ｖノッチ２０、２１、２１ａを形成すると共に、前記両
面テープ１３をリードフレーム１１となる条材の裏面か
ら貼着した状態で、プレス加工を行っているので、切断
されたインナーリード１５の浮き沈みや寄りを防止する
ことができる。そして、リードフレーム１１の先端領域
のみ金属部を露出させて、めっきを行っているので、め
っき後打抜き形成されたリードフレームに比較してマイ
グレーションが減少する。
【００１１】前記工程を経てリードフレーム１１が完成
するので、該リードフレーム１１の下部に半導体素子１
２を前記両面テープ１３を介して接合するが、該半導体
素子１２は、上部表面中央に接合端子であるパッド２４
が直線状に並べて多数配設され、図２に示すように、イ
ンナーリード１５と、金線、アルミ線あるいは銅線から
なる導電性ワイヤ２５によって連結した後、前記半導体
素子１２、導電性ワイヤ２５及びインナーリード１５を
樹脂封止して半導体装置１０が形成される。図２におい
て、２６は封止樹脂を示し、図４において斜線部分は貴
金属めっきを示す。
するので、該リードフレーム１１の下部に半導体素子１
２を前記両面テープ１３を介して接合するが、該半導体
素子１２は、上部表面中央に接合端子であるパッド２４
が直線状に並べて多数配設され、図２に示すように、イ
ンナーリード１５と、金線、アルミ線あるいは銅線から
なる導電性ワイヤ２５によって連結した後、前記半導体
素子１２、導電性ワイヤ２５及びインナーリード１５を
樹脂封止して半導体装置１０が形成される。図２におい
て、２６は封止樹脂を示し、図４において斜線部分は貴
金属めっきを示す。
【００１２】この実施例においては、インナーリード１
５の両端に連結された対となるバスリード１７が設けら
れ、共通アースあるいは共通電源として使用し、インピ
ーダンスを減少し、内部の半導体素子１２の動作の向上
を図ることができるようになっている。図７にはバスリ
ードが形成されていないリードフレームを示すが、図に
示すように、最初のプレス加工にあっては左右のインナ
ーリード群３２、３３が中央の連結片３４によって連結
され、該連結片３４の切離し部分には裏面から予めＶノ
ッチが設けられ、前記工程を経て裏面に所定広さの両面
テープからなる絶縁シートを貼着した後、連結片３４が
Ｖノッチ部分で切り離され、独立したインナーリード群
３２、３３が形成される。なお、図において３５は下部
のパッド露出領域を示す。
５の両端に連結された対となるバスリード１７が設けら
れ、共通アースあるいは共通電源として使用し、インピ
ーダンスを減少し、内部の半導体素子１２の動作の向上
を図ることができるようになっている。図７にはバスリ
ードが形成されていないリードフレームを示すが、図に
示すように、最初のプレス加工にあっては左右のインナ
ーリード群３２、３３が中央の連結片３４によって連結
され、該連結片３４の切離し部分には裏面から予めＶノ
ッチが設けられ、前記工程を経て裏面に所定広さの両面
テープからなる絶縁シートを貼着した後、連結片３４が
Ｖノッチ部分で切り離され、独立したインナーリード群
３２、３３が形成される。なお、図において３５は下部
のパッド露出領域を示す。
【００１３】以上の実施例においては、絶縁シートの接
着剤層として熱硬化性接着剤を使用したが、使用目的に
よっては熱可塑性接着剤を使用することも可能である。
また、前記実施例においては、絶縁シートの中間に金属
板を配置することも可能であり、これによって半導体素
子１２から発する熱をより拡散することができる。そし
て、前記実施例においては、突起は電解研磨によって除
去したが、化学研磨によって除去することも可能であ
り、これらを併用することも可能である。
着剤層として熱硬化性接着剤を使用したが、使用目的に
よっては熱可塑性接着剤を使用することも可能である。
また、前記実施例においては、絶縁シートの中間に金属
板を配置することも可能であり、これによって半導体素
子１２から発する熱をより拡散することができる。そし
て、前記実施例においては、突起は電解研磨によって除
去したが、化学研磨によって除去することも可能であ
り、これらを併用することも可能である。
【００１４】
【発明の効果】請求項１、２記載の半導体装置及びそれ
に用いるリードフレームの製造方法においては、リード
フレームの成形をプレス加工によって行い、しかもプレ
ス加工で生じる打抜きカエリ等の突起が電解研磨及び／
又は化学研磨によって除去されているので、少なくとも
半導体素子に接する部分の絶縁シートを破壊して絶縁不
良や素子の破損を起こすことがなく、更にはリードフレ
ームと封止樹脂との密着性が向上すると共に、封止樹脂
内の応力集中を緩和するから封止樹脂が破損する等の事
故が減少した。更に、リード側面等のめっき不要箇所に
めっき層の形成がなく、マイグレーションを防止するの
で、リード間の短絡が無くなり信頼性の高い半導体装置
を提供することができる。更に、リードフレームの成形
はプレス加工によっているので、製造コストを下げるこ
とができる。
に用いるリードフレームの製造方法においては、リード
フレームの成形をプレス加工によって行い、しかもプレ
ス加工で生じる打抜きカエリ等の突起が電解研磨及び／
又は化学研磨によって除去されているので、少なくとも
半導体素子に接する部分の絶縁シートを破壊して絶縁不
良や素子の破損を起こすことがなく、更にはリードフレ
ームと封止樹脂との密着性が向上すると共に、封止樹脂
内の応力集中を緩和するから封止樹脂が破損する等の事
故が減少した。更に、リード側面等のめっき不要箇所に
めっき層の形成がなく、マイグレーションを防止するの
で、リード間の短絡が無くなり信頼性の高い半導体装置
を提供することができる。更に、リードフレームの成形
はプレス加工によっているので、製造コストを下げるこ
とができる。
【図１】本発明の一実施例に係る半導体装置の分解斜視
図である。
図である。
【図２】同側断面図である。
【図３】加工途中のリードフレームの斜視図である。
【図４】同部分拡大斜視図である。
【図５】同部分拡大断面図である。
【図６】同部分拡大断面図である。
【図７】本発明の他の実施例に係るリードフレームの部
分斜視図である。
分斜視図である。
１０ 半導体装置 １１ リードフ
レーム １２ 半導体素子 １３ 両面テー
プ（絶縁シート） １４ アウターリード １５ インナー
リード １６ ダムバー １７ バスリー
ド １８ パッド露出部 １８ａ 透孔 １８ｂ 透孔 １９ パイロッ
ト孔 ２０ Ｖノッチ ２１ Ｖノッチ ２１ａ Ｖノッチ ２２ 突起 ２３ａ 第１リード群 ２３ｂ 第２リ
ード群 ２４ パッド ２５ 導電性ワ
イヤ ２６ 封止樹脂 ２７ 連結片 ２８ 連結片 ３２ インナー
リード群 ３３ インナーリード群 ３４ 連結片 ３５ パッド露出領域
レーム １２ 半導体素子 １３ 両面テー
プ（絶縁シート） １４ アウターリード １５ インナー
リード １６ ダムバー １７ バスリー
ド １８ パッド露出部 １８ａ 透孔 １８ｂ 透孔 １９ パイロッ
ト孔 ２０ Ｖノッチ ２１ Ｖノッチ ２１ａ Ｖノッチ ２２ 突起 ２３ａ 第１リード群 ２３ｂ 第２リ
ード群 ２４ パッド ２５ 導電性ワ
イヤ ２６ 封止樹脂 ２７ 連結片 ２８ 連結片 ３２ インナー
リード群 ３３ インナーリード群 ３４ 連結片 ３５ パッド露出領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ２５Ｆ 3/16 Ｃ２５Ｆ 3/16 Ａ
Claims (2)
- 【請求項１】 主要表面の内側に複数のパッドを有する
半導体素子上に、前記パッドの領域部分を露出させる露
出部を備え、しかもその内側端部が前記パッドに導電性
ワイヤを介して接続される複数のインナーリードを備え
たリードフレームを、絶縁シートを介して接着搭載し、
更に、前記半導体素子と、前記導電性ワイヤと、前記リ
ードフレームの内側端部とを樹脂封止してなる半導体装
置において、 前記リードフレームの前記半導体素子の表面領域に相当
する部分のみにおいては、プレス加工によって生じる打
抜きカエリ等の突起が、電解研磨及び／又は化学研磨に
よって除去されていることを特徴とする半導体装置。 - 【請求項２】 主要表面の内側に複数のパッドを有する
半導体素子上に、前記パッドの領域部分を露出させる露
出部を備え、しかもその内側端部が前記パッドに導電性
ワイヤを介して接続される複数のインナーリードを備え
たリードフレームを、絶縁シートを介して接着搭載し、
更に、前記半導体素子と、前記導電性ワイヤと、前記リ
ードフレームの内側端部とを樹脂封止してなる半導体装
置に用いるリードフレームの製造方法であって、 プレス加工によって、前記リードフレームの所定部分を
連結する連結片を残して主要部分の形状を形成し、予め
前記連結片を除去する切断部分の表面側、裏面側いずれ
か一方又は両方にＶノッチを入れる工程と、前記プレス
加工されたリードフレームの前記半導体素子の表面領域
部分の打抜きカエリやＶノッチによる膨れ等の突起を電
解研磨及び／又は化学研磨によって除去する工程と、前
記突起が除去されたリードフレームをレジスト膜で覆
い、光化学処理または機械的処理によって少なくともそ
れぞれのインナーリード先端のワイヤリードの接続部分
の金属素地を露出させると共に、この部分に貴金属めっ
きを行う工程と、前記めっき処理を行ったリードフレー
ムの該めっき処理面と反対面側に前記半導体素子の表面
領域に対応する部分に絶縁シートを貼着する工程と、プ
レス加工によって前記Ｖノッチが形成された前記連結片
を絶縁シートと共に打抜き除去して前記リードフレーム
の連結された所定部分を分離する工程とを有してなるこ
とを特徴とする半導体装置に用いるリードフレームの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4220673A JP2670569B2 (ja) | 1992-07-27 | 1992-07-27 | 半導体装置及びそれに用いるリードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4220673A JP2670569B2 (ja) | 1992-07-27 | 1992-07-27 | 半導体装置及びそれに用いるリードフレームの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653381A JPH0653381A (ja) | 1994-02-25 |
| JP2670569B2 true JP2670569B2 (ja) | 1997-10-29 |
Family
ID=16754673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4220673A Expired - Fee Related JP2670569B2 (ja) | 1992-07-27 | 1992-07-27 | 半導体装置及びそれに用いるリードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2670569B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307046A (ja) * | 1996-05-15 | 1997-11-28 | Nec Corp | 金型及び該金型を用いたタイバ−切断方法 |
| SG87194A1 (en) * | 2000-08-17 | 2002-03-19 | Samsung Techwin Co Ltd | Lead frame and method of manufacturing the lead frame |
| JP2017168703A (ja) * | 2016-03-17 | 2017-09-21 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2606736B2 (ja) * | 1989-01-31 | 1997-05-07 | 株式会社三井ハイテック | リードフレームの製造方法 |
| JP2852112B2 (ja) * | 1990-09-04 | 1999-01-27 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1992
- 1992-07-27 JP JP4220673A patent/JP2670569B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653381A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0848423A1 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
| JP3146452B2 (ja) | 面実装型ｌｅｄ素子及びその製造方法 | |
| JP2002076228A (ja) | 樹脂封止型半導体装置 | |
| KR101070890B1 (ko) | 다열리드형 반도체 팩키지 제조 방법 | |
| JP2670569B2 (ja) | 半導体装置及びそれに用いるリードフレームの製造方法 | |
| JPH0746713B2 (ja) | 半導体搭載用基板 | |
| TW543173B (en) | Lead frame, semiconductor device using the same and method of producing the semiconductor device | |
| US5606204A (en) | Resin-sealed semiconductor device | |
| KR0175417B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP3153197B2 (ja) | 半導体装置 | |
| JP2670568B2 (ja) | 半導体装置 | |
| KR0148078B1 (ko) | 연장된 리드를 갖는 리드 온 칩용 리드프레임 | |
| JP3691790B2 (ja) | 半導体装置の製造方法及び該方法によって製造された半導体装置 | |
| JP2654032B2 (ja) | 半導体ｉｃ装置の製造方法 | |
| JP3089384B2 (ja) | 集積回路素子搭載用基板 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| JPS6050346B2 (ja) | 半導体装置の製造方法 | |
| JPH0719859B2 (ja) | Ｉｃカード用モジュールの製造方法 | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP3482900B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
| JP2008108967A (ja) | リードフレームおよびそれを用いた半導体パッケージの製造方法 | |
| JP2000277675A (ja) | 放熱板の接合方法及びそれに使用する放熱板フレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |