JP2006278724A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006278724A
JP2006278724A JP2005095551A JP2005095551A JP2006278724A JP 2006278724 A JP2006278724 A JP 2006278724A JP 2005095551 A JP2005095551 A JP 2005095551A JP 2005095551 A JP2005095551 A JP 2005095551A JP 2006278724 A JP2006278724 A JP 2006278724A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
wiring
electrical connection
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005095551A
Other languages
English (en)
Inventor
Munehide Nishiomote
宗英 西面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005095551A priority Critical patent/JP2006278724A/ja
Publication of JP2006278724A publication Critical patent/JP2006278724A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置の製造方法は、ベース基板12と配線20とを有する配線基板10の半導体チップを搭載するための領域31に、電極32を有する半導体チップ30を搭載して、配線20の電気的接続部22と電極32とを対向させて電気的に接続することを含む。配線20は、電気的接続部22と、領域31の外周から外側に向かって延びるリード部24と、電気的接続部22とリード部24とをつなぐ延設部26とを含む。延設部26は、リード部24よりも厚みの薄い薄肉部28を有する。
【選択図】 図2

Description

本発明は、半導体装置及びその製造方法に関する。
配線基板に半導体チップが搭載されたタイプの半導体装置が知られている。半導体装置の信頼性を高めるためには、半導体チップと配線基板(配線パターン)とのショートを防止することが重要である。特に、配線基板と半導体チップのエッジとの間隔を確保することができれば、半導体チップのエッジでのショートを防止することができ、半導体装置の信頼性を高めることができる。
本発明の目的は、信頼性の高い半導体装置及びその製造方法を提供することにある。
特開2004−207550号公報
(1)本発明に係る半導体装置の製造方法は、ベース基板と前記ベース基板に設けられた配線とを有する配線基板の半導体チップを搭載するための領域に、電極を有する半導体チップ搭載して、前記配線の電気的接続部と前記電極とを対向させて電気的に接続することを含み、
前記配線は、前記電気的接続部と、前記半導体チップを搭載するための領域の外周から外側に向かって延びるリード部と、前記電気的接続部と前記リード部とをつなぐ延設部とを含み、
前記延設部は、前記リード部よりも厚みの薄い薄肉部を有する。本発明によれば、薄肉部を起点にして、容易に配線基板を屈曲させることができる。すなわち、容易に、屈曲の起点を制御することが可能な半導体装置を製造することができる。
(2)この半導体装置の製造方法において、
前記配線基板は複数の前記配線を有し、
それぞれの前記配線の前記薄肉部は、少なくとも一部が、すべての前記配線の前記電気的接続部を囲む最も小さい矩形よりも外側の領域とオーバーラップするように形成されていてもよい。
(3)この半導体装置の製造方法において、
前記薄肉部は、前記矩形の外側の領域のみに形成されていてもよい。
(4)この半導体装置の製造方法において、
前記薄肉部は、前記矩形の内側の領域に至るように形成されていてもよい。
(5)この半導体装置の製造方法において、
前記薄肉部は、前記電気的接続部に至るように形成されていてもよい。
(6)この半導体装置の製造方法において、
前記薄肉部は、前記電気的接続部よりも厚みが薄くてもよい。
(7)この半導体装置の製造方法において、
前記薄肉部は、前記電気的接続部と同じ厚みをなしていてもよい。
(8)この半導体装置の製造方法において、
前記ベース基板には、少なくとも一部が、前記半導体チップを搭載するための領域の内側であって、前記矩形よりも外側の領域とオーバーラップするように配置された凹部が形成されていてもよい。
(9)この半導体装置の製造方法において、
前記配線基板を屈曲させて、前記矩形に囲まれた領域を、前記半導体チップが搭載される面側に突出させることをさらに含んでもよい。これによれば、配線の薄肉部を起点にして、容易に配線基板を屈曲させることができる。そのため、信頼性の高い半導体装置を効率よく製造することができる。
(10)この半導体装置の製造方法において、
前記配線基板を屈曲させて、前記配線基板の前記半導体チップが搭載される面に、前記半導体チップを搭載するための領域の外周に沿って延びる溝状凹部を形成することをさらに含んでもよい。これによれば、配線の薄肉部を起点にして、容易に配線基板を屈曲させることができる。そのため、信頼性の高い半導体装置を効率よく製造することができる。
(11)この半導体装置の製造方法において、
前記配線基板に前記半導体チップを搭載してから、前記配線基板を屈曲させてもよい。
(12)この半導体装置の製造方法において、
前記配線基板を屈曲させてから、前記配線基板に前記半導体チップを搭載してもよい。
(13)この半導体装置の製造方法において、
前記配線基板を屈曲させる工程の後に、前記配線基板と前記半導体チップとの間に設けられた樹脂を硬化させることをさらに含んでもよい。
(14)本発明に係る半導体装置は、上記方法によって製造されてもよい。
(15)本発明に係る半導体装置は、配線を有する配線基板と、
電極を有し、前記電極が前記配線の電気的接続部と対向するように前記配線基板に搭載された半導体チップと、
を含み、
前記配線は、前記電気的接続部と、前記半導体チップとオーバーラップする領域の外周から外側に向かって延びるリード部と、前記電気的接続部と前記リード部とをつなぐ延設部とを含み、
前記延設部は、前記リード部よりも厚みの薄い薄肉部を有する。本発明によれば、容易に、屈曲の起点を制御することが可能な半導体装置を提供することができる。
(16)この半導体装置において、
前記配線基板は複数の前記配線を有し、
それぞれの前記配線の前記薄肉部は、少なくとも一部が、すべての前記配線の前記電気的接続部を囲む最も小さい矩形よりも外側の領域とオーバーラップするように形成されていてもよい。
(17)この半導体装置において、
前記薄肉部は、前記矩形の外側の領域のみに形成されていてもよい。
(18)この半導体装置において、
前記薄肉部は、前記矩形の内側の領域に至るように形成されていてもよい。
(19)この半導体装置において、
前記薄肉部は、前記電気的接続部に至るように形成されていてもよい。
(20)この半導体装置において、
前記薄肉部は、前記電気的接続部よりも厚みが薄くてもよい。
(21)この半導体装置において、
前記薄肉部は、前記電気的接続部と同じ厚みをなしていてもよい。
(22)この半導体装置において、
前記ベース基板には、少なくとも一部が、前記半導体チップとオーバーラップする領域の内側であって、前記矩形よりも外側の領域とオーバーラップするように配置された凹部が形成されていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の各実施の形態及び変形例を自由に組み合わせたものを含むものとする。
(第1の実施の形態)
図1(A)〜図4(B)は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、配線基板10を用意することを含んでいてもよい。以下、配線基板10の構成について説明する。図1(A)及び図1(B)は、配線基板10の構成について説明するための図である。図1(A)は、配線基板10の上視図であるが、説明のため、すべての電気的接続部22を囲む最も小さい矩形29を一点鎖線で、半導体チップを搭載するための領域31を二点鎖線で、それぞれ示している。また、図1(B)は、図1(A)のIB−IB線断面の一部拡大図である。
配線基板10は、図1(A)及び図1(B)に示すように、ベース基板12を有する。ベース基板12の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板12は、フレキシブル基板であってもよい。このとき、ベース基板12は、テープ基板であってもよい。ベース基板12は、積層型の基板であってもよく、単層の基板であってもよい。また、ベース基板12の外形も特に限定されるものではない。
配線基板10は、図1(A)及び図1(B)に示すように、配線20を有する。配線20は、ベース基板12に設けられてなる。配線20は、ベース基板12の表面に設けられていてもよい。ベース基板12が多層基板である場合、配線20は、ベース基板12の層間に形成されていてもよい(図示せず)。配線20の構造や材料は、特に限定されず、既に公知となっているいずれかの配線を利用してもよい。例えば、配線20は、銅(Cu)、クローム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)、金(Au)、アルミニウム(Al)、ニッケルバナジウム(NiV)、タングステン(W)のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。
配線20は、電気的接続部22を有する。電気的接続部22は、後述する半導体チップ30の電極32との電気的な接続に利用される部分である。また、配線20は、半導体チップを搭載するための領域31の外周から外側に向かって延びるリード部24を含む。さらに、配線20は、電気的接続部22とリード部24とをつなぐ延設部26を含む。延設部26は、半導体チップを搭載するための領域31の内側に配置される部分である。そして、延設部26は、リード部24よりも厚みの薄い薄肉部28を有する。ここで、「リード部24の厚み」とは、リード部24の最も領域31に近い部分の厚みであってもよい。なお、延設部26が領域31の内側に配置されていることから、薄肉部28も領域31の内側に配置される。また、薄肉部28は、電気的接続部22よりも厚みが薄くなっていてもよい。このとき、電気的接続部22とリード部24とは同じ厚みをなしていてもよい(図1(B)参照)。
本実施の形態に係る半導体装置では、配線基板10は、図1(A)に示すように、複数の配線20を有していてもよい。このとき、それぞれの配線20の薄肉部28は、少なくとも一部が、すべての電気的接続部22を囲む最も小さい矩形29よりも外側の領域とオーバーラップするように形成されていてもよい。なお、矩形29の各辺は、例えば、半導体チップを搭載するための領域31の外形のいずれかの辺と平行に延びていてもよい。薄肉部28は、矩形29よりも外側の領域のみに形成されていてもよい(図1(A)及び図2(B)参照)。すなわち、薄肉部28は、矩形29の内側の領域を避けて形成されていてもよい。ただし、薄肉部28は、矩形29の内側の領域に至るように形成されていてもよい。例えば、矩形29の中央領域に電気的接続部22が配置された配線(図示せず)の薄肉部は、矩形29の内側の領域に至るように形成されていてもよい。
本実施の形態に係る半導体装置の製造方法は、図2(A)及び図2(B)に示すように、配線基板10に、電極32を有する半導体チップ30を搭載して、配線20の電気的接続部22と電極32とを対向させて電気的に接続することを含む。本工程によって、図2(A)及び図2(B)に示す、半導体装置1を形成してもよい。なお、図2(A)は、半導体装置1の上視図である。また、図2(B)は、図2(A)のIIB−IIB線断面の一部拡大図である。配線基板10に半導体チップ30を搭載する方法は特に限定されない。例えば、ボンディングツールによって半導体チップ30を保持して、電気的接続部22と電極32とが対向するように位置合わせをする。その後、配線基板10と半導体チップ30とを押圧して、配線基板10に半導体チップ30を搭載してもよい。このとき、電気的接続部22と電極32とを、接触させて電気的に接続してもよい。このとき、電気的接続部22と電極32とを、共晶合金接合させてもよい。半導体チップ30は、例えばシリコンチップであってもよい。半導体チップ30は、集積回路34を有していてもよい(図2(B)参照)。集積回路34の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。このとき、電極32は、集積回路34に電気的に接続されていてもよい。電極32の構成は特に限定されない。例えば、パッドと該パッドに設けられたバンプとを合わせて、電極32と称してもよい。電極32の配置は特に限定されるものではない。例えば、電極32は、半導体チップ30の各辺に沿って配列されていてもよい。あるいは、電極32は、半導体チップ30の対向する一組の対辺のそれぞれ(のみ)に沿って配置されていてもよい。あるいは、電極32は、エリアアレイ状に配置されていてもよい。また、電極32は、集積回路34が形成された領域とオーバーラップする領域に配置されていてもよい。なお、半導体チップ30の平面形状は特に限定されるものではない。例えば、半導体チップ30は正方形をなしていてもよいが、長方形であってもよい。なお、半導体チップ30は、配線基板10の半導体チップを搭載するための領域31に搭載する。領域31は、半導体チップ30の外形と同じ形状をなしていてもよい。すなわち、上述した領域31と配線20との位置関係は、半導体チップ30の外形と配線20との位置関係と一致していてもよい。
以上の工程によって、半導体装置1を形成してもよい。半導体装置1は、配線基板10を含む。配線基板10は、配線20を有する。配線20は、電気的接続部22と、半導体チップ30の外周から外側に向かって延びるリード部24と、電気的接続部22とリード部24とをつなぐ延設部26とを含む。そして、延設部26は、リード部24よりも厚みの薄い薄肉部28を有する。配線基板10が複数の配線20を有する場合、それぞれの配線20の薄肉部28は、少なくとも一部が、矩形29よりも外側の領域とオーバーラップするように形成されていてもよい。なお、矩形29とは、すべての薄肉部28を囲む最も小さい矩形である。そして、半導体装置1は、電極32を有する半導体チップ30を含む。半導体チップ30は、電極32が配線20の電気的接続部22と対向するように配線基板10に搭載されてなる。
本実施の形態に係る半導体装置の製造方法は、配線基板10を屈曲させることを含んでいてもよい。これにより、矩形29に囲まれた領域を、半導体チップ30が搭載される面側に突出させてもよい。本工程によって、配線基板10を、半導体チップ30の外周とオーバーラップする領域が、半導体チップ30から遠ざかるように屈曲させてもよい。このとき、配線基板10を、薄肉部28とオーバーラップする領域(薄肉部28の端部)を起点にして屈曲させてもよい。また、配線基板10を、矩形29の外周を起点にして屈曲させてもよい。配線基板10を屈曲させる方法は特に限定されるものではない。例えば、配線基板10の領域31よりも外側の部分を固定して、領域31内(矩形29の内側の領域)を、半導体チップ30を搭載する面とは反対側から押し上げることによって、配線基板10を屈曲させてもよい。これにより、電気的接続部22を囲む最も小さい矩形29に囲まれた領域を、半導体チップ30が搭載された面側に突出させてもよい。そして、本工程によって、図3に示す半導体装置2を形成してもよい。
配線基板に半導体チップが搭載されたタイプの半導体装置の電気的な信頼性を高めるためには、半導体チップと配線基板の配線との間でショートが発生することを防止することが重要である。特に、半導体チップのエッジにはダイシングの際に配線バリが発生することがあり、半導体装置の信頼性を高めるためには、半導体チップの配線バリと配線基板(配線)との接触を防止する必要がある。そして、半導体チップの配線バリと配線基板の配線とのショートを防止するためには、半導体チップのエッジと配線基板との間隔を確保することが重要である。ここで、配線基板を、半導体チップの内側の領域を起点に屈曲させることができれば、半導体チップのエッジと配線基板との間隔を広くすることができる。ところが、ベース基板に配線が密着しているタイプの配線基板は、精度よく屈曲させることが難しかった。すなわち、配線基板10を、屈曲の起点が半導体チップ30の内側に配置されるように屈曲させることは困難であった。
ところで、本実施の形態に係る半導体装置の製造方法では、半導体装置1(配線基板10)は配線20を有する。そして、配線20には、薄肉部28が形成されてなる。そのため、配線基板10は、薄肉部28を起点に屈曲させやすくなっている。そして、薄肉部28は、電気的接続部22から半導体チップ30の外周の間に配置されてなる。このことから、半導体装置1によると、配線基板10を、容易に、半導体チップ30の内側の領域(矩形29)を起点に屈曲させることができる。そのため、半導体チップ30の端部と配線基板10との間隔を、確実に広くすることができる。このことから、半導体装置1(配線基板10)を利用すると、半導体チップ30と配線基板10との間で電気的なショートが発生しにくい半導体装置を、効率よく製造することができる。
なお、本実施の形態に係る半導体装置の製造方法は、図4(A)及び図4(B)に示すように、配線基板10と半導体チップ30との間に樹脂40を配置すること、及び、樹脂40を硬化させることをさらに含んでいてもよい。樹脂40を硬化させて、樹脂部42を形成してもよい。すなわち、本工程によって、配線基板10と半導体チップ30との間に樹脂部42を形成し、半導体装置3を形成してもよい(図4(B)参照)。半導体装置3によると、樹脂部42によって配線基板10の屈曲形状を保持することが可能になる。そのため、信頼性の高い半導体装置を提供することができる。なお、樹脂40は、配線基板10を屈曲させる工程の後に設けてもよい。配線基板10を屈曲させることにより、配線基板10と半導体チップ30との間が広くなっていることから、両者の間に、効率よく樹脂40を注入することができる。そのため、効率よく半導体装置を製造することができる。ただし、配線基板10と半導体チップ30との間に樹脂40を設ける工程は、配線基板10を屈曲させる工程の前に行ってもよい。また、樹脂40を硬化させる工程は、配線基板10を屈曲させる工程の後に行ってもよい。このとき、樹脂40の硬化収縮を利用して、配線基板10をさらに屈曲させてもよい。これにより、半導体チップ30のエッジと配線基板10との間隔をさらに広げることができるため、信頼性の高い半導体装置を製造することができる。
また、ここまで、配線基板10に半導体チップ30を搭載した後に(半導体装置1を製造した後に)、配線基板10を屈曲させて半導体装置2を製造する方法を説明してきたが、半導体装置2の製造方法はこれに限定されるものではない。すなわち、予め屈曲させてある配線基板10に半導体チップ30を搭載して、半導体装置2を製造してもよい。言い換えると、配線基板10を屈曲させる工程の後に、配線基板10に半導体チップ30を搭載する工程を行って、半導体装置を製造してもよい。例えば、配線基板10を支持する支持台を突出させて配線基板10を屈曲させた後に、該支持台を利用して、配線基板10に半導体チップ30を搭載してもよい。このとき、配線基板10の自重を利用して、配線基板10を屈曲させてもよい。先に説明したとおり、配線基板10は屈曲させやすい形状をなすため、本方法を採用しても、信頼性の高い半導体装置を効率よく製造することができる。
(変形例)
以下、本発明を適用した第1の実施の形態の変形例に係る半導体装置の製造方法について説明する。なお、以下の変形例でも、既に説明した内容を可能な限り適用するものとする。図5(A)及び図5(B)は、本発明を適用した第1の実施の形態の変形例に係る半導体装置の製造方法について説明するための図である。
本変形例に係る半導体装置の製造方法は、図5(A)に示すように、配線基板10を屈曲させて、半導体チップ30が搭載される面に、溝状凹部36を形成することを含んでいてもよい。溝状凹部36は、半導体チップ30を搭載するための領域31の外周に沿って延びるように形成してもよい。このとき、半導体チップ30を搭載する面とは反対側の面に、領域31の外周(溝状凹部36)に沿って延びる凸部が形成されるように配線基板10を屈曲させてもよい。すなわち、屈曲工程の前後で配線基板10(ベース基板12)の厚みが変化しないように、配線基板10を屈曲させてもよい。溝状凹部36は、例えば、半導体チップ30を搭載するための領域31の外周に沿って、領域31(矩形29)を囲むように形成してもよい。あるいは、溝状凹部36は、領域31の角部を避けて、領域31のそれぞれの辺に沿って形成してもよい。溝状凹部36を形成する方法も、特に限定されるものではない。例えば、半導体チップ30が搭載された面とは反対側から配線基板10を吸引することによって、溝状凹部36を形成してもよい。先に説明したように、半導体装置1によると、配線基板10は、半導体チップ30の内側の領域を起点に屈曲させやすくなっている。そのため、上記屈曲方法によっても、配線基板10の半導体チップ30の外周とオーバーラップする領域を、半導体チップ30から遠ざかるように屈曲させることができる。すなわち、半導体チップ30の外周と配線基板10との間隔を広くすることができる。そのため、信頼性の高い半導体装置を効率よく製造することができる。
そして、配線基板10と半導体チップ30との間に配置された樹脂を硬化させて樹脂部43を形成することによって、図5(B)に示す、半導体装置4を形成してもよい。
(第2の実施の形態)
以下、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明する。図6〜図9は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図6に示す、配線基板11を用意することを含んでいてもよい。なお、図6は、配線基板11の断面図である。配線基板11には、配線21が設けられてなる。配線21は、電気的接続部23を有する。ここで、電気的接続部23は、薄肉部28と同じ厚みをなしている。そして、薄肉部28は、電気的接続部23に至るように形成されていてもよい。このとき、薄肉部28は、矩形29の内側の領域に至るように形成されていてもよい。また、配線21は、薄肉部28から電気的接続部23に至るまで同じ厚みをなしていてもよい。すなわち、電気的接続部23とリード部24とをつなぐ延設部は、すべて、リード部24よりも厚みが薄い薄肉部となっていてもよい。
本実施の形態に係る半導体装置の製造方法は、図7に示すように、配線基板11を屈曲させることを含んでいてもよい。配線基板11を屈曲させて、図7に示すように、矩形29に囲まれた領域を突出させてもよい。あるいは、半導体チップ30を搭載するための領域31の外周に沿って延びる溝状凹部を形成してもよい(図5(A)参照)。配線基板11を利用した場合でも、容易に、屈曲の起点を制御することができる。そのため、半導体チップ30を搭載する工程の前に屈曲工程を行った場合でも、信頼性の高い半導体装置を製造することができる。
本実施の形態に係る半導体装置の製造方法は、図8(A)及び図8(B)に示すように、配線基板11に半導体チップ30を搭載することを含む。半導体チップ30を搭載して、電気的接続部23と電極32とを対向させて電気的に接続させる。以下、本工程について説明する。はじめに、配線基板11及び半導体チップ30の少なくとも一方に、樹脂40を設けてもよい。例えば、配線基板11のみに、樹脂40を設けてもよい(図8(A)参照)。そして、図8(A)に示すように、配線基板11の上方に半導体チップ30を配置して、電気的接続部23と電極32とを対向させる。その後、半導体チップ30を配線基板11に向かって押圧して、樹脂40を押し広げながら、配線基板11に半導体チップ30を搭載してもよい(図8(B)参照)。電気的接続部23と電極32とは、図8(B)に示すように、接触させて電気的に接続してもよい。このとき、樹脂40として、NCPあるいはNCFを利用してもよい。あるいは、電気的接続部23と電極32とは、図示しない導電粒子を介在させることによって電気的に接続してもよい。このとき、樹脂40として、ACPあるいはACFを利用してもよい。
なお、本実施の形態に係る半導体装置の製造方法では、配線基板11に樹脂40を設けた後に、配線基板11を屈曲させる工程を行ってもよい(図示せず)。そして、その後、配線基板11に半導体チップ30を搭載する工程を行ってもよい(図8(A)及び図(B)参照)。
本実施の形態に係る半導体装置の製造方法は、さらに、樹脂40を硬化させることを含んでいてもよい。樹脂40を硬化させて、樹脂部44を形成してもよい。これにより、図9に示す、半導体装置5を製造してもよい。
ただし、本実施の形態に係る半導体装置の製造方法では、配線基板11に半導体チップ30を搭載する工程の後に、配線基板11を屈曲させる工程を行ってもよい。これによっても、信頼性の高い半導体装置を製造することができる。
(第3の実施の形態)
以下、本発明を適用した第3の実施の形態に係る半導体装置の製造方法について説明する。図10〜図12は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図10に示す、配線基板50を用意することを含んでいてもよい。配線基板50は、ベース基板52を有する。ベース基板52には、凹部53が形成されてなる。凹部53は、少なくとも一部が、半導体チップを搭載するための領域31の内側であって、矩形29よりも外側の領域とオーバーラップするように配置されていてもよい。凹部53は、領域31の内側のみに形成されていてもよい。また、凹部53は、矩形29よりも外側の領域内のみに形成されていてもよい。また、図10に示すように、凹部53は、領域31の内側であって、かつ、矩形29よりも外側の領域内のみに形成されていてもよい。凹部53は、また、領域31の外周に沿って、矩形29を囲むように形成されていてもよい。あるいは、凹部53は、矩形29の角部を避けて、矩形29の各辺に沿って延びる形状をなしていてもよい。このとき、凹部53は、配線20の薄肉部28とオーバーラップするように配置されていてもよい。なお、凹部53は、ベース基板52の半導体チップ30を搭載する面とは反対側に形成されていてもよい。凹部53は、ベース基板52の厚さを薄くすることで形成されていてもよい。つまり、凹部53は、凹部53以外の領域の少なくとも一部のベース基板52の厚さよりも、ベース基板52の厚さが薄くなっている領域であってもよい。あるいは、上述した凹部53を形成する領域に、ベース基板52を貫通する貫通穴を形成してもよい(図示せず)。
本実施の形態に係る半導体装置の製造方法は、配線基板50に半導体チップ30を搭載することを含む。これにより、図11に示す半導体装置6を形成してもよい。
本実施の形態に係る半導体装置の製造方法は、配線基板50を、半導体チップ30の外周とオーバーラップする領域が半導体チップ30から遠ざかるように屈曲させることを含んでいてもよい。これにより、図12に示す、半導体装置7を形成してもよい。本工程では、図12に示すように、配線基板50を、矩形29に囲まれた領域が突出するように屈曲させてもよい。あるいは、半導体チップ30を搭載するための領域31の外周に沿って延びる溝状凹部が形成されるように、配線基板50を屈曲させてもよい。配線基板50は、ベース基板52を有する。ベース基板52には凹部53が形成されてなる。そして、凹部53は、矩形29と領域31との間に配置されてなる。そのため、配線基板50(ベース基板52)は、矩形29と領域31との間で屈曲させやすくなっている。このことから、精度よく配線基板50を屈曲させることができるため、信頼性の高い半導体装置を製造することができる。
(変形例)
以下、本発明を適用した第3の実施の形態の変形例に係る半導体装置の製造方法について説明する。図13及び図14は、本発明を適用した第3の実施の形態の変形例に係る半導体装置の製造方法について説明するための図である。
本変形例に係る半導体装置の製造方法は、配線基板54に半導体チップ30を搭載することを含んでいてもよい。これにより、図13に示す、半導体装置8を形成してもよい。配線基板54は、ベース基板56を含む。ベース基板56には凹部57が形成されてなる。凹部57は、図13に示すように、半導体チップ30(半導体チップを搭載するための領域31)の外側に至るように形成されていてもよい。このとき、凹部57は、矩形29よりも内側の領域を避けて形成されていてもよい。ただし、凹部57は、矩形29の内側に至るように形成されていてもよく、矩形29の内側の領域(半導体チップを搭載するための領域31)の全体とオーバーラップするように形成されていてもよい(図示せず)。なお、凹部57は、ベース基板56の半導体チップ30を搭載する面とは反対側に形成されていてもよい。凹部57は、ベース基板52の厚さを薄くすることで形成されていてもよい。つまり、凹部57は、凹部57以外の領域の少なくとも一部のベース基板56の厚さよりも、ベース基板56の厚さが薄くなっている領域であってもよい。
本変形例に係る半導体層装置の製造方法は、配線基板54を屈曲させることを含んでいてもよい。配線基板54を屈曲させて、図14に示す、半導体装置9を形成してもよい。本工程によって、図14に示すように、配線基板54に溝状凹部58を形成してもよい。あるいは、矩形29に囲まれた領域が突出するように、配線基板54を屈曲させてもよい(図示せず)。配線基板54を利用した場合であっても、精度よく配線基板を屈曲させることができるため、信頼性の高い半導体装置を製造することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)及び図1(B)は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。 図2(A)及び図2(B)は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。 図3は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。 図4(A)及び図4(B)は、本発明を適用した第1の実施の形態に係る半導体装置の製造方法について説明するための図である。 図5(A)及び図5(B)は、本発明を適用した第1の実施の形態の変形例に係る半導体装置の製造方法について説明するための図である。 図6は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。 図7は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。 図8(A)及び図8(B)は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。 図9は、本発明を適用した第2の実施の形態に係る半導体装置の製造方法について説明するための図である。 図10は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法について説明するための図である。 図11は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法について説明するための図である。 図12は、本発明を適用した第3の実施の形態に係る半導体装置の製造方法について説明するための図である。 図13は、本発明を適用した第3の実施の形態の変形例に係る半導体装置の製造方法について説明するための図である。 図14は、本発明を適用した第3の実施の形態の変形例に係る半導体装置の製造方法について説明するための図である。
符号の説明
1…半導体装置、 2…半導体装置、 3…半導体装置、 4…半導体装置、 5…半導体装置、 6…半導体装置、 7…半導体装置、 8…半導体装置、 9…半導体装置、 10…配線基板、 11…配線基板、 12…ベース基板、 20…配線、 21…配線、 22…電気的接続部、 23…電気的接続部、 24…リード部、 26…延設部、 28…薄肉部、 29…矩形、 30…半導体チップ、 31…領域、 32…電極、 34…集積回路、 40…樹脂、 42…樹脂部、 43…樹脂部、 44…樹脂部、 50…配線基板、 52…ベース基板、 53…凹部、 54…配線基板、 56…ベース基板、 57…凹部、 58…溝状凹部

Claims (22)

  1. ベース基板と前記ベース基板に設けられた配線とを有する配線基板の半導体チップを搭載するための領域に、電極を有する半導体チップ搭載して、前記配線の電気的接続部と前記電極とを対向させて電気的に接続することを含み、
    前記配線は、前記電気的接続部と、前記半導体チップを搭載するための領域の外周から外側に向かって延びるリード部と、前記電気的接続部と前記リード部とをつなぐ延設部とを含み、
    前記延設部は、前記リード部よりも厚みの薄い薄肉部を有する半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記配線基板は複数の前記配線を有し、
    それぞれの前記配線の前記薄肉部は、少なくとも一部が、すべての前記配線の前記電気的接続部を囲む最も小さい矩形よりも外側の領域とオーバーラップするように形成されてなる半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記薄肉部は、前記矩形の外側の領域のみに形成されてなる半導体装置の製造方法。
  4. 請求項2記載の半導体装置の製造方法において、
    前記薄肉部は、前記矩形の内側の領域に至るように形成されてなる半導体層装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記薄肉部は、前記電気的接続部に至るように形成されてなる半導体装置の製造方法。
  6. 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
    前記薄肉部は、前記電気的接続部よりも厚みが薄い半導体装置の製造方法。
  7. 請求項1から請求項5のいずれかに記載の半導体装置の製造方法において、
    前記薄肉部は、前記電気的接続部と同じ厚みをなす半導体装置の製造方法。
  8. 請求項2から請求項7のいずれかに記載の半導体装置の製造方法において、
    前記ベース基板には、少なくとも一部が、前記半導体チップを搭載するための領域の内側であって、前記矩形よりも外側の領域とオーバーラップするように配置された凹部が形成されてなる半導体装置の製造方法。
  9. 請求項2から請求項8のいずれかに記載の半導体装置の製造方法において、
    前記配線基板を屈曲させて、前記矩形に囲まれた領域を、前記半導体チップが搭載される面側に突出させることをさらに含む半導体装置の製造方法。
  10. 請求項1から請求項8のいずれかに記載の半導体装置の製造方法において、
    前記配線基板を屈曲させて、前記配線基板の前記半導体チップが搭載される面に、前記半導体チップを搭載するための領域の外周に沿って延びる溝状凹部を形成することをさらに含む半導体装置の製造方法。
  11. 請求項9又は請求項10記載の半導体装置の製造方法において、
    前記配線基板に前記半導体チップを搭載してから、前記配線基板を屈曲させる半導体装置の製造方法。
  12. 請求項9又は請求項10記載の半導体装置の製造方法において、
    前記配線基板を屈曲させてから、前記配線基板に前記半導体チップを搭載する半導体装置の製造方法。
  13. 請求項9から請求項12のいずれかに記載の半導体装置の製造方法において、
    前記配線基板を屈曲させる工程の後に、前記配線基板と前記半導体チップとの間に設けられた樹脂を硬化させることをさらに含む半導体装置の製造方法。
  14. 請求項1から請求項13のいずれかに記載の方法によって製造された半導体装置。
  15. 配線を有する配線基板と、
    電極を有し、前記電極が前記配線の電気的接続部と対向するように前記配線基板に搭載された半導体チップと、
    を含み、
    前記配線は、前記電気的接続部と、前記半導体チップとオーバーラップする領域の外周から外側に向かって延びるリード部と、前記電気的接続部と前記リード部とをつなぐ延設部とを含み、
    前記延設部は、前記リード部よりも厚みの薄い薄肉部を有する半導体装置。
  16. 請求項15記載の半導体装置において、
    前記配線基板は複数の前記配線を有し、
    それぞれの前記配線の前記薄肉部は、少なくとも一部が、すべての前記配線の前記電気的接続部を囲む最も小さい矩形よりも外側の領域とオーバーラップするように形成されてなる半導体装置。
  17. 請求項16記載の半導体装置において、
    前記薄肉部は、前記矩形の外側の領域のみに形成されてなる半導体装置。
  18. 請求項16記載の半導体装置において、
    前記薄肉部は、前記矩形の内側の領域に至るように形成されてなる半導体層装置。
  19. 請求項18記載の半導体装置において、
    前記薄肉部は、前記電気的接続部に至るように形成されてなる半導体装置。
  20. 請求項15から請求項19のいずれかに記載の半導体装置において、
    前記薄肉部は、前記電気的接続部よりも厚みが薄い半導体装置。
  21. 請求項15から請求項19のいずれかに記載の半導体装置において、
    前記薄肉部は、前記電気的接続部と同じ厚みをなす半導体装置。
  22. 請求項16から請求項21のいずれかに記載の半導体装置において、
    前記ベース基板には、少なくとも一部が、前記半導体チップとオーバーラップする領域の内側であって、前記矩形よりも外側の領域とオーバーラップするように配置された凹部が形成されてなる半導体装置。
JP2005095551A 2005-03-29 2005-03-29 半導体装置及びその製造方法 Pending JP2006278724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005095551A JP2006278724A (ja) 2005-03-29 2005-03-29 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005095551A JP2006278724A (ja) 2005-03-29 2005-03-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006278724A true JP2006278724A (ja) 2006-10-12

Family

ID=37213168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005095551A Pending JP2006278724A (ja) 2005-03-29 2005-03-29 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006278724A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013025542A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491450A (ja) * 1990-08-02 1992-03-24 Shindo Denshi Kogyo Kk Tab用フィルムキャリア
JP2001035886A (ja) * 1999-07-23 2001-02-09 Nec Corp 半導体装置及びその製造方法
JP2002009108A (ja) * 2000-06-23 2002-01-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002012988A (ja) * 2000-06-30 2002-01-15 Seiko Epson Corp 金属箔のパターニング方法、配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0491450A (ja) * 1990-08-02 1992-03-24 Shindo Denshi Kogyo Kk Tab用フィルムキャリア
JP2001035886A (ja) * 1999-07-23 2001-02-09 Nec Corp 半導体装置及びその製造方法
JP2002009108A (ja) * 2000-06-23 2002-01-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002012988A (ja) * 2000-06-30 2002-01-15 Seiko Epson Corp 金属箔のパターニング方法、配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013025542A (ja) * 2011-07-20 2013-02-04 Toshiba Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100296834B1 (ko) 반도체장치
JP2002110898A (ja) 半導体装置
US9899300B2 (en) Semiconductor device
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP2006278724A (ja) 半導体装置及びその製造方法
JP4678223B2 (ja) 半導体装置及びその製造方法
JP4072693B2 (ja) 半導体装置の製造方法
JP7269755B2 (ja) 電子装置および電子装置の製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JPWO2009096254A1 (ja) 半導体集積回路装置、半導体集積回路装置の実装構造および半導体集積回路装置の製造方法
JP7022784B2 (ja) 半導体装置
JP4491380B2 (ja) 半導体装置の製造方法
JP2004363319A (ja) 実装基板及び半導体装置
JP4442426B2 (ja) 半導体装置及びその製造方法
JP4332749B2 (ja) 電子デバイスの製造方法及び支持部材
JP7017202B2 (ja) 半導体装置
JP2006093304A (ja) 半導体装置の製造方法及び半導体モジュール
JP4544407B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006108353A (ja) 半導体装置及びその製造方法
JP2005117074A (ja) 半導体装置の製造方法
JP2009176931A (ja) 半導体装置および電子機器
JP2011164003A (ja) 圧電デバイス及び圧電デバイスの製造方法
JP2006245186A (ja) 半導体装置及びその製造方法
JP2006332429A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110105