JP2006093304A

JP2006093304A - 半導体装置の製造方法及び半導体モジュール

Info

Publication number: JP2006093304A
Application number: JP2004275232A
Authority: JP
Inventors: Takahiro Imai; 隆浩今井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-09-22
Filing date: 2004-09-22
Publication date: 2006-04-06

Abstract

【課題】信頼性の高い半導体装置を効率よく製造する方法及び半導体モジュールを提供する。
【解決手段】複数の半導体チップとなる領域１１を有し、領域１１毎にグループ化された複数のパッド１４が設けられた半導体ウエハ１０と、複数の配線パターン２２を有する配線基板２０とを、樹脂部３０を介して接着し、それぞれのグループのパッド１４といずれかの配線パターン２２の電気的接続部２４とを対向させて電気的に接続して半導体モジュール１００を形成する。半導体モジュール１００を切断して、半導体ウエハ１０を領域１１毎に分割し、配線基板２０を配線パターン２２毎に分割する。
【選択図】図４

Description

本発明は、半導体装置の製造方法及び半導体モジュールに関する。

１つの配線基板に１つの半導体チップを搭載して半導体装置を製造する方法が知られている。また、１つの配線基板に複数の半導体チップを搭載して、配線基板を切断して半導体装置を製造する方法が知られている。半導体装置を製造する際には、信頼性の高い半導体装置を効率よく製造することが重要である。

本発明の目的は、効率の良い半導体装置の製造方法及び半導体モジュールを提供することにある。
特開２０００−２８６２８３号公報

（１）本発明に係る半導体装置の製造方法は、複数の半導体チップとなる領域を有し、前記領域毎にグループ化された複数のパッドが設けられた半導体ウエハと、複数の配線パターンを有する配線基板とを、樹脂部を介して接着し、それぞれのグループの前記パッドといずれかの前記配線パターンの電気的接続部とを対向させて電気的に接続して半導体モジュールを形成すること、及び、
前記半導体モジュールを切断して、前記半導体ウエハを前記領域毎に分割し、前記配線基板を前記配線パターン毎に分割することを含む。本発明によれば、信頼性の高い半導体装置を、効率よく製造することができる。
（２）この半導体装置の製造方法において、
前記半導体モジュールを、それぞれの前記配線パターンがいずれかの前記半導体チップとなる領域とオーバーラップする領域内に配置されるように形成し
前記半導体モジュールを切断する工程で、前記配線基板を、前記半導体チップとなる領域よりも小さな個片に分割してもよい。
（３）この半導体装置の製造方法において、
前記配線基板は、それぞれの前記配線パターンが電気的に接続されていなくてもよい。
（４）この半導体装置の製造方法において、
前記配線基板は、前記配線パターン毎に分割するための切断領域を有し、
前記配線パターンは、前記切断領域を避けて形成されていてもよい。
（５）本発明に係る半導体モジュールは、複数の半導体チップとなる領域を有し、前記領域毎にグループ化された複数のパッドが設けられた半導体ウエハと、
複数の配線パターンを有する配線基板と、
前記半導体ウエハと前記配線基板とを接着する樹脂部と、
を含み、
それぞれのグループの前記パッドは、いずれかの前記配線パターンの電気的接続部と対向して電気的に接続されてなる。本発明によれば、信頼性の高い半導体装置を、効率よく製造することが可能になる半導体モジュールを提供することができる。
（６）この半導体モジュールにおいて、
それぞれの前記配線パターンは、いずれかの前記半導体チップとなる領域とオーバーラップする領域内に形成されていてもよい。
（７）この半導体モジュールにおいて、
それぞれの前記配線パターンは、電気的に接続されていなくてもよい。
（８）この半導体モジュールにおいて、
前記配線基板は、前記配線パターン毎に分割するための切断領域を有し、
前記配線パターンは、前記切断領域を避けて形成されていてもよい。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。

図１（Ａ）〜図５は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。

本実施の形態に係る半導体装置の製造方法は、半導体モジュール１００（図４（Ａ）及び図４（Ｂ）参照）を形成することを含む。はじめに、半導体モジュール１００を形成する工程について説明する。

半導体モジュール１００を形成する工程は、図１（Ａ）及び図１（Ｂ）に示す、半導体ウエハ１０を用意することを含んでいてもよい。なお、図１（Ａ）は、半導体ウエハ１０の全体形状の概略図であり、図１（Ｂ）は、半導体ウエハ１０の断面の一部拡大図である。半導体ウエハ１０は、例えばシリコン基板であってもよい。半導体ウエハ１０の全体形状は特に限定されないが、例えば、図１（Ａ）に示すように、円盤状をなしていてもよい。ただし、半導体ウエハ１０の全体形状はこれに限られるものではなく、例えば矩形をなしていてもよい（図示せず）。半導体ウエハ１０は、図１（Ａ）及び図１（Ｂ）に示すように、複数の半導体チップとなる領域１１を含む。半導体ウエハ１０は、図１（Ｂ）に示すように、集積回路１２を有してもよい。集積回路１２は、図１（Ｂ）に示すように、領域１１毎に形成されていてもよい。集積回路１２の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。また、半導体ウエハ１０には、図１（Ｂ）に示すように、複数のパッド１４が設けられてなる。パッド１４は、半導体ウエハ１０の内部と電気的に接続されていてもよい。パッド１４は、集積回路１２と電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていないパッドを含めて、パッド１４と称してもよい。パッド１４は、アルミニウム又は銅等の金属で形成されていてもよい。パッド１４は、領域１１毎にグループ化されてなる。パッド１４は、領域１１の端部のみに形成されていてもよい。例えば、領域１１が矩形をなす場合、パッド１４は、領域１１の４辺に沿って配列されていてもよいし、領域１１の向かい合う２辺に沿って配列されていてもよい。あるいは、パッド１４は、領域１１に対してエリアアレイ状に配置されていてもよい。図１（Ｂ）に示すように、パッド１４にはバンプ１５が形成されていてもよい。半導体ウエハ１０は、さらに、パッシベーション膜を有してもよい（図示せず）。パッシベーション膜は、例えば、ＳｉＯ_２、ＳｉＮ、ポリイミド樹脂等で形成してもよい。

半導体モジュール１００を形成する工程は、図２（Ａ）及び図２（Ｂ）に示す、配線基板２０を用意することを含んでいてもよい。なお、図２（Ａ）は、配線基板２０の断面図であり、図２（Ｂ）は、配線基板２０の表面（電気的接続部２４を有する面）の一部拡大図である。配線基板２０の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。配線基板２０は、フレキシブル基板であってもよく、リジッド基板であってもよい。あるいは、配線基板２０は、テープ基板であってもよい。配線基板２０は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。また、配線基板２０の外形も特に限定されるものではない。配線基板２０の外形は、例えばテープ状をなしていてもよく、あるいは円盤状をなしていてもよい（図示せず）。あるいは、配線基板２０は、矩形をなしていてもよい（図４（Ａ）参照）。配線基板２０は、図２（Ａ）に示すように、複数の配線パターン２２を有する。それぞれの配線パターン２２は、電気的に接続されていなくてもよい。配線パターン２２は、配線基板２０の表面に設けられていてもよい。配線基板２０が多層基板である場合、配線パターン２２は、配線基板２０の層間に形成されていてもよい。配線パターン２２の構造や材料は、特に限定されず、既に公知となっているいずれかの配線を利用してもよい。例えば、配線パターン２２は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。配線パターン２２は、半導体ウエハ１０の半導体チップとなる領域１１よりも小さい領域内に形成されていてもよい。配線パターン２２は、図２（Ａ）及び図２（Ｂ）に示すように、複数の電気的接続部２４を有する。電気的接続部２４は、配線基板２０の表面に形成されていてもよい。電気的接続部２４は、半導体ウエハ１０のパッド１４との電気的な接続に利用される。配線基板２０は、図２（Ｂ）に示すように、配線パターン２２毎に分割するための切断領域２６を有してもよい。配線パターン２２は、切断領域２６を避けて形成されていてもよい。

半導体モジュール１００を形成する工程は、半導体ウエハ１０と配線基板２０とを、樹脂部３０を介して接着し、それぞれのグループのパッド１４と、いずれかの配線パターン２２の電気的接続部２４とを対向させて電気的に接続することを含む。図３（Ａ）〜図３（Ｄ）は、この工程について説明するための図である。はじめに、配線基板２０を、電気的接続部２４が設けられた面が上を向くように配置してもよい（図３（Ａ）参照）。例えば、配線基板２０を、図示しない支持台上に配置してもよい。ただし、支持台には、半導体ウエハ１０を配置してもよい（図示せず）。そして、図３（Ａ）に示すように、配線基板２０に、樹脂部３０の材料３２を設ける。材料３２は、ペースト状で設けてもよいし、フィルム状で設けてもよい。材料３２は、導電粒子を含有する異方性導電材料（例えば、ＡＣＦやＡＣＰ）であってもよい。あるいは、材料３２は、絶縁材料（例えば、ＮＣＦやＮＣＰ）であってもよい。材料３２は、図３（Ａ）に示すように、配線パターン２２毎に設けてもよい。あるいは、材料３２は、配線基板２０の全面に設けてもよい（図示せず）。なお、材料３２は、半導体ウエハ１０に設けてもよい（図示せず）。あるいは、材料３２は、半導体ウエハ１０と配線基板２０との両方に設けてもよい（図示せず）。その後、図３（Ｂ）に示すように、配線基板２０上に半導体ウエハ１０を配置する。このとき、パッド１４と電気的接続部２４とが対向するように、半導体ウエハ１０を配置してもよい。また、半導体ウエハ１０を、それぞれの配線パターン２２がいずれかの半導体チップとなる領域１１とオーバーラップするように配置してもよい。これにより、半導体モジュールを、それぞれの配線パターン２２がいずれかの半導体チップとなる領域１１とオーバーラップする領域内に配置されるように形成することができる。その後、材料３２を押し広げながら、半導体ウエハ１０を配線基板２０に向かって押圧してもよい。そして、図３（Ｃ）に示すように、バンプ１５と電気的接続部２４とを対向させて電気的に接続する。このとき、図３（Ｃ）に示すように、バンプ１５と電気的接続部２４とを接触させて、パッド１４と電気的接続部２４とを電気的に接続してもよい。あるいは、バンプ１５と電気的接続部２４との間に導電粒子を介在させて、これを利用してパッド１４と電気的接続部２４とを電気的に接続してもよい（図示せず）。その後、図３（Ｄ）に示すように、材料３２を硬化させて樹脂部３０を形成してもよい。すなわち、樹脂部３０によって、半導体ウエハ１０と配線基板２０とを接着する。以上の工程によって、半導体モジュール１００を形成してもよい。ただし、半導体モジュール１００を形成する方法はこれに限定されるものではない。例えば、半導体ウエハ１０のパッド１４と配線基板２０の電気的接続部２４とを対向させて電気的に接続した後に、半導体ウエハ１０と配線基板２０との間に材料３２を設け、その後、材料３２を硬化させて樹脂部３０を形成して半導体モジュール１００を形成してもよい。

半導体モジュール１００は、半導体ウエハ１０を含む。半導体ウエハ１０は、複数の半導体チップとなる領域１１を有し、領域１１毎にグループ化された複数のパッド１４が設けられてなる。半導体モジュール１００は、複数の配線パターン２２を有する配線基板２０を含む。それぞれの配線パターン２２は、電気的に接続されていなくてもよい。半導体モジュール１００は、半導体ウエハ１０と配線基板２０とを接着する樹脂部３０を含む。そして、それぞれのグループのパッド１４は、いずれかの配線パターン２２の電気的接続部２４と対向して電気的に接続されてなる。これによると、効率よく半導体装置を製造することを可能とする半導体モジュール１００を提供することができる。なお、それぞれの配線パターン２２は、いずれかの半導体チップとなる領域１１とオーバーラップする領域内に形成されていてもよい。

本実施の形態に係る半導体装置の製造方法は、図４（Ａ）及び図４（Ｂ）に示すように、半導体モジュール１００を切断することを含む。半導体モジュール１００を切断する方法は特に限定されないが、例えば、図４（Ａ）及び図４（Ｂ）に示すように、ブレード５０を利用して半導体モジュール１００を切断してもよい。半導体モジュール１００を切断して、半導体ウエハ１０を領域１１毎に分割し、配線基板２０を配線パターン２２毎に分割する。なお、本工程では、配線基板２０の切断領域２６（図２（Ｂ）参照）を切断してもよい。また、本工程で、樹脂部３０も切断する。以上の工程を経て、半導体チップ４０と、配線基板４２と、半導体チップ４０と配線基板４２とを接着する樹脂部４４とを有する半導体装置を製造してもよい。あるいは、外部端子４６を形成する工程をさらに経て、図５に示す、半導体装置１を製造してもよい。本発明を適用した実施の形態に係る半導体装置の製造方法によると、半導体モジュール１００を形成した後に、これを分割して半導体装置を製造する。そのため、信頼性の高い半導体装置を効率よく製造することができる。なお、配線パターン２２が切断領域２６を避けて形成されている場合、配線基板２０を切断しても、切断面から配線パターンが露出することを防止することができる。そのため、配線パターンの劣化を防止することができ、さらに信頼性の高い半導体装置を製造することができる。なお、半導体装置１は、図５に示すように、半導体チップ４０と、配線基板４２と、樹脂部４４とが同じ大きさであってもよい。すなわち、半導体チップ４０と、配線基板４２と、樹脂部４４とが同じ大きさになるように、半導体モジュール１００を切断してもよい。これによれば、実装性に優れた半導体装置を提供することができる。ただし、これとは別に、配線基板２０を、半導体チップとなる領域１１よりも小さな個片に分割してもよい。すなわち、配線基板４２は、半導体チップ４０よりも小さくてもよい（図示せず）。

そして、図６には、半導体装置１が実装された回路基板１０００を示す。また、半導体装置１を有する電子機器として、図７にはノート型パーソナルコンピュータ２０００を、図８には携帯電話３０００を、それぞれ示す。なお、ここまで説明してきた内容と異なり、第１の基板１０として配線基板を、第２の基板２０として半導体ウエハを、それぞれ利用してもよい。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１（Ａ）及び図１（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図２（Ａ）及び図２（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図３（Ａ）から図３（Ｄ）は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図５は、本発明を適用した実施の形態に係る半導体装置の製造方法について説明するための図である。図６は、本発明を適用した実施の形態に係る方法で製造した半導体装置が実装された回路基板を示す図である。図７は、本発明を適用した実施の形態に係る方法で製造した半導体装置を有する電子機器を示す図である。図８は、本発明を適用した実施の形態に係る方法で製造した半導体装置を有する電子機器を示す図である。

符号の説明

１０…半導体ウエハ、１１…領域、１４…パッド、２０…配線基板、２２…配線パターン、２４…電気的接続部、２６…切断領域、３０…樹脂部、４０…半導体チップ、１００…半導体モジュール

Claims

複数の半導体チップとなる領域を有し、前記領域毎にグループ化された複数のパッドが設けられた半導体ウエハと、複数の配線パターンを有する配線基板とを、樹脂部を介して接着し、それぞれのグループの前記パッドといずれかの前記配線パターンの電気的接続部とを対向させて電気的に接続して半導体モジュールを形成すること、及び、
前記半導体モジュールを切断して、前記半導体ウエハを前記領域毎に分割し、前記配線基板を前記配線パターン毎に分割することを含む半導体装置の製造方法。
請求項１記載の半導体装置の製造方法において、
前記半導体モジュールを、それぞれの前記配線パターンがいずれかの前記半導体チップとなる領域とオーバーラップする領域内に配置されるように形成し
前記半導体モジュールを切断する工程で、前記配線基板を、前記半導体チップとなる領域よりも小さな個片に分割する半導体装置の製造方法。
請求項１又は請求項２記載の半導体装置の製造方法において、
前記配線基板は、それぞれの前記配線パターンが電気的に接続されていない半導体装置の製造方法。
請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
前記配線基板は、前記配線パターン毎に分割するための切断領域を有し、
前記配線パターンは、前記切断領域を避けて形成されてなる半導体装置の製造方法。
複数の半導体チップとなる領域を有し、前記領域毎にグループ化された複数のパッドが設けられた半導体ウエハと、
複数の配線パターンを有する配線基板と、
前記半導体ウエハと前記配線基板とを接着する樹脂部と、
を含み、
それぞれのグループの前記パッドは、いずれかの前記配線パターンの電気的接続部と対向して電気的に接続されてなる半導体モジュール。
請求項５記載の半導体モジュールにおいて、
それぞれの前記配線パターンは、いずれかの前記半導体チップとなる領域とオーバーラップする領域内に形成されてなる半導体モジュール。
請求項５又は請求項６記載の半導体モジュールにおいて、
それぞれの前記配線パターンは、電気的に接続されていない半導体モジュール。
請求項５から請求項７のいずれかに記載の半導体モジュールにおいて、
前記配線基板は、前記配線パターン毎に分割するための切断領域を有し、
前記配線パターンは、前記切断領域を避けて形成されてなる半導体モジュール。