TW201507067A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201507067A
TW201507067A TW102146736A TW102146736A TW201507067A TW 201507067 A TW201507067 A TW 201507067A TW 102146736 A TW102146736 A TW 102146736A TW 102146736 A TW102146736 A TW 102146736A TW 201507067 A TW201507067 A TW 201507067A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor device
line
holding portion
reinforcing
Prior art date
Application number
TW102146736A
Other languages
English (en)
Inventor
Hiroyuki Maeda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201507067A publication Critical patent/TW201507067A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明之實施形態之半導體裝置包括金屬製之保持部、載置於上述保持部之半導體晶片、及由上述保持部之一部分彎曲而形成之補強部。上述補強部包含自上述保持部之表面凹陷之槽與位於該槽之背面側之凸部。

Description

半導體裝置及其製造方法
本發明之實施形態係關於一種半導體裝置及其製造方法。
本發明提供一種以鑄模樹脂密封半導體晶片之半導體裝置。
該半導體裝置係期望防止半導體晶片之損傷。
本發明之實施形態係提供一種適合於防止半導體晶片之損傷之半導體裝置及其製造方法。
實施形態之半導體裝置包括金屬製之保持部、載置於上述保持部之半導體晶片、及由上述保持部之一部分彎曲而形成之補強部。上述補強部包含自上述保持部之表面凹陷之槽與位於該槽之背面側之凸部。
1‧‧‧半導體裝置
2‧‧‧基板
2a‧‧‧第1面
2b‧‧‧第2面
2c‧‧‧第1端部
2d‧‧‧第2端部
3‧‧‧控制器晶片
4‧‧‧保持部
4a‧‧‧第1面
4b‧‧‧第2面
5‧‧‧半導體晶片
5a‧‧‧第1邊
5b‧‧‧第2邊
5c‧‧‧第3邊
5d‧‧‧第4邊
6‧‧‧密封部
11‧‧‧接著薄膜
12‧‧‧接合線
13‧‧‧被動零件
15‧‧‧基材
16a‧‧‧第1部分
16b‧‧‧第1部分
17‧‧‧第2部分
18‧‧‧接著薄膜
21‧‧‧接著薄膜
22‧‧‧接合線
24‧‧‧補強部
24a‧‧‧槽
24b‧‧‧線狀凸部
31‧‧‧第1線
32‧‧‧第2線
33‧‧‧第3線
34‧‧‧第4線
35‧‧‧圓弧部
41‧‧‧第1線
42‧‧‧第2線
43‧‧‧第3線
51‧‧‧第1線
52‧‧‧第2線
53‧‧‧第3線
61‧‧‧注入口
62‧‧‧背面部
64‧‧‧第1線
65‧‧‧第2線
66‧‧‧第3線
67‧‧‧第4線
71‧‧‧第1線
72‧‧‧第2線
73‧‧‧第3線
74‧‧‧第4線
81‧‧‧第5線
91‧‧‧第1線
92‧‧‧第2線
93‧‧‧第3線
94‧‧‧第4線
101‧‧‧第1線
102‧‧‧第2線
103‧‧‧第3線
104‧‧‧第4線
105‧‧‧第5線
c1‧‧‧第1角部
c2‧‧‧第2角部
g1‧‧‧間隙
g2‧‧‧間隙
g3‧‧‧間隙
g4‧‧‧間隙
t‧‧‧突出量
圖1係模式性顯示第1實施形態之半導體裝置之剖面圖。
圖2係模式性顯示圖1中之半導體裝置之保持部之俯視圖。
圖3係模式性顯示圖1中之半導體裝置之內部構成之俯視圖。
圖4係顯示圖1中之半導體裝置之製造方法之一例之流程圖。
圖5係模式性顯示第2實施形態之半導體裝置之保持部之俯視圖。
圖6係模式性顯示圖5中之半導體裝置之內部構成之俯視圖。
圖7係模式性顯示第3實施形態之半導體裝置之剖面圖。
圖8係模式性顯示圖7中之半導體裝置之內部構成之俯視圖。
圖9係模式性顯示補強部之第1變化例之剖面圖。
圖10係模式性顯示補強部之第2變化例之剖面圖。
圖11係模式性顯示第4實施形態之半導體裝置之內部構成之俯視圖。
圖12係模式性顯示第5實施形態之半導體裝置之內部構成之俯視圖。
圖13係模式性顯示第6實施形態之半導體裝置之內部構成之俯視圖。
圖14係模式性顯示第7實施形態之半導體裝置之內部構成之俯視圖。
圖15係模式性顯示第8實施形態之半導體裝置之內部構成之俯視圖。
以下，參照圖式說明本發明之實施形態。
於本說明書中，對若干要素附有複數種表述之例。另，該等表述之例畢竟僅為例示，並非否定以其他表述方式表述上述要素者。又，關於未附有複數種表述之要素，亦可以其他表述方式加以表述。
又，圖式係模式性者，有厚度與平面尺寸之關係或各層厚度之比例等與實物不同之情形。又，於圖式相互間亦有包含彼此之尺寸關係或比例不同之部分之情形。
(第1實施形態)
圖1至圖4係顯示第1實施形態之半導體裝置1。半導體裝置1為例如半導體記憶裝置，且為例如NAND型快閃記憶體。雖然半導體裝置1之一例為microSD(商標)卡，但並非限定於此者。
圖1係模式性顯示半導體裝置1之剖面圖。如圖1所示，半導體裝 置1係所謂之SiP(system in package：系統級封裝)類型之半導體裝置，具有基板2、控制器晶片3、保持部4、半導體晶片5、及密封部6。
基板2(e.g.配線基板)具有例如環氧玻璃樹脂製之基材與設置於該基材之配線圖案。基板2具有第1面2a(e.g.安裝面)與位於與該第1面2a為相反之側之第2面2b(e.g.外部端子面)。第1面2a及第2面2b彼此大致平行，且各自朝基板2之延伸方向延伸。
於基板2之第1面2a上，設置有配線圖案。於基板2之第2面2b上，設置有例如露出至半導體裝置1之外部之外部連接端子。又，基板2具有第1端部2c與位於與該第1端部2c為相反之側之第2端部2d。
如圖1所示，控制器晶片3係載置於基板2之第1面2a。控制器晶片3為「零件」、「電子零件」、及「第1半導體晶片」各自之一例。控制器晶片3控制半導體晶片5之動作。控制器晶片3根據例如來自外部之指令，進行半導體晶片5之資料之寫入、讀出、及抹除等，而管理半導體晶片5之資料之記憶狀態。
於控制器晶片3與基板2之第1面2a之間，設置有接著薄膜11(i.e.接著層)。控制器晶片3係以接著薄膜11固定於基板2之第1面2a。又，控制器晶片3係以接合線12電性連接於基板2之第1面2a。
又，於基板2之第1面2a，安裝有被動零件13(參照圖3)。被動零件13為「零件」、「電子零件」各自之一例。被動零件13雖為例如電容器或電阻，但並非限定於該等者。被動零件13係電性連接於基板2。
圖2係模式性顯示半導體裝置1之保持部4之俯視圖。圖3係模式性顯示半導體裝置1之內部構成之俯視圖。保持部4(e.g.支持部、載置部、台、框架、引線框架、基台)係安裝於基板2之第1端部2c，且朝基板2之外側大幅度延伸。保持部4係與基板2大致平行地延伸。
保持部4例如較基板2更大。保持部4為金屬製之板材，較基板2更薄。保持部4係藉由切割例如金屬板即基材15(參照圖2)之一部分而 形成。
保持部4具有例如一對第1部分16a、16b(e.g.安裝部)與第2部分17(e.g.機床部)。第1部分16a、16b係安裝於基板2之第1面2a。於第1部分16a、16b與基板2之間，設置有接著薄膜18(i.e.接著層)。第1部分16a、16b係由接著薄膜18固定於基板2之第1面2a。如圖2所示，一對第1部分16a、16b係分開設置於保持部4之寬度方向之兩端部。
如圖1及圖3所示，保持部4之第2部分17為搭載晶片之部分。第2部分17自第1部分16a、16b朝基板2之外側延伸。第2部分17位於基板2之外側。即，第2部分17係自基板2突出(i.e.鼓出、懸空)之部分，而於半導體裝置1之厚度方向(i.e.基板2之厚度方向)上不會與基板2重疊。
如圖1及圖3所示，半導體晶片5(i.e.第2半導體晶片)係自與基板2為相反之側，載置於保持部4之第2部分17。半導體晶片5為例如任意之記憶體晶片，且為例如NAND型快閃記憶體晶片。
詳細而言，保持部4具有載置半導體晶片5之第1面4a與位於與該第1面4a為相反之側之第2面4b。第2面4b係面向基板2安裝於基板2。
如圖1所示，於半導體晶片5與保持部4之間，設置有接著薄膜21(i.e.接著層)。半導體晶片5係由接著薄膜21固定於保持部4。於半導體晶片5與基板2之間，設置有接合線22。半導體晶片5係以接合線22電性連接於基板2之第1面2a。
如圖1至圖3所示，於保持部4之第2部分17設置有補強部24(e.g.槽加工部、壓製加工部)。補強部24係藉由以例如壓製加工使保持部4之一部分彎曲而形成。補強部24包含自保持部4之表面凹陷之槽24a(i.e.凹部)與位於該槽24a之背面側之線狀之凸部24b。
凸部24b係藉由以壓製加工設置槽24a，而向與槽24a為相反之側突出之部分。凸部24b係與槽24a一體化設置，且沿槽24a延伸。在本實施形態中，凸部24b為三角形狀(e.g.二等邊三角形狀)之彎曲部。
在本實施形態中，補強部24係設置於由半導體晶片5覆蓋之位置，且於保持部4之厚度方向與半導體晶片5重疊。在本實施形態中，於保持部4之第1面4a設置有槽24a，且於第2面4b設置有凸部24b。即，凸部24b向與半導體晶片5為相反之側突出。因此，凸部24b不會與半導體晶片5干涉。凸部24b之突出量t例如較保持部4之厚度更大。
在一例中，於基板2之厚度為230μm，且保持部4之厚度為127μm之半導體裝置1中，凸部24b之突出量t只要未達收斂至半導體裝置1之外形尺寸之330μm就可為任意高度。
如圖3所示，本實施形態之補強部24為包圍半導體晶片5之中央部周圍之框狀。詳細而言，半導體晶片5具有規定其外形之第1邊5a、第2邊5b、第3邊5c、及第4邊5d。補強部24具有沿著第1邊5a之第1線31、沿著第2邊5b之第2線32、沿著第3邊5c之第3線33、及沿著第4邊5d之第4線34與連接該等間之圓弧部35。
如圖1至圖3所示，半導體裝置1具有密封部6(i.e.樹脂部、鑄模、鑄模樹脂部)。密封部6之一例為樹脂(i.e.環氧樹脂)。密封部6一體(i.e.一體密封)覆蓋基板2之第1面2a、控制器晶片3、保持部4、半導體晶片5、補強部24、及接合線12、22。密封部6形成半導體裝置1之封裝之外形。
接著，對半導體裝置1之製造方法之一例進行說明。
圖4係顯示半導體裝置1之製造方法之一例之流程圖。如圖4所示，首先，準備成為保持部4之材料之基材15(步驟S1)。基材15為例如可切割複數個保持部4之大小之金屬板。
接著，利用壓製加工使保持部4成形(步驟S2)。此時，於加工保持部4之外形的同時於保持部4中形成補強部24。即，於加工保持部4之外形之壓製模具內，設置有加工補強部24之形狀。藉此，利用1次壓製加工大致同時形成保持部4之外形與補強部24。
接著，於保持部4安裝半導體晶片5，且於基板2安裝控制器晶片3(步驟S3)。另，半導體晶片5之安裝與控制器晶片3之安裝係何者優先進行皆可。
接著，對半導體晶片5及控制器晶片3進行打線接合，且將半導體晶片5及控制器晶片3電性連接於基板2(步驟S4)。接著，注入鑄模樹脂，而形成覆蓋半導體晶片5及控制器晶片3之密封部6(步驟S5)。
接著，自基材15切斷半導體裝置1，而使半導體裝置1單片化(步驟S6)。藉此，提供半導體裝置1。
根據此種構成之半導體裝置1，可謀求防止半導體晶片5之損傷。即，半導體裝置於在製造時或製品之實際使用時(e.g.插拔或保管時)，向半導體裝置施加「加權」或「彎曲方向之力」之情形中，有於製品本體及內部所搭載之半導體晶片上產生「裂紋」或「缺口」此類不良之情形。此係因為由於載置半導體晶片之保持部較薄，故來自外部之應力易作用於半導體晶片。
因此，本實施形態之半導體裝置1設置有由保持部4之一部分彎曲而形成之補強部24。補強部24包含自保持部4之表面凹陷之槽24a與位於該槽24a之背面側之凸部24b。藉由將此種補強部24設置於保持部4，保持部4之強度變高，而變得不易彎曲或扭曲。因此，應力不易作用於載置於保持部4之半導體晶片5，從而可謀求防止半導體晶片5之損傷。
本發明者為加以驗證，而進行以下之驗算、比較。作為驗算模型，係將材質設定為銅，將尺寸設定為縱50×橫50×厚度1mm，且以平面狀之板材與具備經壓製加工成二等邊三角形狀之補強部之板材，驗算、比較彎曲1mm所需之力(懸臂/前端加權模型)。其結果，確認與平面狀之板材相比，具備上述補強部之板材彎曲1mm需要大約3倍之力(即彎曲強度為3倍)。因此，可知藉由於保持部4中設置補強部 24，可提高保持部4之強度。
在本實施形態中，補強部24係設置於由半導體晶片5覆蓋之位置。凸部24b向與半導體晶片5為相反之側突出。藉此，可在由半導體晶片5覆蓋之位置上設置補強部24，而可直接提高保持部4之載置半導體晶片5之區域之強度。藉此，可進而謀求防止半導體晶片5之損傷。
在本實施形態中，補強部24為包圍半導體晶片5之中央部之周圍之框狀。根據此種形狀之補強部24，可使相對彎曲或扭曲等各種應力之強度變大，而可更有效地保護半導體晶片5。又，根據此種形狀之補強部24，可有效地保護特別容易產生損傷之半導體晶片5之中央部。
接著，對第2至第8實施形態之半導體裝置1進行說明。另，與第1實施形態之構成具有相同或類似功能之構成係附註相同符號而省略其說明。又，下述說明以外之構成與第1實施形態相同。
(第2實施形態)
接著，參照圖5及圖6說明第2實施形態之半導體裝置1。圖5係模式性顯示半導體裝置1之保持部4之俯視圖。圖6係模式性顯示半導體裝置1之內部構成之俯視圖。
如圖5及圖6所示，本實施形態之補強部24並非圍欄形狀，而係局部(i.e.選擇性)設置於保持部4。補強部24包含例如3個部分，即第1線41、第2線42、及第3線43。第1線41係沿著半導體晶片5之第3邊5c。第2線42係與第1線41大致平行地延伸，且沿著半導體晶片5之第4邊5d。第3線43係朝與第1線41及第2線42交叉(e.g.大致正交)之方向延伸。第3線43係位於半導體晶片5之中央部之背面側，且於第1線41與第2線42之間延伸。
根據此種構成之半導體裝置1，可與第1實施形態同樣地謀求防止半導體晶片5之損傷。在本實施形態中，補強部24包含位於半導體 晶片5之中央部之背面側之部分。根據此種形狀之補強部24，可有效地保護特別容易產生損傷之半導體晶片5之中央部。
(第3實施形態)
接著，參照圖7及圖8說明第3實施形態之半導體裝置1。圖7係模式性顯示半導體裝置1之剖面圖。圖8係模式性顯示半導體裝置1之內部構成之俯視圖。
如圖7所示，本實施形態之補強部24係向與第1實施形態為相反之側突出。即，於保持部4之第2面4b設置有槽24a，且於第1面4a設置有凸部24b。凸部24b之突出量t例如較保持部4之厚度更大。
在一例中，於基板2之厚度為230μm，保持部4之厚度為127μm之半導體裝置1中，凸部24b之突出量t只要未達收斂至半導體裝置1之外形尺寸之173μm就可為任意高度。
如圖8所示，補強部24係設置於偏離半導體晶片5之位置，而不會與半導體晶片5重疊。補強部24以包圍半導體晶片5之至少一部分之方式設置於半導體晶片5之周圍。補強部24包含第1線51、第2線52、及第3線53。
第1線51係沿著半導體晶片5之第2邊5b。第2線52係沿著半導體晶片5之第3邊5c。第3線53係沿著半導體晶片5之第4邊5d。雖然第1至第3線51、52、53亦可相互分離，但由於若相互連接則保持部4之強度進而提高故較佳。
根據此種構成之半導體裝置1，可與第1實施形態同樣地謀求防止半導體晶片5之損傷。在本實施形態中，補強部24係設置於偏離半導體晶片5之位置。凸部24b係設置於保持部4之第1面4a。根據此種構成，即便在無法於保持部4之第2面4b上設置凸部24b之情形中，亦可於保持部4中設置補強部24。又，若補強部24包圍半導體晶片5之至少一部分，則可更有效地保護半導體晶片5。
接著，參照圖9及圖10，顯示第1至第3實施形態之補強部24之變化例。如圖9所示，補強部24並不限於如上述第1至第3實施形態所示般之三角形狀之彎曲部，亦可為例如圓弧狀之曲部。又，如圖10所示，補強部24亦可為複數種形狀、例如三角形狀之彎曲部與圓弧狀之曲部所組合之形狀。另，補強部24之形狀若為可以壓製技術成形之形狀，則其剖面形狀並不特別限定。又，該等變化例亦可於以下所有實施形態中加以應用。
(第4實施形態)
其次，參照圖11說明第4實施形態之半導體裝置1。圖11係模式性顯示半導體裝置1之保持部4之俯視圖。
如圖11所示，密封部6具有注入形成該密封部6之樹脂(e.g.鑄模樹脂)之注入口61。該注入口61作為注入樹脂之入口之痕跡殘留於密封部6之表面。注入口61係在樹脂注入製程中面向模具之注入孔之區域。在本實施形態中，注入口61係設置於密封部6之角部。
如圖11所示，密封部6具有背面部62。背面部62相對半導體晶片5位於與注入口61為相反之側。背面部62為「於與注入口之間半導體晶片所存在之區域」之一例。背面部62由於自注入口61位於例如對角，故樹脂之流動距離較長。又，由於半導體晶片5成為障礙物(i.e.阻礙物)妨礙樹脂之填充，故為填充性容易惡化之區域之一。另，為便於說明，背面部62係施加陰影線而予以表示。
半導體晶片5包含第1角部c1與第2角部c2。第1角部c1係半導體晶片5之4個角部中最接近注入口61之角部。第2角部c2位於與第1角部c1為對角之位置。背面部62鄰接於例如第2角部c2。
如圖11所示，補強部24自保持部4之第1面4a突出。補強部24以包圍半導體晶片5之至少一部分之方式設置於半導體晶片5之周圍。補強部24包含第1線64、第2線65、第3線66、及第4線67。
第1線64係沿著半導體晶片5之第1邊5a。第2線65係朝與第1線64交叉(e.g.大致正交)之方向延伸，且沿著半導體晶片5之第4邊5d。第2線65與第1線64連接。藉此，設置有L字形之第1補強部。
另一方面，第3線66係沿著半導體晶片5之第2邊5b。第4線67係朝與第3線66交叉(e.g.大致正交)之方向延伸，且沿著半導體晶片5之第3邊5c。第4線67與第3線66連接。藉此，設置有L字形之第2補強部。
如圖11所示，於第2線65與第3線66之間，設置有間隙g1。於第1線64與第4線67之間，設置有間隙g2。藉此，自注入口61注入之樹脂可通過第2線65與第3線66之間之間隙g1、及第1線64與第4線67之間之間隙g2，流動至背面部62。
如圖11所示，補強部24包含朝背面部62延伸之部分。在本實施形態中，第1線64及第4線67係朝背面部62延伸。藉此，自注入口61注入之樹脂之一部分係沿第1線64及第4線67流動(i.e.由第1線64及第4線67引導)，而導向背面部62。即，在本實施形態之半導體裝置1之製造方法中，藉由使樹脂沿補強部24流動，可將穩定量之樹脂輸送至背面部62。
根據此種構成，可與第1實施形態同樣地謀求防止半導體晶片5之損傷。又，在本實施形態中，可謀求提高密封部6之填充性。即，在本實施形態之半導體裝置1中，補強部24包含向密封部6之背面部62延伸之部分。
在本實施形態中，樹脂之流動可藉由於流道上設置槽或凸部，而控制其流動。因此如本實施形態所示，若補強部24包含向密封部6之背面部62延伸之部分，則自注入口61進入之樹脂之一部分由補強部24之槽24a及凸部24b引導而導向密封部6之背面部62。藉此，可抑制密封部6之填充不良。即，補強部24亦具有提高保持部4之強度且提高 樹脂之填充性之效果。
(第5實施形態)
接著，參照圖12說明第5實施形態之半導體裝置1。圖12係模式性顯示半導體裝置1之保持部4之俯視圖。另，與第4實施形態之構成具有相同或類似功能之構成係附註相同符號而省略其說明。又，下述說明以外之構成與第4實施形態相同。
如圖12所示，在本實施形態中，注入口61位於密封部6之端部之中央部。背面部62係將半導體晶片5夾於中間，而位於與注入口61為相反之側。補強部24包含第1線71、第2線72、第3線73、及第4線74。
第1線71係沿著半導體晶片5之第1邊5a。第2線72係於與第1線71之間空開間隙g3而沿著半導體晶片5之第1邊5a。第3線73係朝與第1線71交叉(e.g.大致正交)之方向延伸，且沿著半導體晶片5之第3邊5c。藉此，設置有L字形之第1補強部。第4線74係朝與第2線72交叉(e.g.大致正交)之方向延伸，且沿著半導體晶片5之第4邊5d。藉此，設置有L字形之第2補強部。
如圖12所示，於第1線71與第2線72之間，設置有間隙g3。藉此，自注入口61注入之樹脂可通過第1線71與第2線72之間之間隙g3，流動至背面部62。
如圖12所示，補強部24包含向背面部62延伸之部分。在本實施形態中，第1線71及第2線72係向背面部62延伸。藉此，自注入口61注入之樹脂之一部分係由第1線71及第2線72之槽24a及凸部24b引導，而導向背面部62。
根據此種構成，可與第1實施形態同樣地謀求防止半導體晶片5之損傷。又，根據本實施形態之構成，可與第4實施形態同樣地謀求提高密封部6之填充性。
(第6實施形態)
接著，參照圖13說明第6實施形態之半導體裝置1。圖13係模式性顯示半導體裝置1之保持部4之俯視圖。另，與第4實施形態之構成具有相同或類似功能之構成係附註相同符號而省略其說明。又，下述說明以外之構成與第4實施形態相同。
如圖13所示，在本實施形態中，補強部24係自保持部4之第2面4b突出。補強部24包含第1線64、第2線65、第3線66、第4線67、及第5線81。另，第1至第4線64、65、66、67之構成與第4實施形態大致相同。
第5線81位於半導體晶片5之背面側，且位於半導體晶片5之中央部之背面側。第5線81係向背面部62延伸。藉此，自注入口61注入之樹脂之一部分由第5線81引導，而導向背面部62。
根據此種構成，可與第1實施形態同樣地謀求防止半導體晶片5之損傷。又，根據本實施形態之構成，可與第4實施形態同樣地謀求提高密封部6之填充性。
(第7實施形態)
接著，參照圖14說明第7實施形態之半導體裝置1。圖14係模式性顯示半導體裝置1之保持部4之俯視圖。另，與第4實施形態之構成具有相同或類似功能之構成係附註相同符號而省略其說明。又，下述說明以外之構成與第4實施形態相同。
如圖14所示，在本實施形態中，補強部24自保持部4之第2面4b突出。補強部24包含第1線91、第2線92、第3線93、及第4線94。
第1線91係沿著半導體晶片5之第3邊5c。第1線91係向背面部62延伸。第2線92係朝與第1線91交叉(e.g.大致正交)之方向延伸，且沿著半導體晶片5之第2邊5b。藉此，設置有L字形之補強部24。第3線93位於半導體晶片5之中央部之背面側。第3線93與第1線91大致平行地延伸。第4線94係沿著半導體晶片5之第4邊5d。
根據此種構成，可與第1實施形態同樣地謀求防止半導體晶片5之損傷。又，根據本實施形態之構成，可與第4實施形態同樣地謀求提高密封部6之填充性。
(第8實施形態)
接著，參照圖15說明第8實施形態之半導體裝置1。圖15係模式性顯示半導體裝置1之保持部4之俯視圖。另，與第4實施形態之構成具有相同或類似功能之構成係附註相同符號而省略其說明。又，下述說明以外之構成與第4實施形態相同。
如圖15所示，在本實施形態中，補強部24係自保持部4之第2面4b突出。補強部24包含第1線101、第2線102、第3線103、第4線104、及第5線105。
第1線101係沿著半導體晶片5之第3邊5c。第1線91向背面部62延伸。第2線102係沿著半導體晶片5之第4邊5d。第3至第5線103、104、105係在與第2線102交叉(e.g.大致正交)之方向，向第1線101延伸。於第1線101與第3至第5線103、104、105之間，設置有間隙g4。
根據此種構成，可與第1實施形態同樣地謀求防止半導體晶片5之損傷。又，根據本實施形態之構成，可與第4實施形態同樣地謀求提高密封部6之填充性。
以上，雖已說明第1至第8實施形態，但本發明並非限定於該等者。各實施形態之構成係可適當變化、交換或組合而實施。
雖已說明本發明之數個實施形態，但該等實施形態係作為例子而提示者，並非意欲限定發明之範圍。該等新穎之實施形態係可以其他各種形態實施，且在不脫離發明主旨之範圍內，可進行各種省略、置換、變更。該等實施形態或其變化係包含於發明之範圍或主旨，且包含於申請專利範圍所記載之發明與其均等之範圍內。
1‧‧‧半導體裝置
2‧‧‧基板
2a‧‧‧第1面
2b‧‧‧第2面
2c‧‧‧第1端部
2d‧‧‧第2端部
3‧‧‧控制器晶片
4‧‧‧保持部
4a‧‧‧第1面
4b‧‧‧第2面
5‧‧‧半導體晶片
6‧‧‧密封部
11‧‧‧接著薄膜
12‧‧‧接合線
16a‧‧‧第1部分
17‧‧‧第2部分
18‧‧‧接著薄膜
21‧‧‧接著薄膜
22‧‧‧接合線
24‧‧‧補強部
24a‧‧‧槽
24b‧‧‧線狀凸部
t‧‧‧突出量

Claims (14)

  1. 一種半導體裝置，其係包含：基板；控制器晶片，其載置於上述基板；保持部，其係較上述基板更薄之金屬製之板材，且包含安裝於上述基板之第1部分與朝上述基板外側延伸之第2部分；半導體晶片，其載置於上述保持部之第2部分；及補強部，其係由上述保持部之第2部分之一部分彎曲而形成，且包含自上述保持部之表面凹陷之槽與位於該槽之背面側之線狀之凸部。
  2. 如請求項1之半導體裝置，其中上述保持部包含載置上述半導體晶片之第1面與位於與該第1面為相反之側之第2面；且上述補強部設置於由上述半導體晶片覆蓋之位置，上述凸部設置於上述第2面。
  3. 如請求項2之半導體裝置，其中上述補強部為包圍上述半導體晶片之中央部周圍之框狀。
  4. 如請求項2之半導體裝置，其中上述補強部包含位於上述半導體晶片之中央部之背面側之部分。
  5. 如請求項1之半導體裝置，其中上述保持部包含載置上述半導體晶片之第1面與位於與該第1面為相反之側之第2面；且上述補強部設置於偏離上述半導體晶片之位置，上述凸部設置於上述第1面。
  6. 如請求項5之半導體裝置，其中上述補強部包圍上述半導體晶片 之至少一部分。
  7. 如請求項1之半導體裝置，其中進而包含：接合線，其跨上述半導體晶片與上述基板；及密封部，其一體化密封上述控制器晶片、上述保持部、上述半導體晶片、上述補強部、及上述接合線。
  8. 如請求項7之半導體裝置，其中上述密封部包含形成該密封部之鑄模樹脂之注入口與於與該注入口之間上述半導體晶片所存在之區域；且上述補強部包含向上述密封部之上述區域延伸之部分。
  9. 一種半導體裝置，其包含：金屬製之保持部；半導體晶片，其載置於上述保持部；及補強部，其係由上述保持部之一部分彎曲而形成，且包含自上述保持部之表面凹陷之槽與位於該槽之背面側之凸部。
  10. 一種半導體裝置之製造方法，其係如下：準備基材；藉由對上述基材進行壓製加工，而於上述基材大致同時形成保持部之外形與補強部，其中該補強部包含自上述保持部之表面凹陷之槽與位於該槽之背面側之凸部；將半導體晶片載置於上述保持部；且以鑄模樹脂密封上述保持部及上述半導體晶片。
  11. 如請求項10之半導體裝置之製造方法，其中上述保持部包含第1面與位於與該第1面為相反之側之第2面；上述凸部係設置於上述第2面；且上述半導體晶片係載置於上述第1面而與上述補強部重疊。
  12. 如請求項11之半導體裝置之製造方法，其中上述補強部為包圍上 述半導體晶片之中央部周圍之框狀。
  13. 如請求項11之半導體裝置之製造方法，其中上述補強部包含位於上述半導體晶片之中央部之背面側之部分。
  14. 如請求項10之半導體裝置之製造方法，其中以上述鑄模樹脂形成之密封部包含上述鑄模樹脂之注入口與於與該注入口之間上述半導體晶片所存在之區域；上述補強部包含向上述密封部之上述區域延伸之部分；且上述鑄模樹脂之一部分沿上述補強部流動而填充至上述密封部之上述區域。
TW102146736A 2013-08-02 2013-12-17 半導體裝置及其製造方法 TW201507067A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361861461P 2013-08-02 2013-08-02

Publications (1)

Publication Number Publication Date
TW201507067A true TW201507067A (zh) 2015-02-16

Family

ID=52426926

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146736A TW201507067A (zh) 2013-08-02 2013-12-17 半導體裝置及其製造方法

Country Status (2)

Country Link
US (1) US20150035128A1 (zh)
TW (1) TW201507067A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608590B (zh) * 2015-03-16 2017-12-11 Toshiba Memory Corp Semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608590B (zh) * 2015-03-16 2017-12-11 Toshiba Memory Corp Semiconductor memory device

Also Published As

Publication number Publication date
US20150035128A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
US8004071B2 (en) Semiconductor memory device
JP5337110B2 (ja) 半導体記憶装置
JP6607887B2 (ja) 半導体装置
JP4867990B2 (ja) メモリカード
TW201834173A (zh) 半導體裝置
JP2002124626A (ja) 半導体装置
US20110210432A1 (en) Semiconductor device and method of manufacturing the same
TWI548037B (zh) Semiconductor device and memory device
US9997484B2 (en) Semiconductor device and manufacturing method of the same
TW201507067A (zh) 半導體裝置及其製造方法
JP5275019B2 (ja) 半導体装置
JP4937581B2 (ja) 電子装置
JP2010182873A (ja) 半導体デバイス
TW201916317A (zh) 半導體裝置
CN108933123B (zh) 半导体封装以及制造该半导体封装的方法
CN103855132B (zh) 用于三维集成电路的装置和方法
JP5626109B2 (ja) モールドパッケージ
TWI546918B (zh) Semiconductor device
TWI799138B (zh) 半導體裝置之製造方法
JPH04320365A (ja) 樹脂封止型半導体装置およびメモリカード
TWI474456B (zh) Semiconductor device and manufacturing method thereof
TWI581349B (zh) Semiconductor device manufacturing method
JP2006229263A (ja) 半導体装置
TW201939626A (zh) 半導體裝置
JP2012023390A (ja) 電子装置