TWI799138B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI799138B
TWI799138B TW111105447A TW111105447A TWI799138B TW I799138 B TWI799138 B TW I799138B TW 111105447 A TW111105447 A TW 111105447A TW 111105447 A TW111105447 A TW 111105447A TW I799138 B TWI799138 B TW I799138B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
adhesive layer
semiconductor device
plate
manufacturing
Prior art date
Application number
TW111105447A
Other languages
English (en)
Other versions
TW202312288A (zh
Inventor
築山慧至
青木秀夫
金野司
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202312288A publication Critical patent/TW202312288A/zh
Application granted granted Critical
Publication of TWI799138B publication Critical patent/TWI799138B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75984—Shape of other portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75985—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75988—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

實施方式之半導體裝置之製造方法具有如下工序：將第1半導體元件載置於基板上；及將板狀構件與第1接著層積層而成之構件收容於筒夾中，且將已加熱之第1接著層壓合於載置有第1半導體元件之基板上。筒夾於收容板狀構件與第1接著層積層而成之構件之面，具有楊氏模數較高之構件與楊氏模數較低之構件。

Description

半導體裝置之製造方法
本發明之實施方式係關於一種半導體裝置之製造方法。
於以往之將NAND(與非)快閃記憶體晶片積層而成之封裝中，於利用DAF(Die Attach Film，裸片貼裝膜)埋入設置於基板上之控制器晶片時會使用筒夾。若利用筒夾進行埋入，則於存在控制器晶片之部分與不存在控制器晶片之部分應力不同，因此有時於控制器晶片上之DAF產生凸部。
一個實施方式提供一種內部平坦性較佳之半導體裝置之製造方法。 實施方式之半導體裝置之製造方法具有如下工序：將第1半導體元件載置於基板上；及將板狀構件與第1接著層積層而成之構件收容於筒夾中，且將已加熱之上述第1接著層壓合於載置有上述第1半導體元件之上述基板上；且上述筒夾於收容上述板狀構件與上述第1接著層積層而成之構件之面，具備具有第1楊氏模數之第1構件與具有較上述第1楊氏模數低之第2楊氏模數之第2構件。 根據上述構成，可提供內部平坦性較佳之半導體裝置之製造方法。
以下，參照附圖對實施方式進行說明。
本說明書中，對若干要素附有複數種表述例。
再者，該些表述例只不過係例示，並不否定上述要素能用其他表述來進行表述。此外，對於未附複數種表述之要素，亦可用其他表述來進行表述。
此外，附圖係模式性之圖，厚度與平面尺寸之關係、各層之厚度之比率等有時與實際情況不同。此外，於附圖相互間亦有時會包含相互之尺寸關係或比率不同之部分。此外，附圖中省略一部分符號。
本說明書中，工序中不僅包含獨立之工序，而且亦包含與其他工序或其他處理之組合。於本說明書中之數值條件下，當記載有複數個數值範圍時，該數值範圍之上限值或下限值亦可置換為其他數值範圍之上限值或下限值。於記載有本說明書中之數值條件之上限值與下限值時，亦可將上限值與下限值置換為組合之數值範圍之條件。
(第1實施方式) 第1實施方式涉及一種半導體裝置之製造方法。圖1表示半導體裝置100之模式性剖視圖。實施方式之半導體裝置100，更具體而言係搭載有NAND快閃記憶體晶片等之半導體封裝。再者，X方向、Y方向及Z方向相互交叉，較佳為相互正交。
半導體裝置100係記憶裝置之一例。半導體裝置100具有基板1、第1半導體元件2、導電性接合劑3、焊料球4、第1樹脂層5、板狀構件6、第2半導體元件7、第2樹脂層8、焊墊9、接合線10、焊墊11、接合線12、焊墊13及密封材14。
基板1係第1半導體元件2等之支持基板。更具體而言，基板1係多層配線基板。於基板1之第1面側設置有第1半導體元件2。於基板1之與第1面對向之第2面側，設置有用以與半導體裝置100之外部連接之焊料球4等半球狀之電極。圖1之基板1包含1個焊墊9。半導體裝置100可包含複數個焊墊9。
第1半導體元件2載置於基板1上。第1半導體元件2例如係倒裝晶片。第1半導體元件2被第1樹脂層5覆蓋。第1半導體元件2經由導電性接合劑3而與基板1連接。於半導體裝置100係記憶裝置時，第1半導體元件2例如係控制器晶片，第2半導體元件7係半導體記憶體晶片。控制器晶片係控制半導體記憶體晶片之讀寫及抹除等之半導體晶片。第1半導體元件2不僅位於圖1所示之位置，而且亦於板狀構件6與第1樹脂層5之積層方向上位於與板狀構件6重疊之場所來被第1樹脂層5密封。
第1半導體元件2係與板狀構件6相比面積較小之構件。例如，第1半導體元件2之朝向板狀構件6之面之面積，係板狀構件6之朝向第1半導體元件2之面之面積之13%以上且27%以下。
導電性接合劑3將第1半導體元件2與基板1電連接。導電性接合劑3例如係焊料等。導電性接合劑3與未於圖1中示出之基板1上之焊墊連接。於第1半導體元件2不係倒裝晶片時，第1半導體元件2可經由未於圖1中示出之接合線而與基板1連接。
焊料球4係與半導體裝置100之外部電連接之端子。於半導體裝置100設置有複數個焊料球4。
第1樹脂層5係設置於基板1與板狀構件6之間及第1半導體元件2與板狀構件6之間之絕緣性之樹脂層。第1樹脂層5較佳為亦設置於基板1與第1半導體元件2之間。第1樹脂層5與基板1積層。第1樹脂層5較佳為無間隙(空隙)地亦設置於基板1與第1半導體元件2之間。第1樹脂層5例如包含環氧樹脂。第1樹脂層5例如係第1接著層5A硬化而成者。更具體而言，第1樹脂層5例如係張貼於板狀構件6之DAF之裸片黏結用接著層硬化而成者。第1樹脂層5之厚度較佳為70 [μm]以上且200 [μm]以下。若第1樹脂層5之厚度較薄，則有時第1半導體元件2之密封不充分。此外，若第1樹脂層5之厚度過於厚，則半導體裝置100之封裝高度會變高。由此，第1樹脂層5之厚度更佳為80 [μm]以上且140 [μm]以下，進而佳為從第1半導體元件2之朝向板狀構件6之面至基板1為止之距離之1.1倍以上且2.0倍以下。
板狀構件6設置於第1樹脂層5上。板狀構件6係Si層、絕緣層或第3半導體元件。由板狀構件6與基板1夾隔第1樹脂層5。圖1之半導體裝置100係板狀構件6為第3半導體元件之形態。第3半導體元件例如係半導體記憶體晶片。作為第3半導體元件之板狀構件6具有焊墊11。焊墊11經由接合線10而與基板1連接。對於焊墊11及接合線10，圖1中示出1個焊墊11及1個接合線10，但半導體裝置100可包含複數個焊墊11及複數個接合線10。
第2半導體元件7隔著第2樹脂層8而設置於板狀構件6上。第2半導體元件7例如係半導體記憶體晶片。第2半導體元件7具有焊墊13。焊墊13經由接合線12而與板狀構件6之焊墊11電連接。半導體記憶體晶片係進行資料之讀寫之半導體晶片。作為非揮發性記憶體晶片，可使用NAND記憶體晶片、相變化記憶體晶片、電阻變化記憶體晶片、強介電記憶體晶片、磁記憶體晶片等。作為揮發性記憶體晶片，可使用DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)等。第2半導體元件7及作為板狀構件6之第3半導體元件等包含於半導體裝置100中之半導體記憶體晶片，除個體差以外，較佳為相同電路且相同構造之半導體晶片。此外，本實施方式中，可使用非揮發性記憶體晶片、揮發性記憶體晶片作為半導體記憶體晶片。使半導體記憶體晶片一面於X方向偏移一面進行積層之段數不僅可如圖1那樣設為2段，亦可設為3段以上。
如圖1所示，於包含2個以上之半導體記憶體晶片時，半導體記憶體晶片較佳為一面於X方向偏移一面於Z方向上積層。
第2樹脂層8係設置於板狀構件6與第2半導體元件7之間之絕緣性之樹脂層。第1樹脂層5，例如包含環氧樹脂。第2樹脂層8例如係第2接著層8A硬化而成者。更具體而言，第2樹脂層8例如係貼附於第2半導體元件7之DAF之裸片黏結用接著層硬化而成者。於板狀構件6之凹凸較大時，使第2樹脂層8相對較厚來填埋板狀構件6之凹凸，但由於實施方式之板狀構件6之平坦性較高，因此即便使第2樹脂層8之厚度較薄，亦易於載置第2半導體元件7。藉由使第2樹脂層8之厚度較薄，可降低半導體裝置100之封裝高度。由此，第2樹脂層8之厚度較佳為3 [μm]以上且10 [μm]以下。即便相對於厚度較厚之第2半導體元件7，亦可使第2樹脂層8之厚度較薄，因此第2樹脂層8之厚度進而佳為第2半導體元件7之厚度之0.06倍以上且0.34倍以下。實施方式中，可使第2樹脂層8之厚度較薄，因此第2樹脂層8之厚度較佳為第1樹脂層5之厚度之0.015倍以上且0.143倍以下。
密封材14將設置於基板1之第1面側之第1半導體元件2、板狀構件6、第2半導體元件7密封。密封材14例如係模塑樹脂。
接下來，對半導體裝置100之製造方法進行說明。圖2之半導體裝置100之製造方法之流程圖中所示之半導體裝置100之製造方法具有：工序(S01)，其係將第1半導體元件2載置於基板1上；工序(S02)，其係將板狀構件6與第1接著層5A積層而成之構件收容於筒夾20中，且將已加熱之第1接著層5A壓合於載置有第1半導體元件2之基板1上；工序(S03)，其係使第1接著層5A硬化；工序(S04)，其係將第2接著層8A與第2半導體元件7積層而成之構件設置於板狀構件6上；工序(S05)，其係形成將第2半導體元件7與基板1電連接之配線；及工序(S06)，其係形成密封材14。
參照圖3之工序剖視圖，對將第1半導體元件2載置於基板1上之工序(S01)進行說明。圖3之工序剖視圖係於基板1上載置有第1半導體元件2。首先，將第1半導體元件2載置於基板1之第1面上，藉由導電性接合劑3將基板1與第1半導體元件2電連接。於第1半導體元件2不為倒裝晶片時，例如形成未圖示之接合線來使第1半導體元件2與基板1電連接。
參照圖4之工序剖視圖，說明將板狀構件6與第1接著層5A積層而成之構件收容於筒夾20中，且將已加熱之第1接著層5A壓合於載置有第1半導體元件2之基板1上之工序(S02)。圖4之工序剖視圖表示載置有第1半導體元件2之基板1及收容於筒夾20中之板狀構件6與第1接著層5A積層而成之構件。例如將從貼附有DAF之晶圓切出並單片化之板狀構件6以筒夾20吸附，從DAF薄膜將板狀構件6與第1接著層5A積層而成之構件收容於筒夾20中。使收容有板狀構件6與第1接著層5A積層而成之構件之筒夾20移動至第1半導體元件2上，使第1接著層5A之面壓抵而壓合於基板1及第1半導體元件2。
第1接著層5A及第2接著層8A例如係DAF之裸片黏結用接著層。第1接著層5A及第2接著層8A分別係硬化前之第1樹脂層5及第2樹脂層8。第1接著層5A及第2樹脂層8A包含環氧樹脂。
壓合時對第1接著層5A進行加熱以使第1接著層5A易於變形。藉由對筒夾20進行加熱，或直接使第1接著層5A變熱來對第1接著層5A進行加熱。若於壓合第1接著層5A時第1接著層5A硬化，則會成為壓合不良之原因，因此於壓合時，較佳為第1接著層5A不硬化。為了降低第1接著層5A之黏度，壓合時之第1接著層5A之溫度較佳為50[℃]以上且150[℃]以下。若第1接著層5A之溫度低於50[℃]，則第1接著層5A之黏度難以降低，從而難以較佳地密封第1半導體元件2。此外，若第1接著層5A之溫度高於150[℃]，則第1接著層5A之黏度過於下降而易於產生滲出，或第1接著層5A易於硬化。由此，壓合時之第1接著層5A之溫度更佳為70[℃]以上且130[℃]以下。
此外，進行壓合之時間較佳為0.5[秒]以上且5.0[秒]以下。為了防止壓合中之第1接著層5A之硬化，從對第1接著層5A進行加熱至結束壓合為止之時間較佳為10.0[秒]以下。此外，若壓合時間過短，則壓合不充分，從而第1半導體元件2之密封變得不充分，或沿著第1半導體元件2之形狀之凸形狀容易形成於第1接著層5A及板狀構件6。由此，進行壓合之時間更佳為1.5[秒]以上且3.0[秒]以下。
此外，壓合時以收容有板狀構件6與第1接著層5A之筒夾20對載置有第1半導體元件2之基板1施加之壓力，較佳為5×10 4[Pa]以上且5×10 5[Pa]以下。若壓力過低，則壓合容易變得不充分。此外，若壓力過高，則容易產生滲出。因此，壓合時由收容有板狀構件6與第1接著層5A之筒夾20對載置有第1半導體元件2之基板1施加之壓力，更佳為1×10 5[Pa]以上且3×10 5[Pa]以下。
圖5及圖6表示顯示實施方式之筒夾20與第1半導體元件2之位置關係之模式剖視圖。筒夾20之收容板狀構件6與第1接著層5A積層而成之構件之面具有：第1構件22，其具有第1楊氏模數；及第2構件23，其具有較第1楊氏模數低之第2楊氏模數。第2構件23設置於第1構件22之外周側。
於進行壓合之工序(S02)中，第1構件22之和第1半導體元件2對向之面，與第1半導體元件2之和第1構件22對向之面，於基板1與第1接著層5A之壓合方向即Z方向上重疊。第1構件22之與第1半導體元件2對向之面，較佳為較第1半導體元件2之與第1構件22對向之面寬。於進行壓合之工序(S02)中，第1構件22之和第1半導體元件2對向之面，與第1半導體元件2之和第1構件22對向之面之整個表面，較佳為於基板1與第1接著層5A之壓合方向即Z方向上重疊。較佳為以第1構件22壓抵存在第1半導體元件2之基板1之面，以第2構件23壓抵此以外之不存在第1半導體元件2之基板1之面，因此第1構件22之和第1半導體元件2對向之面，與第1半導體元件2之和第1構件22對向之面之整個表面，於基板1與第1接著層5A之壓合方向即Z方向上重疊，第1構件22之朝向第1半導體元件2之面之面積，較佳為第1半導體元件2之朝向第1構件22之面之面積之90%以上且110%以下，更佳為99%以上且101%以下。
圖5之筒夾20係表示與圖4之工序剖視圖相同之方向上之筒夾20之剖視圖。相對於圖5之剖面方向垂直之方向之筒夾20之剖視圖，係圖6之剖視圖。圖7表示筒夾20之收容板狀構件6與第1接著層5A積層而成之構件之面之模式圖。筒夾20之收容板狀構件6與第1接著層5A積層而成之構件之面，係X方向之長度為L 1且Y方向之長度為L 2之矩形。L 1與L 2之長度係根據板狀構件6之形狀來選擇。
於筒夾固持器21設置有具有第1楊氏模數之第1構件22與具有較第1楊氏模數低之第2楊氏模數之第2構件23。筒夾固持器21較佳為以金屬、陶瓷等剛性較高之構件構成。於筒夾固持器21設置有連通至孔24、25之孔，藉由筒夾固持器21之孔來對孔24、25施加負壓，吸附板狀構件6與第1接著層5A積層而成之構件且收容於設置有第1構件22與第2構件23之面。
第1構件22係單層或多層。第1構件22例如較佳為選自由金屬板、陶瓷板及含有填料之橡膠板所組成之群中之1種板或包含1種以上之積層板。填料較佳為金屬粒子或/及陶瓷等無機物之粒子。填料較佳為選自由例如銀粒子、金粒子、氧化鋁及二氧化矽所組成之群中之1種以上。橡膠單質之楊氏模數並不十分高，因此使用填料以提高楊氏模數。填料之粒徑較佳為5 [μm]以上且100 [μm]以下。此外，含有填料之橡膠中之填料之填充率較佳為50[Vol%]以上且95[Vol%]以下。含有填料之橡膠板較佳為例如為含有填料之天然橡膠或合成橡膠。作為合成橡膠，可使用選自由例如丁基橡膠、苯乙烯-丁二烯橡膠、異戊二烯橡膠、乙烯丙烯橡膠、乙烯丙烯二烯橡膠、胺基橡膠、矽酮橡膠、氟橡膠等所組成之群中之1種以上。
50[℃]以上且150[℃]以下之範圍之第1構件22之楊氏模數，較佳為2×10 9[Pa]以上且2×10 10[Pa]以下，於50[℃]以上且150[℃]以下之範圍更佳為10×10 9[Pa]以上且15×10 9[Pa]以下。第1構件22之楊氏模數係進行DMA測定(動態黏彈性測定)而求得。此外，第1構件22較佳為熱導率較高。若第1構件22之熱導率較高，則容易將第1構件22正下方之第1接著層5A加熱。藉由選擇位置地對第1構件22正下方之第1接著層5A進行加熱，壓合時可抑制第1接著層5A之外周部分之軟化，由此抑制產生滲出。此外，較佳為藉由選擇位置地對第1構件22正下方之第1接著層5A進行加熱，而使壓合時抵接於第1半導體元件2之上表面之第1接著層5A容易沿著第1半導體元件2之外周變形，從而第1半導體元件2上之第1接著層5A之平坦性提高。由此，第1構件22之熱導率更佳為1 [W/mK]以上且100 [W/mK]以下。
第2構件23較佳為例如橡膠板。第2構件23係單層或多層。第2構件23之橡膠板較佳為天然橡膠、合成橡膠等橡膠板。作為合成橡膠，可使用選自由例如丁基橡膠、苯乙烯-丁二烯橡膠、異戊二烯橡膠、乙烯丙烯橡膠、乙烯丙烯二烯橡膠、胺基橡膠、矽酮橡膠、氟橡膠等所組成之群中之1種以上。第2構件23亦以較低之填充率使用上述填料。第2構件23中之填料之填充率，較佳為0.0[Vol%]以上且3.0[Vol%]以下。
50[℃]以上且150[℃]以下之範圍之第2構件23之楊氏模數，較佳為1×10 7[Pa]以上且2×10 9[Pa]以下，於50[℃]以上且150[℃]以下更佳為2×10 6[Pa]以上且1×10 7[Pa]以下。第2構件23之楊氏模數係進行DMA測定(動態黏彈性測定)而求得。此外，第2構件23較佳為熱導率較低。若第2構件23之熱導率較低，則難以將第2構件23正下方之第1接著層5A加熱。藉由選擇位置地不將第2構件23正下方之第1接著層5A加熱，而於壓合時抑制第1接著層5A之外周部分之軟化，由此抑制產生滲出。由此，第2構件23之熱導率更佳為0.1 [W/mK]以上且0.3 [W/mK]以下。
50[℃]以上且150[℃]以下之範圍之第1構件22之楊氏模數，較佳為50[℃]以上且150[℃]以下之範圍之第2構件23之楊氏模數之100倍以上且20000倍以下，更佳為200倍以上且7500倍以下。藉由壓合時之楊氏模數之差較大，而可使壓合後之板狀構件6之平坦性提高，且降低第1接著層5A之滲出量。
第1構件22之熱導率較佳為第2構件23之熱導率之3.3倍以上且1000倍以下，更佳為3.3倍以上且34倍以下。藉由熱導率之差較大，而可使壓合後之板狀構件6之平坦性提高，且降低第1接著層5A之滲出量。
從利用第1構件22以較高之壓力壓合第1半導體元件2之整個表面之觀點而言，第1半導體元件2之寬度，較佳為窄於第1構件22之寬度。更具體而言，X方向之寬度W 1較佳為窄於第1構件22之X方向之寬度L 1，Y方向之寬度W 2較佳為窄於第1構件22之Y方向之寬度L 2。當將第1半導體元件2與筒夾20於基板1與第1接著層5A之壓合方向即Z方向上重疊時，從第1構件22與第2構件23之邊界至第1半導體元件2為止之距離(圖5、6之L 11、L 12、L 21及L 22)，較佳為10 [μm]以上且100 [μm]以下。再者，基板1與第1接著層5A之壓合方向，亦為基板1與第1樹脂層5之積層方向。當將第1半導體元件2與筒夾20於基板1與第1接著層5A之壓合方向即Z方向上重疊時，若從第1構件22與第2構件23之邊界至第1半導體元件2為止之距離過短，則壓合時於第1構件22與第2構件23之邊界附近之第2構件23側，第1接著層5A容易隆起，從而容易形成凸狀之隆起。
從第2構件23之外周至第1構件22與第2構件23之邊界為止之距離(圖5、6之L 13、L 14、L 23及L 24)，較佳為100 [μm]以上且50000 [μm]以下。第2構件23之外周亦為筒夾20之外周，若從第2構件23之外周至第1構件22與第2構件23之邊界為止之距離過短，則滲出容易增大。
若收容板狀構件6與第1接著層5A積層而成之構件之面之整個表面由第1構件22構成，則壓合時一部分被第1半導體元件2壓出之第1接著層5A容易向側面移動而滲出增大。若於第1構件22之外周設置第2構件23，則壓合時一部分被第1半導體元件2壓出之第1接著層5A使第2構件23變形，第1接著層5A可移動至已變形之區域。如此一來，第2構件23之下之第1接著層5A呈凸狀隆起，但由於一部分第1接著層5A亦移動至側面，因此藉由第1半導體元件2之壓合而被壓出之第1接著層5A分為滲出之第1接著層5A與呈凸狀隆起之第1接著層5A，由此可抑制滲出量及呈凸狀隆起之高度這兩方。
基板1及第1半導體元件2由於楊氏模數較高，因此壓抵第1接著層5A時之反作用力較強。相對於基板1之面而較大地突出之存在第1半導體元件2之部分之反作用力特別強。藉由以第1構件22壓抵反作用力較強之區域，可進行平坦性較佳之壓合。
當第1接著層5A呈凸狀隆起時，板狀構件6亦根據第1接著層5A之隆起形狀而變形。板狀構件6之變形量越少，則板狀構件6之平坦性越佳。若板狀構件6變形，則設置於板狀構件6上之第2半導體元件7形成於平坦性欠佳之面上，第2半導體元件7容易彎曲形成或傾斜形成。當第2接著層8A較厚時，容易消除板狀構件6之平坦性較低，但若使第2接著層8A較厚，則半導體裝置100之封裝將會變高。實施方式中，可於平坦性較佳之板狀構件6上形成第2半導體元件7，因此容易製造半導體裝置100，可使第2接著層8A之厚度變薄，從而亦有助於降低半導體裝置100之封裝高度。
如圖7之模式圖所示，於筒夾20之收容板狀構件6與第1接著層5A積層而成之構件之面設置有孔24。圖7中，於楊氏模數較高之第1構件22之中心、且筒夾20之收容板狀構件6與第1接著層5A積層而成之構件之面之中心設置有孔24。孔24貫通第1構件22。孔24係筒夾20之噴嘴，藉由降低孔24內之氣壓，而可將板狀構件6與第1接著層5A積層而成之構件吸附而收容於收容板狀構件6與第1接著層5A積層而成之構件之面。
筒夾20之孔24之位置並不限定於圖7之模式圖所示之位置，於圖8及圖9之筒夾20之收容板狀構件6與第1接著層5A積層而成之構件之面之模式圖中，將筒夾20之孔24之位置例示有複數個。於圖8之模式圖所示之筒夾20之收容板狀構件6與第1接著層5A積層而成之構件之面之第1構件22設置有1個孔24，於第2構件23設置有複數個孔25。於圖9之模式圖所示之筒夾20之收容板狀構件6與第1接著層5A積層而成之構件之面之第1構件22未設置孔24，而於第2構件23設置有複數個孔25。
如顯示圖10之筒夾20與第1半導體元件2之位置關係之模式剖視圖所示，第1構件22與第2構件23亦可於Z方向上積層。筒夾固持器21之中心部分按筒夾固持器21、第1構件22、第2構件23之順序積層。即便第1構件22與第2構件23積層，由於將與第1構件22於Z方向上重疊之第1接著層5A壓合之壓力，較將與第2構件23於Z方向上重疊之第1接著層5A壓合之壓力高，因此平坦性較佳，可抑制產生滲出，該第2構件23不與第1構件22積層。圖10之模式圖中，於收容板狀構件6與第1接著層5A積層而成之構件之側之面設置有第2構件23，但作為圖10之模式圖所示之筒夾20之變化例，可列舉於收容板狀構件6與第1接著層5A積層而成之構件之側之面設置有第2構件23之形態(按筒夾固持器21、第2構件23、第1構件22之順序積層)。此外，例如包含2層第1構件22，且按筒夾固持器21、第1構件22、第2構件23、第1構件22之順序積層之筒夾20等包含於筒夾20之變化例中。於圖10之模式剖視圖之筒夾20之情況下，第1構件22與第2構件23之邊界不係第1構件22與第2構件23之積層面，而係X-Y面方向上之邊界、即相對於壓合方向垂直之方向上之邊界。
此外，如圖10之模式圖所示，第1構件22亦可設置於從筒夾固持器21之中心向外周側移動之位置。即，於Z方向上筒夾20之中心與第1構件22之中心不一致之形態包含於實施方式中。此時，若為X-Z面方向之剖視圖，則滿足L 13＞L 14之關係。若為Y-Z面方向之剖視圖，則滿足L 23＜L 24之關係。該形態下，於將第1半導體元件2與筒夾20於上述基板1與第1接著層5A之壓合方向即Z方向上重疊時，較佳為亦滿足從第1構件22與第2構件23之邊界至第1半導體元件2為止之距離之關係、從第2構件23之外周至第1構件22與第2構件23之邊界為止之距離之關係等。第1構件22之位置能夠根據第1半導體元件2之位置、形狀來適當變更，可於不變更第1半導體元件2之位置、形狀之情況下採用實施方式之製造方法。
藉由使用該筒夾20，第1構件22可以較強之壓力來壓合第1半導體元件2上之第1接著層5A，第2構件23可以較弱之壓力來壓合第1半導體元件2之外周之第1接著層5A，不會於第1半導體元件2上之第1接著層5A及板狀構件6形成較大之凸部，可抑制產生滲出。
第1半導體元件2係面積較小之構件，由此當對整個表面以橡膠之筒夾來壓合時，容易於板狀構件6之中央部分產生較小之凸部。第2半導體元件7係較薄之構件，由此容易因凸部而變形，從而容易對半導體裝置100內之除第1半導體元件2以外之半導體元件之平坦性產生較大之影響。為了避免此情況，列舉過對第2接著層8A使用較厚構件之方法，但如此一來封裝尺寸會變大。若採用實施方式之製造方法，則可抑制凸部之高度，可於不使封裝尺寸增大之情況下提高除第1半導體元件2以外之半導體元件之平坦性。
接下來，參照圖11之工序剖視圖對使第1接著層5A硬化之工序(S03)進行說明。較佳為不以筒夾20進行加壓，而以加壓烘箱使第1接著層5A硬化。硬化之第1接著層5A成為第1樹脂層5。
使第1接著層5A硬化時之第1接著層5A之溫度較佳為100[℃]以上且200[℃]以下，更佳為130[℃]以上且180[℃]以下。
此外，使第1接著層5A硬化之時間較佳為0.5[小時]以上且4.0[小時]以下，更佳為1.0[小時]以上且2.0[小時]以下。
此外，硬化時，較佳為以加壓烘箱施加10 M[Pa]以下之壓力。
接下來，參照圖12之工序剖視圖，就板狀構件6上設置第2接著層8A與第2半導體元件7積層而成之構件之工序(S04)進行說明。例如，以實施方式之筒夾20收容第2接著層8A與第2半導體元件7積層而成之構件，且使該構件壓合於板狀構件6上，接下來，使第2接著層8A硬化而第2接著層8A成為第2樹脂層8。用於收容第2接著層8A與第2半導體元件7積層而成之構件之筒夾，係可與收容板狀構件6與第1接著層5A積層而成之構件之筒夾20相同，亦可為其他筒夾。於板狀構件6為第3半導體元件時，較佳為於相對於壓合方向即Z方向垂直之方向(例如X方向)偏移地於板狀構件6上設置第2接著層8A與第2半導體元件7積層而成之構件。於板狀構件6係Si層、絕緣層時，不於相對於壓合方向即Z方向垂直之方向(例如X方向)偏移地於板狀構件6上設置第2接著層8A與第2半導體元件7積層而成之構件。
接下來，就形成將第2半導體元件7與基板1電連接之配線之工序(S05)進行說明。於將第2半導體元件7形成於板狀構件6上之後，形成將基板1之焊墊9與板狀構件6之焊墊11連接之接合線10、及將板狀構件6之焊墊11與第2半導體元件7之焊墊13連接之接合線12。於板狀構件6係Si層、絕緣層時，利用未圖示之接合線來連接基板1之焊墊9與第2半導體元件7之焊墊13。
接下來，就形成密封材14之工序(S06)進行說明。於形成接合線10、12之後，以將形成於基板1上之構件全部覆蓋之方式形成密封材14。然後，形成焊料球4而獲得圖1之半導體裝置100。
若利用以上說明之方法來製造半導體裝置100，則板狀構件6之平坦性變佳。此處，參照圖13之半導體裝置之局部模式剖視圖，來對板狀構件6之平坦性與滲出進行評估。以角度a來評估平坦性。角度a係藉由位於板狀構件6之中央部分之頂點之P1點和位於板狀構件6之基板1側之相反側之面之端之P2點之線段、與通過和基板1之面平行之面之線所成之角度。若以Z方向上之P1點與P2點之距離來表示之凸部之高度L 3變高，則平坦性降低，角度a變大。角度a較佳為0.002[°]以上且0.017[°]以下。此外，從相同觀點而言，L 3較佳為0 [μm]以上且50 [μm]以下，更佳為0 [μm]以上且25 [μm]以下。若第1樹脂層5上之第1段板狀構件6之平坦性佳，則積載於板狀構件6之上之半導體元件亦可同樣平坦地積載。若角度a大，則積層之半導體元件之數量越增多，平坦性之影響越大，半導體元件之傾斜角度變大而難以積層眾多的半導體元件。藉由提高第1段板狀構件6之平坦性，來積層許多的半導體元件時，可平坦地積載上段側之半導體元件。藉由平坦地積載眾多的半導體元件，而使上段側之半導體元件之位置降低，有助於使封裝尺寸減小等。此外，由於上段側之半導體元件之平坦性亦佳，因此從密封材14之上表面至上段側之半導體元件之距離之偏差變小，亦有對密封材14進行雷射刻印時之損傷難以傳遞至半導體元件之優點。
滲出之寬度L 4係從基板1之面方向之P3點至P4點為止之距離。P3點位於板狀構件6之基板1側之面之端。P4點位於第1樹脂層5之基板1側之端。若滲出之寬度L 4變大，即滲出量增大，則對使接合線10之位置偏移等之設計會有影響。有如下等優點：藉由減少滲出量而容易設計基板1之配線，或藉由將接合線10之位置設置於中心側而可使封裝尺寸變小。
(第2實施方式) 第2實施方式涉及一種半導體裝置。第2實施方式係第1實施方式之半導體裝置100之變化例。圖14表示第2實施方式之半導體裝置101之剖面模式圖。對於第2實施方式與第1實施方式中共通之內容省略其說明。
第2實施方式之半導體裝置101中，板狀構件6係Si層或絕緣層。由於板狀構件6係Si層或絕緣層，因此將板狀構件6與基板1連接之接合線10及將板狀構件6與第2半導體元件7連接之接合線12不包含於半導體裝置101中。代替此，設置將基板1之焊墊9與第2半導體元件之焊墊13連接之接合線15。
圖14之模式圖中，板狀構件6與第2半導體元件7為相同大小，但亦可為板狀構件6具有較第2半導體元件7大之面積，且於大面積之板狀構件6上設置第2半導體元件7。
(第3實施方式) 第3實施方式涉及一種半導體裝置。第3實施方式係第1實施方式之半導體裝置100之變化例。圖15表示第3實施方式之半導體裝置102之剖面模式圖。對第3實施方式與第1實施方式中共通之內容省略其說明。
第3實施方式之半導體裝置102中，積層有6層半導體元件。於第2半導體元件7上設置有第4半導體元件31。於第4半導體元件31上設置有第5半導體元件34。第5半導體元件34向與第4半導體元件31相反之方向偏移而積層。於第5半導體元件34上設置有第6半導體元件35。於第6半導體元件35上設置有第7半導體元件37。於第2半導體元件7與第4半導體元件31之間設置有第3樹脂層32。第3樹脂層32固定第2半導體元件7與第4半導體元件31。於第4半導體元件31與第5半導體元件34之間設置有第4樹脂層33。第4樹脂層33固定第4半導體元件31與第5半導體元件34。於第5半導體元件34與第6半導體元件35之間設置有第5樹脂層36。第5樹脂層36固定第5半導體元件34與第6半導體元件35。於第6半導體元件35與第7半導體元件37之間設置有第6樹脂層38。第6樹脂層38固定第6半導體元件35與第7半導體元件37。
半導體裝置102中所包含之第2半導體元件7、板狀構件6(第3半導體元件)、第4半導體元件31、第5半導體元件34、第6半導體元件35及第7半導體元件37，除個體差以外，較佳為全部為相同電路且相同構造之半導體晶片，除個體差以外，較佳為全部為相同電路且相同構造之半導體記憶體晶片。
半導體裝置102中所包含之第2半導體元件7、板狀構件6(第3半導體元件)、第4半導體元件31、第5半導體元件34、第6半導體元件35及第7半導體元件37，分別具有焊墊11、13、40、43、45、47。第2半導體元件7、板狀構件6(第3半導體元件)、第4半導體元件31、第5半導體元件34、第6半導體元件35及第7半導體元件37之焊墊11、13、40、43、45、47，經由接合線10、12、39、42、44、46而與基板1及第1半導體元件2電連接。
第3樹脂層32、第4樹脂層33、第5樹脂層36及第6樹脂層38，與第2樹脂層8相同係DAF之接著層硬化而成者。
於如半導體裝置102那樣半導體元件之積層數較多時，最下段之板狀構件6之平坦性較大地影響到上段之平坦性，但由於最下段之板狀構件6之平坦性較佳，因此亦將上段側平坦性佳地積層。
以上，對本發明之若干實施方式進行了說明，但該些實施方式係作為例子而提出者，並未意圖限定發明之範圍。該些新穎之實施方式能以其他各種形態來實施，可於不脫離發明主旨之範圍進行各種省略、替換、變更。該些實施方式及其變化例包含於發明之範圍及主旨中，並且包含於權利要求書所記載之發明中及與其相同之範圍內。 [相關申請案之引用]
本申請案基於2021年09月09日申請之先行之日本專利申請案第2021-146718號之優先權之利益，且要求其利益，將其全部內容以引用形式包含於此。
1:基板 2:第1半導體元件 3:導電性接合劑 4:焊料球 5:第1樹脂層 5A:第1接著層 6:板狀構件 7:第2半導體元件 8:第2樹脂層 8A:第2接著層 9:焊墊 10:接合線 11:焊墊 12:接合線 13:焊墊 14:密封材 15:接合線 20:筒夾 21:筒夾固持器 22:第1構件 23:第2構件 24:孔 25:孔 34:第5半導體元件 35:第6半導體元件 36:第5樹脂層 37:第7半導體元件 38:第7半導體元件 39:接合線 40:焊墊 42:接合線 43:焊墊 44:接合線 45:焊墊 46:接合線 47:焊墊 100:半導體裝置 101:半導體裝置 102:半導體裝置 a:角度 L 1:寬度 L 2:寬度 L 3:高度 L 4:寬度 L 11:距離 L 12:距離 L 13:距離 L 14:距離 L 21:距離 L 22:距離 L 23:距離 L 24:距離 P1:點 P2:點 P3:點 W 1:寬度 W 2:寬度 X:方向 Y:方向 Z:方向
圖1係實施方式之半導體裝置之模式性剖視圖。 圖2係實施方式之半導體裝置之製造方法之流程圖。
圖3係實施方式之半導體裝置之製造方法之工序模式剖視圖。
圖4係實施方式之半導體裝置之製造方法之工序模式剖視圖。
圖5係表示實施方式之筒夾與第1半導體元件之位置關係之模式剖視圖。
圖6係表示實施方式之筒夾與第1半導體元件之位置關係之模式剖視圖。
圖7係實施方式之筒夾之收容板狀構件與第1接著層積層而成之構件之面之模式圖。
圖8係實施方式之筒夾之收容板狀構件與第1接著層積層而成之構件之面之模式圖。
圖9係實施方式之筒夾之收容板狀構件與第1接著層積層而成之構件之面之模式圖。
圖10係表示實施方式之筒夾與第1半導體元件之位置關係之模式剖視圖。
圖11係實施方式之半導體裝置之製造方法之工序模式剖視圖。
圖12係實施方式之半導體裝置之製造方法之工序模式剖視圖。
圖13係實施方式之半導體裝置之局部模式性剖視圖。
圖14係實施方式之半導體裝置之模式性剖視圖。
圖15係實施方式之半導體裝置之模式性剖視圖。
1:基板 2:第1半導體元件 3:導電性接合劑 4:焊料球 5:第1樹脂層 6:板狀構件 7:第2半導體元件 8:第2樹脂層 9:焊墊 10:接合線 11:焊墊 12:接合線 13:焊墊 14:密封材 100:半導體裝置 X:方向 Y:方向 Z:方向

Claims (14)

  1. 一種半導體裝置之製造方法，其包含如下工序： 將第1半導體元件載置於基板上；及 將板狀構件與第1接著層積層而成之構件收容於筒夾中，且將已加熱之上述第1接著層壓合於載置有上述第1半導體元件之上述基板上；且 上述筒夾於收容上述板狀構件與上述第1接著層積層而成之構件之面包含：第1構件，其具有第1楊氏模數；及第2構件，其具有較上述第1楊氏模數低之第2楊氏模數。
  2. 如請求項1之半導體裝置之製造方法，其中於進行上述壓合之工序中，上述第1構件之和上述第1半導體元件對向之面，與上述第1半導體元件之和上述第1構件對向之面，於上述基板與上述第1接著層之壓合方向上重疊。
  3. 如請求項1之半導體裝置之製造方法，其中上述第2構件設置於上述第1構件之外周側。
  4. 如請求項1之半導體裝置之製造方法，其中上述第1構件之與上述第1半導體元件對向之面之面積，較上述第1半導體元件之與上述第1構件對向之面之面積寬。
  5. 如請求項1之半導體裝置之製造方法，其中進行上述壓合之工序中，上述第1構件之和上述第1半導體元件對向之面，與上述第1半導體元件之和上述第1構件對向之面之整個表面，於上述基板與上述第1接著層之壓合方向即Z方向上重疊。
  6. 如請求項1之半導體裝置之製造方法，其中上述第1構件之楊氏模數於50[℃]以上且150[℃]以下之範圍為2×10 9[Pa]以上且2×10 10[Pa]以下， 上述第2構件之楊氏模數於50[℃]以上且150[℃]以下之範圍為1×10 7[Pa]以上且2×10 9[Pa]以下。
  7. 如請求項1之半導體裝置之製造方法，其中上述第1構件之熱導率為1 [W/mK]以上且100 [W/mK]以下， 上述第2構件之熱導率為0.1 [W/mK]以上且0.3 [W/mK]以下。
  8. 如請求項1之半導體裝置之製造方法，其中50[℃]以上且150[℃]以下之範圍之上述第1構件之楊氏模數，為50[℃]以上且150[℃]以下之範圍之上述第2構件之楊氏模數之100倍以上且20000倍以下。
  9. 如請求項1之半導體裝置之製造方法，其中上述第1構件之熱導率係上述第2構件之熱導率之3.3倍以上且1000倍以下。
  10. 如請求項1之半導體裝置之製造方法，其中進行上述壓合之工序中，上述第1構件之和上述第1半導體元件對向之面，與上述第1半導體元件之和上述第1構件對向之面之整個表面，於上述基板與上述第1接著層之壓合方向上重疊。
  11. 如請求項10之半導體裝置之製造方法，其中於將上述第1半導體元件與上述筒夾，於上述基板與上述第1接著層之壓合方向上重疊時，從上述第1構件與上述第2構件之邊界至上述第1半導體元件為止之距離，係10 [μm]以上且100 [μm]以下。
  12. 如請求項10之半導體裝置之製造方法，其中從上述第2構件之外周至上述第1構件與上述第2構件之邊界為止之距離，係100 [μm]以上且50000 [μm]以下。
  13. 如請求項1之半導體裝置之製造方法，其中上述第1構件係選自由金屬板、陶瓷板及含有填料之橡膠板所組成之群中之1種板或包含1種以上之積層板。
  14. 如請求項1之半導體裝置之製造方法，其中上述第2構件係橡膠板。
TW111105447A 2021-09-09 2022-02-15 半導體裝置之製造方法 TWI799138B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-146718 2021-09-09
JP2021146718A JP2023039555A (ja) 2021-09-09 2021-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202312288A TW202312288A (zh) 2023-03-16
TWI799138B true TWI799138B (zh) 2023-04-11

Family

ID=85386080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105447A TWI799138B (zh) 2021-09-09 2022-02-15 半導體裝置之製造方法

Country Status (4)

Country Link
US (1) US20230076668A1 (zh)
JP (1) JP2023039555A (zh)
CN (1) CN115799082A (zh)
TW (1) TWI799138B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256501B2 (en) * 2004-12-24 2007-08-14 Renesas Technology Corp. Semiconductor device and manufacturing method of the same
TW202115433A (zh) * 2019-09-05 2021-04-16 日商琳得科股份有限公司 支撐片、保護膜形成用膜、保護膜形成用複合片、以及附保護膜之工件加工物的製造方法
WO2021095370A1 (ja) * 2019-11-15 2021-05-20 昭和電工マテリアルズ株式会社 ダイシング・ダイボンディング一体型フィルム及びその製造方法、並びに半導体装置の製造方法
WO2021130823A1 (ja) * 2019-12-23 2021-07-01 昭和電工マテリアルズ株式会社 ダイシング・ダイボンディング一体型フィルム及びその品質管理方法、並びに半導体装置の製造方法
TW202205315A (zh) * 2020-06-29 2022-02-01 日商日東電工股份有限公司 積層體

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11850874B2 (en) * 2020-03-30 2023-12-26 X Display Company Technology Limited Micro-transfer printing stamps and components
US20240038570A1 (en) * 2021-08-17 2024-02-01 X-Celeprint Limited Transfer printing stamps and methods of stamp delamination
US20230197479A1 (en) * 2021-12-17 2023-06-22 X-Celeprint Limited Stamps with structured microposts

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256501B2 (en) * 2004-12-24 2007-08-14 Renesas Technology Corp. Semiconductor device and manufacturing method of the same
TW202115433A (zh) * 2019-09-05 2021-04-16 日商琳得科股份有限公司 支撐片、保護膜形成用膜、保護膜形成用複合片、以及附保護膜之工件加工物的製造方法
WO2021095370A1 (ja) * 2019-11-15 2021-05-20 昭和電工マテリアルズ株式会社 ダイシング・ダイボンディング一体型フィルム及びその製造方法、並びに半導体装置の製造方法
WO2021130823A1 (ja) * 2019-12-23 2021-07-01 昭和電工マテリアルズ株式会社 ダイシング・ダイボンディング一体型フィルム及びその品質管理方法、並びに半導体装置の製造方法
TW202205315A (zh) * 2020-06-29 2022-02-01 日商日東電工股份有限公司 積層體

Also Published As

Publication number Publication date
US20230076668A1 (en) 2023-03-09
JP2023039555A (ja) 2023-03-22
TW202312288A (zh) 2023-03-16
CN115799082A (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
TWI501378B (zh) 積層型半導體裝置及其製造方法
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
TWI668827B (zh) 半導體裝置、半導體裝置之製造方法及半導體封裝之製造方法
JP2002164492A (ja) インテリジェントパワーモジュールパッケージ
US9443823B2 (en) Semiconductor device including filling material provided in space defined by three semiconductor chips
US8980692B2 (en) Semiconductor device manufacturing method
US8803304B2 (en) Semiconductor package and manufacturing method thereof
JP2012216644A (ja) 半導体装置及びその製造方法
TWI799138B (zh) 半導體裝置之製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
US10964681B2 (en) Semiconductor device and method for manufacturing the same
TWI750439B (zh) 半導體裝置及其製造方法
TWI685943B (zh) 半導體裝置
JP2021015922A (ja) 半導体装置およびその製造方法
TW558810B (en) Semiconductor package with lead frame as chip carrier and fabrication method thereof
JP2021044435A (ja) 半導体装置
KR20070080324A (ko) 접착력이 있는 폴리이미드층을 이용한 반도체 칩의 접착 및적층 방법
US20240105539A1 (en) Semiconductor device and method of manufacturing semiconductor device
TWI843813B (zh) 半導體裝置
TWI795156B (zh) 半導體裝置及半導體裝置之製造方法
JP5234703B2 (ja) 半導体装置の製造方法
TW202145387A (zh) 半導體裝置及其製造方法
US20110211323A1 (en) Circuit board, semiconductor device, and method of manufacturing the semiconductor device
TW202339159A (zh) 半導體裝置及半導體裝置之製造方法
JP2023088006A (ja) 半導体装置及び半導体装置の製造方法