JP2023088006A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023088006A
JP2023088006A JP2021202615A JP2021202615A JP2023088006A JP 2023088006 A JP2023088006 A JP 2023088006A JP 2021202615 A JP2021202615 A JP 2021202615A JP 2021202615 A JP2021202615 A JP 2021202615A JP 2023088006 A JP2023088006 A JP 2023088006A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
protrusions
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021202615A
Other languages
English (en)
Inventor
拓 西山
Taku Nishiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021202615A priority Critical patent/JP2023088006A/ja
Priority to US17/877,419 priority patent/US20230187304A1/en
Priority to TW111129564A priority patent/TW202324552A/zh
Priority to CN202211045340.7A priority patent/CN116264196A/zh
Publication of JP2023088006A publication Critical patent/JP2023088006A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップを搭載した半導体装置の放熱効率の向上を図る。【解決手段】半導体装置は、基板１と、基板１上に設けられ、複数の開口部を有する絶縁層６と、基板１の上方に設けられ、半導体素子が形成された第１面と、第１面に対向し基板１に面する第２面とを有する半導体チップ２ａと、基板１と第２面との間において、基板１上の絶縁層６の複数の開口部に対応する位置に設けられた複数の突起９と、を備える。【選択図】図２

Description

本実施形態は、半導体装置及び半導体装置の製造方法に関する。
放熱構造を有する半導体装置が知られている。
特開２０１５－１７７０６１号公報 特開平８－５５９３１号公報
本発明の一実施形態では、半導体チップを搭載した半導体装置の放熱効率の向上を図る。
本実施形態の半導体装置は、基板と、前記基板上に設けられ、複数の開口部を有する絶縁層と、前記基板の上方に設けられ、半導体素子が形成された第１面と、前記第１面に対向し前記基板に面する第２面とを有する半導体チップと、前記基板と前記第２面との間において、前記基板上の前記絶縁層の前記複数の開口部に対応する位置に設けられた複数の突起と、を備える。
第１の実施形態に係る半導体装置の構造の一例を示す図。 第１の実施形態に係る半導体装置の構造の一例の拡大図。 第１の実施形態に係る半導体装置の構造の別の一例の拡大図。 第１の実施形態に係る半導体装置の製造方法の一例を示す図。 第１の実施形態に係る半導体装置の製造方法の一例を示す図。 第１の実施形態に係る半導体装置の製造方法の一例を示す図。 第１の実施形態に係る半導体装置の製造方法の一例を示す図。 第１の実施形態に係る半導体装置の製造方法の一例を示す図。 第１の実施形態に係る半導体装置の製造方法の一例を示す図。 第２の実施形態に係る半導体装置の構造の一例の拡大図。 第２の実施形態に係る半導体装置の製造方法の一例を示す図。 第２の実施形態に係る半導体装置の製造方法の一例を示す図。 第３の実施形態に係る半導体装置の構造の一例の拡大図。 第３の実施形態に係る半導体装置の製造方法の一例を示す図。 第３の実施形態に係る半導体装置の製造方法の一例を示す図。 第３の実施形態に係る半導体装置の製造方法の一例を示す図。 第４の実施形態に係る半導体装置の概略構成の一例を示す模式平面図。 第４の実施形態に係る半導体装置の概略構成の別の一例を示す模式平面図。 第４の実施形態に係る半導体装置の概略構成のさらに別の一例を示す模式平面図。 第５の実施形態に係る半導体装置の構造の一例を示す図。
以下、発明を実施するための実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し、説明を省略する。
（第１の実施形態）
（構成）
第１の実施形態の半導体装置の構成を、図１から図３を参照して説明する。
図１は、第１の実施形態に係る半導体装置の構造の一例を示す図である。図１に示す半導体装置１００は、基板１と、複数の半導体チップ２ａ、２ｂ、２ｃ、２ｄと、メモリコントローラ３と、ボンディングワイヤ４と、封止樹脂層５と、を備える。
基板１は、例えば、多層配線板、またはシリコンチップ等を用いて形成されている。基板１には、例えば、外部接続端子（図示しない）や、半導体チップ２及びメモリコントローラ３と電気的に接続することが可能な接続パッド（図示しない）が設けられている。
複数の半導体チップ２ａ、２ｂ、２ｃ、２ｄは、基板１の主面上方に設けられる。複数の半導体チップ２ａ、２ｂ、２ｃ、２ｄは接着層を挟んで、一部が重畳するように互いに接着されて積層されている。本実施形態では、４つの半導体チップ２ａ、２ｂ、２ｃ、２ｄが積層されているが、積層される複数の半導体チップの個数はこれに限定されない。以降、複数の半導体チップ２ａ、２ｂ、２ｃ、２ｄを区別しないときは、半導体チップ２と総称する。半導体チップ２としては、例えば、ＮＡＮＤ型フラッシュメモリを用いることができる。
半導体チップ２は、第１面及び第２面を有する。半導体チップ２の第１面には、半導体素子が形成され、図１における半導体チップ２の上面に相当する。半導体チップ２の第２面は、第１面とは反対側の面であり、基板１に面しており、図１における半導体チップの下面に相当する。半導体チップ２は、例えば、基板１上の接続パッドと半導体チップ２の第１面に設けられた電極パッド（図示しない）とを接続することで、基板１と電気的に接続される。
メモリコントローラ３は、基板１の主面上方に設けられる。例えば、メモリコントローラ３は、接着剤（図示しない）を用いて、基板１上に固定される。メモリコントローラ３は、半導体チップ２に対するデータの書き込み及びデータの読み出し等の動作を制御することが可能である。メモリコントローラ３には、例えば、電極パッド（図示しない）が設けられ、電極パッドと基板１上の接続パッドとを接続することで基板１と電気的に接続される。
ボンディングワイヤ４は、半導体チップ２の第１面に設けられた電極パッドと基板に設けられた接続パッドとを接続し、基板１と半導体チップ２とを電気的に接続する。また、ボンディングワイヤ４は、メモリコントローラ３に設けられた電極パッドと基板に設けられた接続パッドとを接続し、基板１とメモリコントローラ３とを電気的に接続する。これにより、半導体チップ２とメモリコントローラ３は、基板１を介して電気的に接続される。ボンディングワイヤ４は、例えば、ＣｕやＡｕ、Ａｌを用いて形成される。
封止樹脂層５は、半導体チップ２、メモリコントローラ３およびボンディングワイヤ４を封止する。封止樹脂層５は、例えば、無機充填材を含み、無機充填材と有機樹脂とを混合した封止樹脂を用いて形成される。無機充填材は、例えば、ＳｉＯ２（酸化シリコン）である。封止樹脂層５の形成方法は、例えば、トランスファーモールド法やコンプレッションモールド法が挙げられる。
図２は、第１の実施形態に係る半導体装置の構造の一例の拡大図である。図２に示すように、基板１と、積層された複数の半導体チップ２ａ、２ｂ、２ｃ、２ｄのうち最も基板１に近い半導体チップ２ａの第２面との間には、絶縁層６と、接着層７と、配線８と、突起９－１と、が備えられている。
絶縁層６は、基板１上に設けられ、複数の開口部を有する。複数の開口部は、例えば、接続パッドの位置や、基板１の配線の空きスペースに形成される。絶縁層６の複数の開口部は、例えば、ダイレクトイメージングによって形成される。絶縁層６は、例えば、絶縁性樹脂材料を用いることが可能である。
接着層７は、基板１と半導体チップ２ａとの間に設けられ、絶縁層６と半導体チップ２ａとを接着することが可能である。半導体装置１００を組み立てる際には、例えば、半導体チップ２ａの第２面に接着層７をつけ、半導体チップ２ａを絶縁層６の上から基板１に押し付けて、半導体チップ２ａと基板１とを接着させる。接着層７は、例えば、熱伝導率が高いものや熱伝導機能を有するものを用いてもよい。
配線８は、例えば、Ｃｕを用いて形成される。配線８は、例えば基板１の主面上に絶縁層６に上部を覆われて設けられている配線８－１と、基板１の内部に埋め込まれた配線８－２と、基板１の主面とは反対側の面に設けられた配線８－３と、配線８－４を有する。
配線８－４は、配線８－１と配線８－２とを電気的に接続している。また配線８－４は、配線８－２と配線８－３とを電気的に接続している。すなわち、配線８－２及び配線８－４を介して、配線８－１と配線８－２とは電気的に接続されている。以降、配線８－１、８－２、８－３、８－４を区別しないときは、配線８と総称する。
突起９－１は、基板１と半導体チップ２aの第２面との間において、基板１上の絶縁層６の複数の開口部に対応する位置に設けられている。突起９－１の材質は、放熱することが可能な材質である。例えば、突起９－１には、放熱に有利な金属等の熱伝導率の高い材料を含むことが好ましい。突起９－１は、開口部に露出した配線８－１に接続し、半導体チップ２と外部接続端子とを接続する配線８とは電気的に独立して設けられている。また、突起９－１は、配線８を介してグランドに接続可能となるようにしてもよい。本実施形態において突起９－１はＣｕを用いて形成されている。図示していないが、基板１と半導体チップ２ａの第２面との間において、突起９－１は複数設けられている。また、半導体チップ２ａの第２面に略垂直な方向における突起９－１の高さは、半導体チップ２ａの第２面に略垂直な方向における絶縁層６の高さよりも高い。なお、本実施形態では、突起９－１は、Ｃｕを用いて形成されているが、Ａｕや半田等の金属を用いて形成されても良い。突起９－１は、例えば、ピラー状の実装部品やバンプであってもよい。
図３は、第１の実施形態に係る半導体装置の構造の別の一例の拡大図である。図３では、突起９－２としてピラー状の実装部品が用いられている。突起９－２としてピラー状の実装部品を用いる場合は、例えば、接着部１０で固定しても良い。接着部１０は例えば半田である。
（製造方法）
第１の実施形態の半導体装置の製造方法を、図４Ａから図４Ｆを参照して説明する。図４Ａから図４Ｆは、第１の実施形態に係る半導体装置の製造方法の一例を示す図である。
基板１と半導体チップ２ａの間において、複数の突起が設けられるが、図４Ａから図４Ｆでは１つの突起について図示する。
図４Ａは基板１上に配線８－１が形成された状態を示す図である。配線８－１を形成するにあたっては、基板１上に配線８となるＣｕを成膜する。そして基板１及び成膜されたＣｕ上にフォトレジストを塗布する。基板１にフォトレジストを塗布した後、露光により配線８のパターンを転写し、現像してパターンを形成する。そして、フォトレジストをマスクとしてＣｕをエッチングし、配線８－１を形成する（図４Ａ）。
続いて、配線８－１を形成した基板１に絶縁層６を塗布する（図４Ｂ）。
そして、例えばダイレクトイメージングによって基板１上の絶縁膜６に複数の開口部を設ける。具体的には、絶縁層６が塗布された基板１を露光し、現像して絶縁層６の開口部を形成する（図４Ｃ）。
基板１上の複数の開口部に対応する位置に、例えば、めっき等で突起９－１を形成する（図４Ｄ）。
突起９－１を形成した後、絶縁層６を薄化する（図４Ｅ）。例えば、ディップ槽の薬液に絶縁層６を浸し、膨潤した部分の絶縁層６を洗浄することで絶縁層６を薄化することが可能である。
以上の工程を経た基板１に対して、第２面に接着層７を塗布した半導体チップ２ａを接着する（図４Ｆ）。具体的には、半導体チップ２ａの第２面が、絶縁膜６と突起９－１とを間に挟んで基板１に面するように、半導体チップ２ａを基板１に接着する。
（効果）
本実施形態によれば、半導体チップ２ａの第２面と基板１との間に複数の突起９－１を設けることで、半導体チップ２ａで発せられた熱を、半導体チップ２ａの第２面から突起９－１及び配線８を介して基板１へと効率的に放熱することができるようになる。本実施形態の構造によれば、突起９－１がない構造に比べて、半導体チップ２の放熱効率を向上させることができる。特に、基板１に対向して接着される半導体チップ２ａの第２面に電極を有していない本実施形態のような半導体チップ構造においては、突起９－１を設けることで第２面から発せられる熱の放熱効果の向上が期待される。また、本実施形態の突起９－１は、基板１と半導体チップ２ａの第２面の間に設けられるため、半導体装置１００のパッケージの厚みを抑えることも可能である。さらに、半導体チップ２ａの第２面に略垂直な方向における突起９－１の高さは、半導体チップ２ａの第２面に略垂直な方向における絶縁層６の高さよりも高いが、突起９－１は半導体チップ２ａの第２面には接していない。そのため、半導体チップ２ａに傷がついたり半導体チップ２ａが割れたりすることを防ぐことができる。
（第２の実施形態）
次に第２の実施形態について説明する。第２の実施形態が第１の実施形態と異なる点は、突起９－３に表面処理が行われている点である。この突起９－３に表面処理が行われている点以外の構成は、第１の実施形態の半導体装置と同様である。
（構成）
第２の実施形態の半導体装置の構成を、図５を参照して説明する。
図５は、第２の実施形態に係る半導体装置の構造の一例の拡大図である。図５に示すように、突起９－３は表面処理９－３ｂが行われている。突起９－３は、例えば、Ｃｕを用いて形成された突起９－３ａにＮｉおよびＡｕを用いて表面処理９－３ｂが行われて形成される。突起９－３の表面処理９―３ｂに用いる金属はＮｉやＡｕに限定されない。
（製造方法）
第２の実施形態の半導体装置の製造方法を、図６Ａ及び図６Ｂを参照して説明する。図６Ａ及び図６Ｂは、第２の実施形態に係る半導体装置の製造方法の一例を示す図である。
図４Ａから図４Ｆに記載の第１の実施形態の製造方法と同様である点は省略する。
図４Ｃに示した、複数の開口部を形成する工程までは同様である。
複数の開口部にＣｕの突起９－３ａを形成する（図６Ａ）。
そして、例えば、ＮｉおよびＡｕを用いて突起９－３ａの表面処理を行う（図６Ｂ）。
この工程により、突起９－３の表面処理９－３ｂが形成される。
表面処理が終わると、第１の実施形態と同様に、図４Ｅ以降の工程を行う。
（効果）
第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、Ｃｕは酸化すると熱伝導率が大幅に低下する。表面処理９－３ｂで用いられるＮｉとＡｕの熱伝導率は、突起９－３ａに用いられるＣｕよりも低いが、Ａｕは金属でＣｕに続いて高い熱伝導率を有する。また、ＡｕはＣｕよりも酸化しにくい。すなわち、本実施形態によれば、第１の実施形態と比較して、比較的高い熱伝導率を有しながら、突起９－３ａに用いられるＣｕの酸化を抑え、向上した放熱効率を維持することが可能である。
（第３の実施形態）
（構成）
次に第３の実施形態について説明する。第３の実施形態が第１の実施形態と異なる点は、突起９－４がワイヤ等を用いてアーチ状に形成されている点である。この突起９－４がワイヤ等を用いてアーチ状に形成されている点以外の構成は、第１の実施形態の半導体装置と同様である。
第３の実施形態の半導体装置の構成を、図７を参照して説明する。
図７は、第３の実施形態に係る半導体装置の構造の一例の拡大図である。図７に示すように、突起９－４は、ワイヤを用いてアーチ状に形成されている。ワイヤは、例えば、ＣｕやＡｕ等の金属を用いて形成される。
（製造方法）
第３の実施形態の半導体装置の製造方法を、図８Ａから図８Ｃを参照して説明する。図８Ａから図８Ｃは、第３の実施形態に係る半導体装置の製造方法の一例を示す図である。
図４Ａから図４Ｆに記載の第１の実施形態の製造方法と同様である点は省略する。
図４Ａに示した、配線８を形成する工程までは同様である。配線８を形成した後、基板１に絶縁層６を塗布する（図８Ａ）。本実施形態において、絶縁層６は第１の実施形態と比較して薄く塗布されている。
そして、図４Ｃと同様に、絶縁層６が塗布された基板１を露光し、現像して絶縁層６の開口部を形成する（図８Ｂ）。
複数の開口部を形成した後、複数の開口部にワイヤを用いてアーチ状の突起９－４を形成する（図８Ｃ）。本実施形態では、第１の実施形態と比較して絶縁層６は薄いため、アーチ状の突起９－４をワイヤボンディングによって形成することが可能である。そして、図４Ｆと同様に、基板１に対して、第２面に接着層７を塗布した半導体チップ２ａを接着する。
（効果）
第３の実施形態によっても、アーチ状に形成されたワイヤの突起９－４を介して半導体チップ２ａの第２面から基板１への放熱効率を向上させることができ、第１の実施形態と同様の効果を得ることができる。また、本実施形態によれば、第１の実施形態と比較して、突起の構造に用いる金属の使用量を抑えることができる。
（第４の実施形態）
次に第４の実施形態について説明する。第４の実施形態が第１の実施形態と異なる点は、複数の突起の配置である。以降、複数の突起９－１～９－５を区別しない場合複数の突起９と総称する。この複数の突起９の配置以外の構成は、第１の実施形態の半導体装置と同様であるので、同一部分には同一符号を付して詳細な説明は省略する。
第４の実施形態の半導体装置の構成を、図９から図１１を参照して説明する。
図９は、第４の実施形態に係る半導体装置の概略構成の一例を示す模式平面図である。図９は、半導体チップ２ａの第２面に略垂直な方向から基板１及び半導体チップ２ａをみた図である。図９に示すように、複数の突起９は、半導体チップ２ａの中央の位置及び半導体チップ２ａの複数の角の位置にそれぞれ設けられている。本実施形態では、半導体チップ２ａは、四角形であるため、中央の位置と四角形の４つの角の位置にそれぞれ設けられている。
図１０は、第４の実施形態に係る半導体装置の概略構成の別の一例を示す模式平面図である。図１０は、半導体チップ２ａの第２面に略垂直な方向から基板１及び半導体チップ２ａをみた図である。図１０に示すように、複数の突起９のそれぞれは、半導体チップ２ａの各辺の中央付近の位置に設けられても良い。
図１１は、第４の実施形態に係る半導体装置の概略構成のさらに別の一例を示す模式平面図である。図１１は、半導体チップ２ａの第２面に略垂直な方向から基板１及び半導体チップ２ａをみた図である。図１１に示すように、複数の突起９は少なくとも３つの突起が含まれる。さらに、少なくとも３つの突起は、半導体チップ２ａが設けられる基板１上に三角形の各頂点位置を構成するように設けられても良い。
なお突起９は、接続パッドの位置や、基板１の配線の空きスペースに形成されるため、上記に示した正確な位置にそれぞれ設けられなくても良い。図９から図１１に示した位置の近くの基板１上の空きスペースに設けられていればよい。また、突起９の配置は上記の配置に限定されない。
（効果）
以上のように、第４の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、半導体装置を組み立てる際には、接着層７が塗布された半導体チップ２ａの第２面を基板１に押し付けて、半導体チップ２ａと基板１とを接着させる。この工程において、突起９が設けられた位置にあたる半導体チップ２ａに力がかかることにより、半導体チップ２ａが割れてしまう恐れがある。本実施形態のように、複数の突起９の配置を分散させることにより、半導体チップ２ａにかかる力が分散され、半導体チップ２ａが割れてしまう可能性を抑えることができる。
（第５の実施形態）
次に第５の実施形態について説明する。第５の実施形態が第１の実施形態と異なる点は、突起９に加えて半導体チップ２の積層方向に放熱部材が設けられている点である。この半導体チップ２の積層方向に放熱部材が設けられている点以外の構成は、第１の実施形態の半導体装置と同様であるので、同一部分には同一符号を付して詳細な説明は省略する。
第５の実施形態の半導体装置の構成を、図１２を参照して説明する。
図１２は、第５の実施形態に係る半導体装置の構造の一例を示す図である。図１２に示す半導体装置１００は、基板１と、複数の半導体チップ２ａ、２ｂ、２ｃ、２ｄと、メモリコントローラ３と、ボンディングワイヤ４と、封止樹脂層５と、金属板１１と、を備える。
金属板１１は、放熱部材の一例であり、半導体チップ２の熱を半導体チップ２の第１面側から放熱することが可能である。金属板１１は、半導体チップ２の積層方向に、接着層７を介して半導体チップ２ｄの第１面に一部重畳して設けられる。金属板１１の少なくとも一部は、例えば、封止樹脂層５から露出していても良い。
（効果）
第５の実施形態によっても第１の実施形態と同様の効果を得ることができる。また、本実施形態によれば、第１の実施形態と比較して、突起９に加えて金属板１１を有するため、半導体チップ２の第２面側からの放熱に加えて第１面側からも放熱することが可能となり、より放熱効率の向上が期待できる。さらに、金属板１１の少なくとも一部が封止樹脂層５から露出している場合は、金属板１１の露出している部分に封止樹脂層５がないため、半導体装置１００からのより効率的な放熱を期待できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１・・・基板、２・・・半導体チップ、３・・・メモリコントローラ、４・・・ボンディングワイヤ、５・・・封止樹脂層、６・・・絶縁層、７・・・接着層、８・・・配線、９・・・突起、１０・・・接着部、１１・・・金属板、１００・・・半導体装置。

Claims (19)

  1. 基板と、
    前記基板上に設けられ、複数の開口部を有する絶縁層と、
    前記基板上方に設けられ、半導体素子が形成された第１面と、前記第１面にとは反対側に位置するとともに前記基板に面する第２面とを有する半導体チップと、
    前記基板と前記第２面との間に、前記絶縁層の前記複数の開口部に対応する位置に設けられた複数の突起と、
    を有する半導体装置。
  2. 前記第２面に垂直な方向における前記複数の突起の高さは、前記第２面に垂直な方向における前記絶縁層の高さよりも高い請求項１に記載の半導体装置。
  3. 前記複数の突起は、放熱することが可能な材質で構成される請求項２に記載の半導体装置。
  4. 前記複数の突起は、金属である請求項２に記載の半導体装置。
  5. 前記複数の突起は、Ｃｕ、Ａｕ、Ｓｎのいずれかを含む請求項４に記載の半導体装置。
  6. 前記複数の突起は、バンプである請求項４に記載の半導体装置。
  7. 前記複数の突起は、実装部品である請求項４に記載の半導体装置。
  8. 前記複数の突起は、表面処理が行われている請求項４に記載の半導体装置。
  9. 前記複数の突起は、ＮｉとＡｕを用いて表面処理が行われている請求項８に記載の半導体装置。
  10. 前記複数の突起は、ワイヤを用いてアーチ状に形成されている請求項４に記載の半導体装置。
  11. 前記半導体チップと外部接続端子とを接続する配線をさらに有し、
    前記複数の突起は、前記配線から電気的に独立している請求項１に記載の半導体装置。
  12. 前記基板と前記第２面との間に設けられ、前記基板と前記半導体チップを接着することが可能であり、熱伝導機能を有する接着層をさらに備える請求項１に記載の半導体装置。
  13. 前記複数の突起は、前記半導体チップの中央の位置及び前記半導体チップの複数の角の位置にそれぞれ設けられる請求項１に記載の半導体装置。
  14. 前記複数の突起は、前記半導体チップが有する各辺の中央の位置に設けられる請求項１に記載の半導体装置。
  15. 前記複数の突起に含まれる少なくとも３つの突起は、前記半導体チップの前記第２面に垂直な方向から見て三角形の各頂点位置を構成するように設けられる請求項１に記載の半導体装置。
  16. 前記半導体チップ上に設けられ、放熱部材をさらに備える請求項１に記載の半導体装置。
  17. 前記半導体チップを封止する封止樹脂層をさらに備え、
    前記放熱部材の一部は、前記封止樹脂層から露出している前記請求項１６に記載の半導体装置。
  18. 基板上に設けられた絶縁膜に複数の開口部を設ける工程と、
    前記基板上の前記複数の開口部に対応する位置に複数の突起を設ける工程と、
    半導体素子が形成された第１面と前記第１面とは反対側の第２面とを有する半導体チップを、前記第２面が前記絶縁膜と前記複数の突起とを間に挟んで前記基板に面するように前記基板上に接着する工程と、
    を備えた半導体装置の製造方法。
  19. 前記第２面に垂直な方向における前記複数の突起の高さは、前記半導体チップの前記第２面に垂直な方向における前記絶縁層の高さよりも高い請求項１８に記載の半導体装置の製造方法。
JP2021202615A 2021-12-14 2021-12-14 半導体装置及び半導体装置の製造方法 Pending JP2023088006A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021202615A JP2023088006A (ja) 2021-12-14 2021-12-14 半導体装置及び半導体装置の製造方法
US17/877,419 US20230187304A1 (en) 2021-12-14 2022-07-29 Semiconductor device and semiconductor device manufacturing method
TW111129564A TW202324552A (zh) 2021-12-14 2022-08-05 半導體裝置及半導體裝置之製造方法
CN202211045340.7A CN116264196A (zh) 2021-12-14 2022-08-30 半导体装置及半导体装置制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021202615A JP2023088006A (ja) 2021-12-14 2021-12-14 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023088006A true JP2023088006A (ja) 2023-06-26

Family

ID=86694954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021202615A Pending JP2023088006A (ja) 2021-12-14 2021-12-14 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230187304A1 (ja)
JP (1) JP2023088006A (ja)
CN (1) CN116264196A (ja)
TW (1) TW202324552A (ja)

Also Published As

Publication number Publication date
US20230187304A1 (en) 2023-06-15
TW202324552A (zh) 2023-06-16
CN116264196A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
JP5936968B2 (ja) 半導体装置とその製造方法
JP4322844B2 (ja) 半導体装置および積層型半導体装置
JP5183708B2 (ja) 半導体装置およびその製造方法
US7829995B2 (en) Semiconductor device and method of fabrication
WO2012107972A1 (ja) 半導体装置
TW201436130A (zh) 具有內建散熱座及增層電路之散熱增益型線路板
KR20080062225A (ko) 전력 소자 패키지
US20100290193A1 (en) Stacked-chip packaging structure and fabrication method thereof
JP2003078105A (ja) スタックチップモジュール
JP2006196709A (ja) 半導体装置およびその製造方法
JP2009049118A (ja) 半導体素子とそれを用いた半導体パッケージ
JP2007250916A (ja) 半導体装置およびその製造方法
JP2023088006A (ja) 半導体装置及び半導体装置の製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP4084737B2 (ja) 半導体装置
JP2000156460A (ja) 半導体装置
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
TWI795156B (zh) 半導體裝置及半導體裝置之製造方法
KR100712499B1 (ko) 열 배출 효율이 증대된 멀티 칩 패키지 및 그 제조방법
TWI832703B (zh) 半導體裝置以及半導體裝置的製造方法
JP2005167159A (ja) 積層型半導体装置
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2007234683A (ja) 半導体装置およびその製造方法
JP2007173655A (ja) 半導体装置