TWI795156B - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI795156B
TWI795156B TW110149667A TW110149667A TWI795156B TW I795156 B TWI795156 B TW I795156B TW 110149667 A TW110149667 A TW 110149667A TW 110149667 A TW110149667 A TW 110149667A TW I795156 B TWI795156 B TW I795156B
Authority
TW
Taiwan
Prior art keywords
pad
chip
semiconductor wafer
film
semiconductor
Prior art date
Application number
TW110149667A
Other languages
English (en)
Other versions
TW202312422A (zh
Inventor
北恒博
伊計斉
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Application granted granted Critical
Publication of TWI795156B publication Critical patent/TWI795156B/zh
Publication of TW202312422A publication Critical patent/TW202312422A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之實施形態提供一種可確實地進行半導體晶片之焊墊與基板之焊墊之接合之半導體裝置。  實施形態之半導體裝置具備：半導體晶片1，其具有鈍化膜11；及安裝基板2，其具有與半導體晶片1之具有鈍化膜11之面對向之面。半導體晶片1具有以自鈍化膜11之表面突出之方式形成之焊墊3。安裝基板2具有焊墊4，在氧化膜或吸附物自焊墊3與焊墊4之接觸區域被去除之狀態下，焊墊3與焊墊4接觸。

Description

半導體裝置及半導體裝置之製造方法
本發明之實施形態係關於一種半導體裝置及半導體裝置之製造方法。
有將半導體晶片無凸塊地搭載於基板上之技術。半導體晶片之複數個焊墊需要分別確實地連接於基板上之複數個接觸焊墊。
本發明所欲解決之課題在於提供一種可確實地進行半導體晶片之焊墊與基板之焊墊之接合之半導體裝置及半導體裝置之製造方法。
實施形態之半導體裝置具備：半導體晶片，其於第1面上具有鈍化膜；及安裝基板，其具有與前述半導體晶片之前述第1面對向之第2面；且前述半導體晶片在前述第1面具有以自前述鈍化膜之表面突出之方式形成之第1焊墊，前述安裝基板在前述第2面具有第2焊墊，在氧化膜或吸附物自前述第1焊墊與前述第2焊墊之接觸區域被去除之狀態下，前述第1焊墊與前述第2焊墊接觸。
以下，參照圖式對於實施形態進行說明。
再者，於以下之說明所使用之各圖中，因將各構成要素在圖式上設為可辨識之程度之大小，故就每一構成要素而使比例尺不同，本發明並不是僅限定於記載於該等圖之構成要素之數量、構成要素之形狀、構成要素之大小之比率、及各構成要素之相對之位置關係者。  (構成)
圖1係本實施形態之半導體晶片1與供安裝該半導體晶片1之基板2之立體圖。半導體晶片1係自半導體晶圓切出之經個片化之裸晶片。於圖1中，半導體晶片1在基板2上被倒裝晶片安裝。
此處，為了將說明簡單化，而對在安裝基板即基板2上搭載1個半導體晶片(以下，亦稱為晶片)1之例進行說明，但亦可為複數個半導體晶片1搭載於基板2上。進而，於複數個半導體晶片1搭載於基板2上時，複數個半導體晶片1可為互不相同之種類之元件。
半導體晶片1係板狀之晶片，具有用於與基板2之電性連接之複數個焊墊(以下稱為晶片焊墊)3。複數個晶片焊墊3設置於半導體晶片1之1個面(圖1中為半導體晶片1之下表面)上。
另一方面，基板2於供安裝半導體晶片1之面上，具有用於與半導體晶片1之電性連接之複數個焊墊(以下，稱為接觸焊墊)4。複數個接觸焊墊4設置於基板2之1個面(圖1中為基板2之上表面)上。如後述般，半導體晶片1在高真空環境下與基板2貼合。
圖2係在半導體晶片1搭載於基板2上之狀態下之半導體晶片1與基板2之剖視圖。圖2顯示沿著圖1之II-II線之半導體晶片1與基板2之剖面。
半導體晶片1之複數個晶片焊墊3藉由倒裝晶片安裝而分別與基板2之接觸焊墊4接觸而電性連接。
倒裝晶片安裝替代導線接合安裝，相應於半導體記憶體封裝之小型化及薄型化之要求而被廣泛使用。特別是，伴隨著行動資訊終端等之高性能化及高功能化，而較多的採用倒裝晶片安裝。在積層複數個晶片而而成之MCP(Multi-Chip-Packag，多晶片封裝)中亦採用倒裝晶片安裝。
如圖2所示之安裝有半導體晶片1之基板2，搭載於各種裝置內。例如，半導體晶片1係非揮發性記憶體即NAND型快閃記憶體之晶片及/或控制非揮發性記憶體之記憶體控制器之晶片。安裝有1或2個以上之晶片1之基板2搭載於SSD(Solid State Drive，固態硬碟)裝置內。
半導體晶片1於一個面上具有鈍化膜11。半導體晶片1之複數個晶片焊墊3分別設置於設置在半導體晶片1之鈍化膜11之複數個開口。各晶片焊墊3與半導體晶片1內之配線電性連接。
另一方面，基板2上之複數個接觸焊墊4設置於供安裝半導體晶片1之表面上。亦即，基板2在與半導體晶片1之具有複數個晶片焊墊3之面對向之面上具有複數個接觸焊墊4。於該表面上，塗佈有阻焊層5。阻焊層5未被塗佈於複數個接觸焊墊4各者之表面上。  (晶片焊墊之構成)
複數個晶片焊墊3各者以自鈍化膜之表面突出之方式設置。圖3係1個晶片焊墊3之剖視圖。
晶片焊墊3以自半導體晶片1之鈍化膜11之開口11a突出之方式形成。具體而言，如圖3所示般，晶片焊墊3具有：作為絕緣膜之層間膜12、及作為導電膜之鋁膜13。晶片焊墊3具有形成於層間膜12上之鋁膜13。鋁膜13以覆蓋層間膜12之方式設置。鋁膜13之頂面(圖3中為上側表面)13a，自鈍化膜11之表面11s突出高度d。亦即，晶片焊墊3之突出部分係鋁膜13之一部分。
圖4係具有與圖3不同之構成之1個晶片焊墊3A之剖視圖。
晶片焊墊3A以自半導體晶片1之鈍化膜11之開口11a突出之方式形成。具體而言，如圖4所示般，晶片焊墊3A具有作為導電膜之鋁膜14、及作為導電膜之追加鋁膜15。追加鋁膜15積層於鋁膜14上。若以鋁膜14為第1導電膜，則追加鋁膜15係藉由再配線製程以覆蓋鋁膜14之方式形成之第2導電膜。追加鋁膜15之頂面(於圖4中為上側表面)15a，自鈍化膜11之表面11s突出高度d。亦即，晶片焊墊3A之突出部分係追加鋁膜15之一部分。  (晶片焊墊之製造方法)
對於晶片焊墊3之製造方法進行說明。
圖5係用於說明晶片焊墊3之製造方法之圖。圖5顯示1個晶片焊墊3之剖面。
如以圖5之SS1所示般，作為絕緣膜之層間膜12形成於半導體晶片1之表面上。進而，各向異性蝕刻(RIE)用之光阻劑21配合晶片焊墊3之形狀在層間膜12上被圖案化。
層間膜12自SS1之狀態藉由各向異性蝕刻(RIE)等而配合晶片焊墊3之形狀被圖案化。
如以SS2所示般，在光阻劑21之去除後，鋁膜13與鈍化膜11藉由濺射、塗佈等而積層於半導體晶片1之表面上。
其後，如以SS3所示般，藉由濺射等而積層保護膜22。其後，藉由各向異性蝕刻(RIE)、化學機械研磨(CMP)等，將保護膜22及鈍化膜11全面回蝕。其結果為，形成如圖3所示之晶片焊墊3。
對於晶片焊墊3A之製造方法進行說明。
圖6係用於說明晶片焊墊3A之製造方法之圖。圖6顯示1個晶片焊墊3A之剖面。當在半導體晶片1之表面上形成晶片焊墊用之鋁膜14之後，塗佈鈍化膜11。鈍化膜11被圖案化，如以SS11所示般，在形成於半導體晶片1之鈍化膜11之凹窪之底部露出鋁膜14。
換言之，鈍化膜11如圖6所示般，以在凹窪之底部之鋁膜14之周圍隆起之方式形成。
接著，如以SS12所示般，藉由濺射、塗佈等而積層追加鋁膜15。
然後，如以SS13所示般，藉由濺射、塗佈等而積層保護膜23。
其後，藉由各向異性蝕刻(RIE)、化學機械研磨(CMP)等，將保護膜23及追加鋁膜15全面回蝕。其結果為，形成如圖4所示之晶片焊墊3A。  (將半導體晶片無凸塊地搭載於基板上之方法)
圖7係用於說明將半導體晶片1無凸塊地搭載於基板2上之方法之圖。
半導體晶片1之製作(S1)、與基板2之製作(S2)彼此分開進行。半導體晶片1之製作(S1)包含複數個晶片焊墊3(或3A)之製作(S3)。關於複數個晶片焊墊3(或3A)之製作(S3)，係如圖5(或圖6)所示般。
亦即，製作在半導體晶片1之一個面上具有鈍化膜11之半導體晶片(1)，且製作以自鈍化膜11之表面突出之方式形成之複數個晶片3。具有複數個接觸焊墊4之基板2與半導體晶片1分開製作。
於半導體晶片1之製作(S1)與基板2之製作(S2)之後，進行表面活化處理(S4)。表面活化處理(S4)於真空下，對半導體晶片1之複數個晶片焊墊3(或3A)及基板2之複數個接觸焊墊4各者之表面分別實施。於複數個晶片焊墊3(或3A)與複數個接觸焊墊4之表面，形成氧化膜，或者附著有各種吸附物。藉由表面活化處理(S4)，而去除該等氧化膜等。
圖8係用於說明對半導體晶片1與基板2之表面活化處理之圖。如圖8所示般，於表面活化處理(S4)中，在高真空下之空間C內，在複數個晶片焊墊3(或3A)及複數個接觸焊墊4之表面，藉由照射離子束或者中子束即射束B(以一點鏈線表示)，而去除接合材料(複數個晶片焊墊3(或3A)及複數個接觸焊墊4)之表面之氧化膜等。
在表面活化處理(S4)之後，進行貼合處理(S5)。圖9係用於說明半導體晶片1與基板2之貼合之圖。於貼合處理(S5)中，在高真空下之空間C內且為常溫下，複數個晶片焊墊3(或3A)與複數個接觸焊墊4分別接觸而接合。
具體而言，於貼合處理(S5)中，使複數個晶片焊墊3(或3A)與複數個接觸焊墊4在進行了各者之對位之後，相互接觸。藉由在高真空下且為常溫下使複數個晶片焊墊3(或3A)與複數個接觸焊墊4接觸，而複數個晶片焊墊3(或3A)與複數個接觸焊墊4瞬間接合。複數個晶片焊墊3(或3A)之表面、及複數個接觸焊墊4之表面被表面活化處理，因此複數個晶片焊墊3(或3A)與複數個接觸焊墊4牢固地接合。此時，在氧化膜或吸附物自各晶片焊墊3(或3A)與各接觸焊墊4之接觸區域被去除之狀態下，各晶片焊墊3(或3A)與各接觸焊墊4接觸。
於先前之使用球狀凸塊將半導體晶片1安裝於基板2上之方法中，由於在中途加入熱步驟，故因熱應力而產生半導體晶片1與基板2之位置偏移，由於在藉由表面活化處理進行之焊墊接合中，不加入熱步驟，故不產生如此之位置偏移之問題。
圖10與圖11係用於說明晶片焊墊3A與接觸焊墊4之接合之圖。圖11顯示追加鋁膜15之頂面15a與接觸焊墊4之表面4a接觸之狀態。
如圖10所示般，以晶片焊墊3A之追加鋁膜15之頂面15a與接觸焊墊4之表面4a接觸之方式，半導體晶片1與基板2對位而被貼合。
如圖10所示般，接觸焊墊4之表面4a有位於形成於阻焊層5之表面之凹窪之底面之情形。即便為如此之情形下，追加鋁膜15之頂面15a亦自鈍化膜11之表面突出。因此，如圖11所示般，追加鋁膜15之頂面15a以嵌合於阻焊層5之凹窪之方式進入。
亦即，基板2於供搭載半導體晶片1之面上具有阻焊劑5。各接觸焊墊4形成於在阻焊劑5上形成之凹窪，各晶片焊墊3(3A)之突出部分與該凹窪嵌合。
接觸焊墊4之表面4a與晶片焊墊3A之表面(追加鋁膜15之頂面15a) 因被表面活化處理，故藉由接觸而瞬間牢固地接合。
如以上所述般，根據上述之實施形態，可提供一種可確實地進行半導體晶片之焊墊與基板之焊墊之接合之半導體裝置及半導體裝置之製造方法。
一般之半導體晶片之複數個晶片焊墊位於較鈍化膜之表面低之位置(亦即無鈍化膜之位置)，因此若僅進行活化處理，基板2之複數個接觸焊墊4與半導體晶片1之晶片焊墊3僅藉由接觸而難以接合。
相對於此，根據上述之實施形態，由於半導體晶片1之晶片焊墊3以自鈍化膜11之表面突出之方式形成，故經表面活化處理之焊墊彼此被確實地牢固地接合。
再者，於上述之實施形態中，作為各焊墊之材料係使用鋁，但亦可為銅等其他導電性材料。
對於本發明之若干個實施形態進行了說明，但所述實施形態作為例子而例示，並非意圖限定發明之範圍。該等新穎之實施形態可利用其他各種形態實施，在不脫離發明之要旨之範圍內可進行各種省略、置換、變更。所述實施形態及其變形，包含於發明之範圍及要旨內，且包含於申請專利範圍所記載之發明及其均等之範圍內。  [關聯申請案之參考]
本申請案享受以日本專利申請案2021-143433號(申請日：2021年9月2日)為基礎申請案之優先權。本申請案藉由參考該基礎申請案而包含基礎申請案之所有內容。
1:半導體晶片 2:基板 3, 3A:晶片焊墊 4:焊墊 4a:表面 5:阻焊層 11:鈍化膜 11a:開口 11s:表面 12:層間膜 13:鋁膜 13a:頂面 14:鋁膜 15:追加鋁膜 15a:頂面 21:光阻劑 22:保護膜 23:保護膜 B:射束 C:空間 d:高度 II-II:線 S1:半導體晶片之製作 S2:基板之製作 S3:晶片之製作 S4:表面活化處理 S5:貼合處理
圖1係實施形態之半導體晶片與供安裝該半導體晶片之基板之立體圖。  圖2係實施形態之半導體晶片搭載於安裝基板上之狀態下之半導體晶片與基板之剖視圖。  圖3係實施形態之半導體晶片之1個焊墊之剖視圖。  圖4係實施形態之具有與圖3不同之構成之半導體晶片之1個焊墊之剖視圖。  圖5係用於說明實施形態之半導體晶片之焊墊之製造方法之圖。  圖6係用於說明實施形態之半導體晶片之焊墊之製造方法之圖。  圖7係用於說明實施形態之將半導體晶片無凸塊地搭載於安裝基板上之方法之圖。  圖8係用於說明實施形態之對於半導體晶片與安裝基板之表面活化處理之圖。  圖9係用於說明實施形態之半導體晶片與安裝基板之貼合之圖。  圖10係用於說明實施形態之半導體晶片之焊墊與安裝基板之焊墊之接合之圖。  圖11係用於說明實施形態之半導體晶片之焊墊與安裝基板之焊墊之接合之圖。
1:半導體晶片
3:焊墊
11:鈍化膜
11a:開口
11s:表面
12:層間膜
13:鋁膜
13a:頂面
d:高度

Claims (5)

  1. 一種半導體裝置，其具備：半導體晶片，其在第1面上具有鈍化膜；及安裝基板，其具有與前述半導體晶片之前述第1面對向之第2面；且前述半導體晶片於前述第1面具有以自前述鈍化膜之表面突出之方式形成之第1焊墊，前述安裝基板於前述第2面具有第2焊墊，在氧化膜或吸附物自前述第1焊墊與前述第2焊墊之接觸區域被去除之狀態下，前述第1焊墊與前述第2焊墊接觸，前述第1焊墊具有形成於絕緣膜上之導電膜，前述第1焊墊之突出部分係前述導電膜之一部分。
  2. 如請求項1之半導體裝置，其中前述安裝基板具有設置於前述第2面上之阻焊劑，前述第2焊墊形成於在前述阻焊劑上形成之凹窪，前述第1焊墊之突出部分與前述凹窪嵌合。
  3. 如請求項1之半導體裝置，其中前述半導體晶片係非揮發性記憶體晶片、或控制前述非揮發性記憶體之控制器晶片。
  4. 如請求項1之半導體裝置，其中前述第1焊墊係將鋁用作導電材而形成。
  5. 一種半導體裝置之製造方法，其製作在第1面上具有鈍化膜之半導體晶片，在前述半導體晶片之前述第1面，製作以自前述鈍化膜之表面突出之方式形成之第1焊墊，製作在與前述半導體晶片之前述第1面對向之第2面具有第2焊墊之安裝基板，在真空下，對前述第1焊墊及前述第2焊墊各者之表面，實施表面活化處理，在前述表面活化處理之後，在真空下，使前述第1焊墊與前述第2焊墊接觸而接合，前述第1焊墊具有形成於絕緣膜上之導電膜，前述第1焊墊之突出部分係前述導電膜之一部分。
TW110149667A 2021-09-02 2021-12-30 半導體裝置及半導體裝置之製造方法 TWI795156B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021143433 2021-09-02
JP2021-143433 2021-09-02

Publications (2)

Publication Number Publication Date
TWI795156B true TWI795156B (zh) 2023-03-01
TW202312422A TW202312422A (zh) 2023-03-16

Family

ID=85411701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149667A TWI795156B (zh) 2021-09-02 2021-12-30 半導體裝置及半導體裝置之製造方法

Country Status (2)

Country Link
TW (1) TWI795156B (zh)
WO (1) WO2023032323A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130307165A1 (en) * 2012-05-18 2013-11-21 Lexvu Opto Microelectronics Technology (Shanghai) Ltd. Method for low temperature wafer bonding and bonded structure
US20210159207A1 (en) * 2019-11-26 2021-05-27 Imec Vzw Method for bonding semiconductor components

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413120B2 (ja) * 1999-02-23 2003-06-03 ローム株式会社 チップ・オン・チップ構造の半導体装置
JP3861776B2 (ja) * 2002-08-30 2006-12-20 富士通株式会社 半導体装置及びその製造方法
JP4339726B2 (ja) * 2004-03-15 2009-10-07 パナソニック株式会社 部品のボンディング方法およびボンディング装置
JP5732652B2 (ja) * 2009-11-04 2015-06-10 ボンドテック株式会社 接合システムおよび接合方法
JP5682327B2 (ja) * 2011-01-25 2015-03-11 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2013207183A (ja) * 2012-03-29 2013-10-07 Fujitsu Ltd 電子装置及びその製造方法
JP6343980B2 (ja) * 2014-03-12 2018-06-20 日立化成株式会社 半導体デバイスの製造方法
JP2020123597A (ja) * 2017-05-30 2020-08-13 シャープ株式会社 半導体装置および半導体装置の製造方法
JP2020004793A (ja) * 2018-06-26 2020-01-09 東洋アルミニウム株式会社 フリップチップ半導体が実装された構造体及びその製造方法
JP2020017668A (ja) * 2018-07-26 2020-01-30 キオクシア株式会社 半導体装置の製造方法
TWI690045B (zh) * 2018-08-03 2020-04-01 欣興電子股份有限公司 構裝結構、其接合方法及用於其的線路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130307165A1 (en) * 2012-05-18 2013-11-21 Lexvu Opto Microelectronics Technology (Shanghai) Ltd. Method for low temperature wafer bonding and bonded structure
US20210159207A1 (en) * 2019-11-26 2021-05-27 Imec Vzw Method for bonding semiconductor components

Also Published As

Publication number Publication date
WO2023032323A1 (ja) 2023-03-09
TW202312422A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
KR101715761B1 (ko) 반도체 패키지 및 그 제조방법
JP5183708B2 (ja) 半導体装置およびその製造方法
KR100621438B1 (ko) 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
JP5042591B2 (ja) 半導体パッケージおよび積層型半導体パッケージ
US8466552B2 (en) Semiconductor device and method of manufacturing the same
US9064862B2 (en) Semiconductor chips having a dual-layered structure, packages having the same, and methods of fabricating the semiconductor chips and the packages
KR102494110B1 (ko) 반도체 장치 및 그 제조 방법
US7638881B2 (en) Chip package
JP2005136187A (ja) 半導体装置及びその製造方法
JP2005340389A (ja) 半導体装置及びその製造方法
JP2004031754A (ja) 積層マルチチップパッケージ、これを構成するチップの製造方法及びワイヤボンディング方法
JP2008078367A (ja) 半導体装置
JP6254217B2 (ja) 積層パッケージ素子およびその製造方法
US7993975B2 (en) Method of manufacturing semiconductor device including mounting and dicing chips
TW201633412A (zh) 半導體裝置及其製造方法
US20240030214A1 (en) Semiconductor package
TW202230711A (zh) 半導體封裝
JP4334397B2 (ja) 半導体装置及びその製造方法
TWI750439B (zh) 半導體裝置及其製造方法
TWI795156B (zh) 半導體裝置及半導體裝置之製造方法
US10777529B2 (en) Semiconductor device and method for manufacturing same
TWI658544B (zh) 半導體裝置及半導體裝置之製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP2015115387A (ja) 半導体装置の製造方法
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ