JP2012244038A - リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法 - Google Patents

リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012244038A
JP2012244038A JP2011114554A JP2011114554A JP2012244038A JP 2012244038 A JP2012244038 A JP 2012244038A JP 2011114554 A JP2011114554 A JP 2011114554A JP 2011114554 A JP2011114554 A JP 2011114554A JP 2012244038 A JP2012244038 A JP 2012244038A
Authority
JP
Japan
Prior art keywords
die pad
stepped
depth
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011114554A
Other languages
English (en)
Inventor
Teppei Iwase
鉄平 岩瀬
Katsumi Otani
克実 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011114554A priority Critical patent/JP2012244038A/ja
Publication of JP2012244038A publication Critical patent/JP2012244038A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】樹脂バリの形成を防止しつつ、封止樹脂にクラックが発生することを防止する。
【解決手段】半導体装置は、半導体チップ1と、上面に接着部材3を介して半導体チップ1が固着されたダイパッド2A、ダイパッド2Aの周囲に配置されたリード2B、及びダイパッド2Aに接続された吊りリード2Cを有するリードフレーム2と、半導体チップ1とリード2Bとを電気的に接続する金属細線4と、半導体チップ1、ダイパッド2A、リード2B、吊りリード2C及び金属細線4を一体的に封止する封止樹脂5とを備えている。ダイパッド2Aにおける周縁部2pには、段差部6が設けられている。ダイパッド2Aにおける周縁部2p以外の部分の下面は、封止樹脂5から露出されている。段差部6内には、封止樹脂5が入り込んでいる。段差部6の深さは、段差部6の段差面からダイパッド2Aの側面に向かって大きくなっている。
【選択図】図1

Description

本発明は、リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法に関する。
近年、QFP(Quad Flat Package)、SOP(Small Out-line Package)及びQFN(Quad Flat Non-Lead Package)等の、リードフレームを備えた半導体装置が幅広く普及している。このような半導体装置のうち、半導体チップの発熱量が多い場合には、半導体チップの熱を外部へ放熱する目的で、上面に半導体チップが固着されたダイパッドの下面を、封止樹脂から露出させた構造を採る。
以下に、第1の従来の半導体装置の構成について、図9(a) 及び(b) を参照しながら説明する。
図9(a) 及び(b) に示すように、第1の従来の半導体装置は、半導体チップ11と、リードフレーム12と、金属細線14と、封止樹脂15とを備えている。リードフレーム12は、ダイパッド12Aと、リード12Bと、吊りリード12Cとを有している。接着部材13により、ダイパッド12Aの上面には、半導体チップ11が固着されている。金属細線14により、半導体チップ11の電極パッド11aと、リード12Bとが電気的に接続されている。封止樹脂15により、半導体チップ11、リードフレーム12及び金属細線14は、一体的に密封封止されている。
第1の従来の半導体装置では、回路動作時に発生する半導体チップ11の熱を外部へ放熱する目的で、ダイパッド12Aの下面が、封止樹脂15から露出されている。
以下に、第1の従来の半導体装置の製造方法について説明する。
まず、枠部、ダイパッド12A、枠部に接続されたリード12B及び一端部がダイパッド12Aに接続され他端部が枠部に接続された吊りリード12Cを有するリードフレーム12を準備する。その後、接着部材13により、ダイパッド12Aの上面に、半導体チップ11を固着する。その後、金属細線14により、半導体チップ11の電極パッド11aと、リード12Bとを電気的に接続する。
その後、トランスファーモールド法により、半導体チップ11、リードフレーム12及び金属細線14を一体的に密封封止する封止樹脂15を形成する。具体的には、下金型と上金型とを合わせた金型のキャビティー内に、リードフレーム12を載置する。このとき、ダイパッド12Aの下面が、下金型の載置面と接するように、リードフレーム12を載置する。その後、金型を加熱しながら、金型に設けられた注入口から、キャビティー内に熱硬化性の樹脂を注入し、キャビティー内に樹脂を充填する。充填された樹脂を硬化して封止樹脂15を形成した後、下金型と上金型とを開いて、金型からリードフレーム12を取り出す。
その後、押し抜き加工により、枠部とリード12Bとの間及び枠部と吊りリード12Cとの間を切断して、枠部を切り離す。
以上のようにして、第1の従来の半導体装置を製造する。なお、枠部は、上記の通り、半導体装置の製造途中で切り離されるため、半導体装置の構成を示す図9(a) 及び(b) には、枠部が図示されない。
しかしながら、第1の従来の半導体装置では、以下に示す問題がある。
キャビティー内に樹脂を注入する樹脂注入時に、例えば樹脂の注入圧等により、ダイパッドにおける周縁部が、下金型の載置面から離間して、ダイパッドにおける周縁部と下金型の載置面との間に、隙間が生じる。生じた隙間に樹脂が浸入し、ダイパッドの下面における周縁部に、樹脂バリが形成される。このため、ダイパッドの下面を、封止樹脂から十分に露出させることができないという問題がある。従って、半導体チップの熱を、外部へ十分に放熱することができない。
この問題を回避するために、特許文献1に記載の技術が提案されている。特許文献1に記載された第2の従来の半導体装置では、図10に示すように、ダイパッド12Aにおける周縁部に、深さが一定の段差部26を形成する。これにより、キャビティー内に樹脂が完全に充填される以前の比較的早い段階で、樹脂を、段差部26と下金型の載置面とによって形成された空間に入り込ませて硬化することができる。このため、ダイパッド12Aにおける周縁部以外の部分が、下金型の載置面から離間して、樹脂バリが形成されることを防止することができる。このように、第2の従来の半導体装置では、空間に入り込ませた樹脂が先行して硬化する性質を利用して、樹脂バリの形成を防止する。
なお、特許文献2には、次の技術が提案されている。特許文献2に記載された第3の従来の半導体装置では、図11に示すように、ダイパッド12Aにおける周縁部に、段差部36を形成し、段差部36の底面に、溝37を形成する。これにより、段差部36と下金型の載置面とによって形成された空間に入り込んだ樹脂を、樹脂の注入圧を緩衝する緩衝材として作用させる。特に、段差部36の底面に溝37を形成することにより、空間に入り込んだ樹脂の緩衝材としての作用を高める。
特開2001−177035号公報 特開2002−237550号公報
しかしながら、第2の従来の半導体装置では、以下に示す問題がある。
近年、電子機器に対する小型化の要求に伴い、半導体装置に対する薄型化の要求が高まっている。半導体装置を薄型化するには、リードフレームの厚さを薄くする必要がある。第2の従来の半導体装置では、リードフレーム12の厚さを薄くするに従って、ダイパッド12Aに形成された段差部26の深さが小さくなって、封止樹脂15における段差部26に入り込んだ入り込み部分の厚さが薄くなる。このため、封止樹脂15の形成後に封止樹脂15とリードフレーム12との線膨張係数の差異に起因して発生する応力により、入り込み部分に、クラックが発生するという問題がある。
クラックの発生を防止するには、段差部26の深さを大きくして、入り込み部分の厚さを厚くする手法が考えられる。しかしながら、段差部26の深さを大きくすると、段差部26と下金型の載置面とによって形成された空間に入り込ませた樹脂が、先行して硬化する性質が失われるため、樹脂バリの形成を防止することができない。
前記に鑑み、本発明の目的は、樹脂バリの形成を防止しつつ、封止樹脂にクラックが発生することを防止することである。
前記の目的を達成するため、本発明に係る半導体装置は、半導体チップと、上面に接着部材を介して半導体チップが固着されたダイパッド、ダイパッドの周囲に配置されたリード、及びダイパッドに接続された吊りリードを有するリードフレームと、半導体チップとリードとを電気的に接続する金属細線と、半導体チップ、ダイパッド、リード、吊りリード及び金属細線を一体的に封止する封止樹脂とを備え、ダイパッドにおける周縁部には、段差部が設けられており、ダイパッドにおける周縁部以外の部分の下面は、封止樹脂から露出されており、段差部内には、封止樹脂が入り込んでおり、段差部の深さは、段差部の段差面からダイパッドの側面に向かって大きくなっている。
本発明に係る半導体装置によると、ダイパッドにおける周縁部に、段差部を設け、段差部の深さを、段差部の段差面からダイパッドの側面に向かって大きくする。これにより、封止樹脂における段差部に入り込んだ入り込み部分の厚さを、段差部の段差面からダイパッドの側面に向かって厚くして、入り込み部分の剛性を高めて、入り込み部分に発生する応力を緩和することができる。従って、封止樹脂の形成後に封止樹脂とリードフレームとの線膨張係数の差異に起因して発生する応力により、入り込み部分に、クラックが発生することを防止することができる。
さらに、段差部の深さを、段差部の段差面からダイパッドの側面に向かって大きくする。これにより、段差部における段差面側の部分の深さを、小さくすることができる。このため、キャビティー内に樹脂が完全に充填される以前の比較的早い段階で、樹脂を、段差部と下金型の載置面とによって形成された空間に入り込ませて、空間における段差面側の部分に入り込ませた樹脂を硬化することができる。このため、ダイパッドにおける周縁部以外の部分が、下金型の載置面から離間して、樹脂バリが形成されることを防止することができる。このように、段差部における段差面側の部分の深さを、小さくすることができるため、空間における段差面側の部分に入り込ませた樹脂が、先行して硬化する性質が失われることを最小限に留めることができる。
本発明に係る半導体装置において、段差部の深さは、段差部の段差面からダイパッドの側面に向かって、一定の割合で大きくなっており、段差部の底面は、平坦面であってもよい。
本発明に係る半導体装置において、段差部の底面は、凸曲面であり、段差部の底面の曲率は、段差部の段差面からダイパッドの側面に向かって大きくなっていることが好ましい。
本発明に係る半導体装置において、段差部の底面における段差面側の端部は、ダイパッドにおける周縁部以外の部分の下面と略平行であることが好ましい。
このようにすると、段差部における段差面側の部分の深さを、小さく一定にすることができる。このため、空間における段差面側の部分に入り込ませた樹脂が、先行して硬化する性質が失われることが殆どない。
本発明に係る半導体装置において、ダイパッドの側面の位置での段差部の深さを、D1とし、段差部の段差面の位置での段差部の深さを、D2とし、段差部の幅をWとした場合、D1−D2≧W/8が成立していることが好ましい。
本発明に係る半導体装置において、ダイパッドにおける周縁部の上面と、ダイパッドにおける周縁部以外の部分の上面とは、面一であり、ダイパッドの側面の位置でのダイパッドの厚さは、ダイパッドにおける周縁部以外の部分の厚さから、段差部の段差面の位置での段差部の深さを差し引いた長さよりも短くてもよい。
本発明に係る半導体装置において、ダイパッドにおける周縁部は、ダイパッドの上面側に曲げられており、ダイパッドの側面の位置でのダイパッドの厚さは、ダイパッドにおける周縁部以外の部分の厚さから、段差部の段差面の位置での段差部の深さを差し引いた長さと同一であってもよい。
前記の目的を達成するため、本発明に係る半導体装置の製造方法は、枠部、ダイパッド、枠部に接続されたリード、及び一端部がダイパッドに接続され他端部が枠部に接続された吊りリードを有するリードフレームを準備する工程(a)と、ダイパッドの上面に、接着部材を介して、半導体チップを固着する工程(b)と、金属細線により、半導体チップとリードとを電気的に接続する工程(c)と、半導体チップ、ダイパッド、リード、吊りリード及び金属細線を一体的に封止する封止樹脂を形成する工程(d)と、工程(d)の後に、枠部とリードとの間及び枠部と吊りリードとの間を切断する工程(e)とを備え、工程(a)は、ダイパッドにおける周縁部に、段差部を形成する工程を含み、工程(d)において、ダイパッドにおける周縁部以外の部分の下面が封止樹脂から露出されると共に、段差部内に封止樹脂が入り込むように、封止樹脂が形成され、段差部の深さは、段差部の段差面からダイパッドの側面に向かって大きくなっている。
本発明に係る半導体装置の製造方法によると、ダイパッドにおける周縁部に、段差部を設け、段差部の深さを、段差部の段差面からダイパッドの側面に向かって大きくする。これにより、封止樹脂における段差部に入り込んだ入り込み部分の厚さを、段差部の段差面からダイパッドの側面に向かって厚くして、入り込み部分の剛性を高めて、入り込み部分に発生する応力を緩和することができる。従って、封止樹脂の形成後に封止樹脂とリードフレームとの線膨張係数の差異に起因して発生する応力により、入り込み部分に、クラックが発生することを防止することができる。
さらに、段差部の深さを、段差部の段差面からダイパッドの側面に向かって大きくする。これにより、段差部における段差面側の部分の深さを、小さくすることができる。このため、キャビティー内に樹脂が完全に充填される以前の比較的早い段階で、樹脂を、段差部と下金型の載置面とによって形成された空間に入り込ませて、空間における段差面側の部分に入り込ませた樹脂を硬化することができる。このため、ダイパッドにおける周縁部以外の部分が、下金型の載置面から離間して、樹脂バリが形成されることを防止することができる。
本発明に係る半導体装置の製造方法において、工程(a)は、第1の金型を用いたプレス加工により、板状のダイパッドの下面における周縁部に、第1の金型を当接させて押圧して、段差部を形成する工程を含み、第1の金型におけるダイパッドの下面と当接する面は、ダイパッドの下面に対して傾斜する傾斜面、又は凹曲面であることが好ましい。
本発明に係る半導体装置の製造方法において、工程(a)は、第2の金型を用いたプレス加工により、板状のダイパッドの下面における周縁部に、第2の金型を当接させて押圧して、深さが一定の段差部を形成する工程(a1)と、曲げ加工により、深さが一定の段差部の底面に荷重を印加して、ダイパッドにおける周縁部を、ダイパッドの上面側に曲げる工程(a2)とを含み、工程(a2)において、段差部の深さが、段差部の段差面からダイパッドの側面に向かって大きくなることが好ましい。
前記の目的を達成するため、本発明に係るリードフレームは、枠部と、上面に半導体チップが固着されるダイパッドと、ダイパッドの周囲に配置され、枠部に接続されたリードと、一端部がダイパッドに接続され他端部が枠部に接続された吊りリードとを備え、ダイパッドにおける周縁部には、段差部が設けられており、段差部の深さは、段差部の段差面からダイパッドの側面に向かって大きくなっている。
本発明に係るリードフレームによると、ダイパッドにおける周縁部に、段差部を設け、段差部の深さを、段差部の段差面からダイパッドの側面に向かって大きくする。これにより、本発明に係るリードフレームを備えた半導体装置において、樹脂バリの形成を防止しつつ、封止樹脂にクラックが発生することを防止することができる。
本発明に係るリードフレームにおいて、段差部の深さは、段差部の段差面からダイパッドの側面に向かって、一定の割合で大きくなっており、段差部の底面は、平坦面であってもよい。
本発明に係るリードフレームにおいて、段差部の底面は、凸曲面であり、段差部の底面の曲率は、段差部の段差面からダイパッドの側面に向かって大きくなっていることが好ましい。
本発明に係るリードフレームにおいて、段差部の底面における段差面側の端部は、ダイパッドにおける周縁部以外の部分の下面と略平行であることが好ましい。
本発明に係るリードフレームにおいて、ダイパッドにおける周縁部の上面と、ダイパッドにおける周縁部以外の部分の上面とは、面一であり、ダイパッドの側面の位置でのダイパッドの厚さは、ダイパッドにおける周縁部以外の部分の厚さから、段差部の段差面の位置での段差部の深さを差し引いた長さよりも短くてもよい。
本発明に係るリードフレームにおいて、ダイパッドにおける周縁部は、ダイパッドの上面側に曲げられており、ダイパッドの側面の位置でのダイパッドの厚さは、ダイパッドにおける周縁部以外の部分の厚さから、段差部の段差面の位置での段差部の深さを差し引いた長さと同一であってもよい。
本発明に係るリードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法によると、樹脂バリの形成を防止しつつ、封止樹脂にクラックが発生することを防止することができる。
図1(a) 〜(c) は、本発明の第1の実施形態に係る半導体装置の構成を示す図であり、図1(a) は、平面図であり、図1(b) は、図1(a) に示すIb-Ib線における断面図であり、図1(c) は、段差部を含む部分の構成を示す断面図であり、図1(b) に示す点線で囲まれた部分の構成を示す拡大断面図である。 図2(a) 及び(b) は、本発明の第1の実施形態に係るリードフレームの構成を示す図であり、図2(a) は、平面図であり、図2(b) は、図2(a) に示すIIb-IIb線における断面図である。 図3(a) は、本発明の第1の実施形態に係る半導体装置の製造方法を示す断面図であり、図3(b) は、段差部を含む部分の構成を示す断面図であり、図3(a) に示す点線で囲まれた部分の構成を示す拡大断面図である。 図4は、第2の従来の半導体装置における、封止樹脂に発生する応力を示す図である。 図5は、本発明の第1の実施形態に係る半導体装置における、封止樹脂に発生する応力を示す図である。 図6は、本発明の第1の実施形態の変形例1に係る半導体装置における、段差部を含む部分の構成を示す断面図である。 図7は、本発明の第1の実施形態の変形例2に係る半導体装置における、段差部を含む部分の構成を示す断面図である。 図8は、本発明の第1の実施形態の変形例3に係る半導体装置における、段差部を含む部分の構成を示す断面図である。 図9(a) 及び(b) は、第1の従来の半導体装置の構成を示す図であり、図9(a) は、平面図であり、図9(b) は、図9(a) に示すIXb-IXb線における断面図である。 図10は、第2の従来の半導体装置における、段差部を含む部分の構成を示す断面図である。 図11は、第3の従来の半導体装置における、段差部を含む部分の構成を示す断面図である。
以下に、本発明の実施形態について、図面を参照しながら説明する。
(第1の実施形態)
以下に、本発明の第1の実施形態に係る半導体装置について、図1(a) 〜(c) を参照しながら説明する。
図1(a) 及び(b) に示すように、本実施形態に係る半導体装置は、半導体チップ1と、リードフレーム2と、金属細線4と、封止樹脂5とを備えている。リードフレーム2は、上面に接着部材3を介して半導体チップ1が固着されたダイパッド2Aと、ダイパッド2Aの周囲に配置されたリード2Bと、一端部がダイパッド2Aに接続された吊りリード2Cとを有している。
例えば銀を含む樹脂又ははんだ等からなる接着部材3により、半導体チップ1がダイパッド2Aの上面に固着されている。例えば金又は銅等からなる金属細線4により、半導体チップ1の表面に形成された電極パッド1aと、リード2Bとが電気的に接続されている。例えばエポキシ系樹脂等を含む封止樹脂5により、半導体チップ1、ダイパッド2A、リード2B、吊りリード2C及び金属細線4は、一体的に密封封止されている。リードフレーム2は、例えば鉄又は銅を主成分とした合金からなる。
図1(a) に示すように、複数のリード2Bは、ダイパッド2Aの側方から外方に向かって放射状に延びている。吊りリード2Cは、一端部がダイパッド2Aの角部に接続され、ダイパッド2Aから外方に向かって延びている。
図1(b) に示すように、リード2Bにおける封止樹脂5外に突出した部分は、断面形状が階段形状になるように曲げられている。一端部がダイパッド2Aに接続された吊りリード2Cは、断面形状が階段形状になるように曲げられ、吊りリード2Cにおける一端部(即ち、ダイパッド2Aに接続された端部)の高さは、吊りリード2Cにおける他端部の高さよりも低い。
図1(c) に示すように、ダイパッド2Aにおける周縁部2pには、段差部6が設けられている。段差部6の底面(言い換えれば、ダイパッド2Aにおける周縁部2pの下面)の高さは、ダイパッド2Aにおける周縁部2p以外の部分の下面の高さよりも高い。ダイパッド2Aにおける周縁部2p以外の部分の下面は、封止樹脂5から露出されている。段差部6内には、封止樹脂5が入り込んでおり、段差部6の段差面及び底面は、封止樹脂5で覆われている。
ダイパッド2Aの側面の位置P1での段差部6の深さを深さD1、段差部6の段差面の位置P2での段差部6の深さを深さD2とした場合、深さD1は深さD2よりも大きく(D1>D2)、段差部6の深さは、段差部6の段差面(位置P2)からダイパッド2Aの側面(位置P1)に向かって、例えば一定の割合で、大きくなっている。段差部6の底面は、平坦面である。
図1(c) に示すように、ダイパッド2Aにおける周縁部2pの上面と、ダイパッド2Aにおける周縁部2p以外の部分(言い換えれば、下面が封止樹脂5から露出した部分)の上面とは、面一である。ダイパッド2Aの側面の位置P1でのダイパッド2Aの厚さtは、ダイパッド2Aにおける周縁部2p以外の部分の厚さTから、深さD2を差し引いた長さよりも短い(t<T−D2)。
段差部6の底面は、位置P2から位置P1に向かって傾斜する傾斜面である。段差部6の底面は、ダイパッド2Aにおける周縁部2p以外の部分の下面に対して、角度Aで、傾斜している。
以下に、本発明の第1の実施形態に係る半導体装置の製造方法について、図2(a) 及び(b) 並びに図3を参照しながら説明する。
まず、図2(a) 及び(b) に示すように、リードフレーム2を準備する。リードフレーム2は、枠部2D、枠部2D内に配置されたダイパッド2A、ダイパッド2Aの周囲に配置され且つ枠部2Dに接続されたリード2B、及び一端部がダイパッド2Aに接続され他端部が枠部2Dに接続され且つダイパッド2Aを支持する吊りリード2Cを有している。なお、後述の通り、枠部2Dは、半導体装置の製造途中で切り離されるため、半導体装置の構成を示す図1(a) 及び(b) には、枠部2Dが図示されない。
図2(a) 及び(b) に示すリードフレームは、例えば、以下のようにして製造される。
まず、プレス加工により、板状のリードフレーム基材における所定の領域を打ち抜く。又は、エッチングにより、板状のリードフレーム基材における所定の領域を除去する。これにより、枠部、板状のダイパッド、枠部に接続されたリード、及び一端部がダイパッドに接続され他端部が枠部に接続された吊りリードが形成される。
次に、ダイパッドにおける周縁部に、段差部6を形成する。段差部6は、例えば、次のようにして形成される。プレス加工により、板状のダイパッドの下面における周縁部に、金型を当接させて押圧して、段差部6を形成する。金型におけるダイパッドの下面と当接する当接面は、板状のダイパッドの下面に対して傾斜する傾斜面である。金型は、段差部6の形状と嵌合する形状を有している。
次に、吊りリード2Cを、断面形状が階段形状になるように曲げて、吊りリード2Cにおける一端部(即ち、ダイパッド2Aに接続された端部)の高さを、吊りリード2Cにおける他端部(即ち、枠部に接続された端部)の高さよりも低くする。これにより、ダイパッド2Aの高さを、枠部2Dの高さよりも低くする。
以上のようにして、図2(a) 及び(b) に示すリードフレームが製造される。
以上のようにして製造されたリードフレームを準備した後、ダイパッド2Aの上面に、接着材を塗布し、塗布された接着材に、半導体チップ1を押し付け、接着材を固化する。このように、ダイパッド2Aの上面に、接着部材3を介して、半導体チップ1を固着する。
次に、熱圧着又は超音波圧着により、金属細線4の一端を、半導体チップ1の表面に形成された電極パッド1aに接続する一方、金属細線4の他端を、リード2Bに接続する。このように、金属細線4により、半導体チップ1の表面に形成された電極パッド1aと、リード2Bとを電気的に接続する。
次に、トランスファーモールド法により、半導体チップ1、ダイパッド2A、リード2B、吊りリード2C及び金属細線4を一体的に密封封止する封止樹脂5を形成する。具体的には、図3(a) に示すように、下金型7Aと上金型7Bとを合わせた金型7のキャビティー内に、リードフレーム2を載置する。このとき、ダイパッド2Aにおける周縁部2p以外の部分の下面が、下金型7Aの載置面と接するように、リードフレーム2を載置する。その後、金型7を加熱しながら、金型7に設けられた注入口(図示省略)から、キャビティー内に熱硬化性の樹脂(例えば、エポキシ系樹脂)を注入し、キャビティー内に樹脂を充填する。充填された樹脂を硬化して封止樹脂5を形成した後、下金型7Aと上金型7Bとを開いて、金型7からリードフレーム2を取り出す。
本実施形態では、キャビティー内に樹脂が完全に充填される以前の比較的早い段階で、樹脂を、段差部6と下金型7Aの載置面とによって形成された空間に入り込ませて、空間における段差面側の部分に入り込ませた樹脂を硬化することができる。例えば、空間における位置P2から位置P3までの部分(図3(b) 参照)に入り込ませた樹脂を硬化することができる。
次に、押し抜き加工により、枠部2Dとリード2Bとの間及び枠部2Dと吊りリード2Cとの間を切断して、枠部2Dを切り離す。
次に、リード2Bにおける封止樹脂5外に突出した部分を、断面形状が階段形状になるように曲げる。
以上のようにして、本実施形態に係る半導体装置を製造することができる。
ところで、既述の通り、第2の従来の半導体装置では、封止樹脂15における段差部26に入り込んだ部分に、クラックが発生する。これは、以下の理由による。
樹脂が硬化して封止樹脂が形成された後、加熱された金型からリードフレームが取り出され、金型から伝播した熱により加熱された封止樹脂及びリードフレーム等の温度は、徐々に降下して、室温になる。
封止樹脂は、リードフレームと比較して、線膨張係数が大きく、温度が降下するに従って、急激に収縮する性質を持つ。よって、封止樹脂の形成後(特に、加熱された封止樹脂及びリードフレーム等の温度が室温にまで降下した後)に、封止樹脂は、収縮して変形する。これに対し、リードフレームは、封止樹脂と比較して、線膨張係数が小さい。よって、封止樹脂の形成後に、リードフレームは、殆ど変形しない。
このように、封止樹脂とリードフレームとの線膨張係数の差異に起因して、封止樹脂の形成後に、封止樹脂の変形とリードフレームの変形とのミスマッチ(不整合)が生じる。これにより、封止樹脂におけるリードフレームの近傍に位置する部分に、大きい応力が発生する。特に、封止樹脂における段差部に入り込んだ部分(厚さが薄い部分)に、最も大きい応力が発生する。
従って、第2の従来の半導体装置では、封止樹脂15における段差部26に入り込んだ部分に、クラックが発生する。
以下に、本発明の有効性について、本発明の第1の実施形態に係る半導体装置と第2の従来の半導体装置とを比較しながら説明する。
第2の従来の半導体装置では、図10に示すように、段差部26の深さが、段差部26の段差面からダイパッド12Aの側面に向かって、一定である。これに対し、本実施形態に係る半導体装置では、図1(c) に示すように、段差部6の深さが、段差部6の段差面からダイパッド2Aの側面に向かって、大きくなっている。
封止樹脂における、ある位置で発生する応力を、数値シミュレーションによって求め、位置と応力との関係を図4及び図5に示す。図4は、第2の従来の半導体装置の場合について示し、図5は、本実施形態に係る半導体装置の場合について示す。
図5に示す3つの実線は、それぞれ、D2=D1−W/8の時の応力、D2=D1−W/4の時の応力、D2=D1−W/2の時の応力を示す。一方、図5に示す点線は、図4に示す実線と同一であり、D2=D1の時の応力を示す。幅Wは、図5から判るように、段差部6の幅、即ち、段差部6の段差面(位置P2)からダイパッド2Aの側面(位置P1)までの幅である。D2=D1−W/8の時の角度A(図1(c) 参照)は、7°程度である。D2=D1−W/4の時の角度Aは、14°程度である。D2=D1−W/2の時の角度Aは、27°程度である。
図4に示すように、封止樹脂に発生する応力は、位置P2から位置Pxに向かって、大きくなり、位置Pxで、極大値を持ち、位置Pxから位置P2に向かって、小さくなっている。従って、第2の従来の半導体装置では、封止樹脂15における段差部26に入り込んだ部分における、位置Pxの近傍で、クラックが発生する。
図5に示すように、D2=D1−W/8の場合、位置P2から位置Pyまで、ほぼ一定の応力を持ち、位置Pyから位置P1に向かって、応力が小さくなっている。D2=D1−W/4の場合、位置P2から位置P1に向かって、応力が緩やかに小さくなっている。D2=D1−W/2の場合、位置P2から位置P1に向かって、応力がさらに緩やかに小さくなっている。このように、いずれの場合も、応力は、明確な極大値を持たずに、小さくなっている。従って、本実施形態に係る半導体装置では、封止樹脂5における段差部6に入り込んだ部分に、クラックが発生することはない。
深さD1から深さD2を差し引いた値は、幅Wの8分の1程度以上であることが好ましい(D1−D2≧W/8)。角度Aは、7°程度以上であることが好ましい。段差部6の幅Wは、キャビティー内に注入する樹脂の種類(例えば粘度又はフィラー径)等に応じて設定され、例えば、50μm程度以上で且つ200μm程度以下であることが好ましい。深さD1は、例えば50μmである。深さD2は、例えば25μmである。幅Wは、例えば100μmである。角度Aは、例えば14°である。
本実施形態によると、図1(c) に示すように、ダイパッド2Aにおける周縁部2pに、段差部6を設け、段差部6の深さを、段差部6の段差面(位置P2)からダイパッド2Aの側面(位置P1)に向かって大きくする。これにより、封止樹脂5における段差部6に入り込んだ入り込み部分の厚さを、位置P2から位置P1に向かって厚くして、入り込み部分の剛性を高めて、入り込み部分に発生する応力を緩和することができる。従って、封止樹脂5の形成後に封止樹脂5とリードフレーム2との線膨張係数の差異に起因して発生する応力により、入り込み部分に、クラックが発生することを防止することができる。
さらに、段差部6の深さを、位置P2から位置P1に向かって、一定の割合で、大きくする。これにより、段差部6における段差面側の部分(例えば、位置P2から位置P3までの部分)の深さを、小さくすることができる。このため、キャビティー内に樹脂が完全に充填される以前の比較的早い段階で、樹脂を、段差部6と下金型7Aの載置面とによって形成された空間に入り込ませて、空間における段差面側の部分(例えば、位置P2から位置P3までの部分)に入り込ませた樹脂を硬化することができる。このため、ダイパッド2Aにおける周縁部2p以外の部分が、下金型7Aの載置面から離間して、樹脂バリが形成されることを防止することができる。従って、ダイパッド2Aにおける周縁部2p以外の部分の下面を、封止樹脂5から露出することができるため、半導体チップ1の熱を外部に放熱することができる。このように、本実施形態では、段差部6における段差面側の部分の深さを、小さくすることができるため、空間における段差面側の部分に入り込ませた樹脂が、先行して硬化する性質が失われることを最小限に留めることができる。
(第1の実施形態の変形例1)
以下に、本発明の第1の実施形態の変形例1に係る半導体装置について、図6を参照しながら説明する。なお、図6において、第1の実施形態における構成要素と同様の構成要素には、図1(c) に示す符号と同一の符号を付す。従って、本変形例1では、第1の実施形態と同様の説明を適宜省略する。
図6に示すように、深さD1は、深さD2よりも大きく(D1>D2)、段差部6xの深さは、段差部6xの段差面(位置P2)からダイパッド2Aの側面(位置P1)に向かって、例えば一定の割合で、大きくなっている。段差部6xの底面は、平坦面である。
ダイパッド2Aにおける周縁部2pxは、ダイパッド2Aの上面側に曲げられている。ダイパッド2Aの側面の位置P1でのダイパッド2Aの厚さtは、ダイパッド2Aにおける周縁部2px以外の部分の厚さTから、深さD2を差し引いた長さと同一である(t=T−D2)。
ダイパッド2Aにおける周縁部2pxは、角度Aで、曲げられている。図6から判るように、角度Aは、段差部6xの底面が、ダイパッド2Aにおける周縁部2px以外の部分の下面に対して傾斜する角度である。
ダイパッド2Aにおける周縁部2pxの上面は、位置P2から位置P1に向かって傾斜する傾斜面である。ダイパッド2Aにおける周縁部2pxの上面は、ダイパッド2Aにおける周縁部2px以外の部分の上面に対して、角度Aと同一の角度で、傾斜している。
角度Aは、7°程度以上であることが好ましい。さらに、ダイパッドにおける周縁部の曲げ時にダイパッドが破断されることがないように、角度Aは、45°程度以下であることが好ましい。角度Aの上限値(例えば45°程度)は、ダイパッド2Aにおける周縁部2pxの曲げ加工性等に応じて設定される。深さD1は、例えば50μmである。深さD2は、例えば25μmである。幅Wは、例えば100μmである。角度Aは、例えば14°である。
段差部6xは、例えば、以下のようにして形成される。
プレス加工により、板状のダイパッドの下面における周縁部に、金型を当接させて押圧して、例えば深さが一定の段差部を形成する。段差部の深さは、段差部の段差面からダイパッドの側面に向かって一定である。金型におけるダイパッドの下面と当接する当接面は、板状のダイパッドの下面に対して平行な面である。
次に、曲げ加工により、ダイパッドにおける周縁部以外の部分を固定した状態で、段差部の底面に荷重を印加して、ダイパッドにおける周縁部を、ダイパッドの上面側に曲げる。これにより、段差部6xの深さを、段差部6xの段差面からダイパッド2Aの側面に向かって大きくする。
本変形例1によると、第1の実施形態と同様の効果を得ることができる。
なお、本変形例1では、ダイパッドにおける周縁部に、深さが一定の段差部を形成した後、ダイパッドにおける周縁部を、ダイパッドの上面側に曲げる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、ダイパッドにおける周縁部に、段差部の段差面からダイパッドの側面に向かって深さが大きくなる段差部を形成した後、ダイパッドにおける周縁部を、ダイパッドの上面側に曲げてもよい。
(第1の実施形態の変形例2)
以下に、本発明の第1の実施形態の変形例2に係る半導体装置について、図7を参照しながら説明する。なお、図7において、第1の実施形態における構成要素と同様の構成要素には、図1(c) に示す符号と同一の符号を付す。従って、本変形例2では、第1の実施形態と同様の説明を適宜省略する。
本変形例2と第1の実施形態との相違点は、以下の点である。
第1の実施形態では、当接面が傾斜面である金型を、板状のダイパッドの下面における周縁部に当接させて押圧して、段差部6を形成する。これに対し、本変形例2では、当接面が凹曲面である金型を、板状のダイパッドの下面における周縁部に当接させて押圧して、段差部6yを形成する。
図7に示すように、深さD1は、深さD2よりも大きく(D1>D2)、段差部6yの深さは、段差部6yの段差面(位置P2)からダイパッド2Aの側面(位置P1)に向かって、例えば変化する割合で、大きくなっている。段差部6yの底面は、凸曲面である。段差部6yの底面の曲率は、位置P2から位置P1に向かって大きくなっている。
段差部6yの底面における段差面側の端部、例えば、段差部6yの底面における位置P2から位置P3までの端部は、ダイパッド2Aにおける周縁部2py以外の部分の下面と略平行である。言い換えれば、段差部6yの底面における段差面側の端部の曲率は、実質的に0である。
ダイパッド2Aにおける周縁部2pyの上面と、ダイパッド2Aにおける周縁部2py以外の部分の上面とは、面一である。ダイパッド2Aの側面の位置P1でのダイパッド2Aの厚さtは、ダイパッド2Aにおける周縁部2py以外の部分の厚さTから深さD2を差し引いた長さよりも短い(t<T−D2)。
幅wは、例えば、幅W(即ち、位置P2から位置P1までの幅)の4分の1程度以上であることが好ましい。幅wは、図7から判るように、位置P2から位置P3までの幅である。深さD1は、例えば50μmである。深さD2は、例えば25μmである。幅Wは、例えば100μmである。幅wは、例えば25μmである。
本変形例2によると、第1の実施形態と同様の効果を得ることができる。
さらに、段差部6yの底面における段差面側の端部(例えば、位置P2から位置P3までの端部)を、ダイパッド2Aにおける周縁部2py以外の部分の下面と略平行にすることができる。これにより、段差部6yにおける段差面側の部分(例えば、位置P2から位置P3までの部分)の深さを、小さく一定にすることができる。このため、段差部6yと下金型7Aの載置面とによって形成された空間における段差面側の部分(例えば、位置P2から位置P3までの部分)に入り込ませた樹脂が、先行して硬化する性質が失われることが殆どない。
(第1の実施形態の変形例3)
以下に、本発明の第1の実施形態の変形例3に係る半導体装置について、図8を参照しながら説明する。なお、図8において、第1の実施形態における構成要素と同様の構成要素には、図1(c) に示す符号と同一の符号を付す。従って、本変形例3では、第1の実施形態と同様の説明を適宜省略する。
本変形例3と変形例1との相違点は、以下の点である。
変形例1では、ダイパッドにおける周縁部に、深さが一定の段差部を形成した後、ダイパッドにおける周縁部を、湾曲せずに曲げる。これに対し、本変形例3では、ダイパッドにおける周縁部に、深さが一定の段差部を形成した後、ダイパッドにおける周縁部を、湾曲して曲げる。
図8に示すように、深さD1は、深さD2よりも大きく(D1>D2)、段差部6zの深さは、段差部6zの段差面(位置P2)からダイパッド2Aの側面(位置P1)に向かって、例えば変化する割合で、大きくなっている。段差部6zの底面は、凸曲面である。段差部6zの底面の曲率は、位置P2から位置P1に向かって、大きくなっている。
段差部6zの底面における段差面側の端部、例えば、段差部6zの底面における位置P2から位置P3までの端部は、ダイパッド2Aにおける周縁部2pz以外の部分の下面と略平行である。言い換えれば、段差部6zの底面における段差面側の端部の曲率は、実質的に0である。
ダイパッド2Aにおける周縁部2pzは、ダイパッド2Aの上面側に曲げられている。ダイパッド2Aの側面の位置P1でのダイパッド2Aの厚さtは、ダイパッド2Aにおける周縁部2pz以外の部分の厚さTから深さD2を差し引いた長さと同一である(t=T−D2)。
ダイパッド2Aにおける周縁部2pzの上面は、位置P2から位置P1に向かって湾曲する凹曲面である。段差部6zの底面は、位置P2から位置P1に向かって湾曲する凸曲面である。
深さD1は、例えば50μmである。深さD2は、例えば25μmである。幅Wは、例えば100μmである。幅wは、例えば25μmである。
本変形例3によると、第1の実施形態と同様の効果を得ることができる。さらに、変形例2と同様に、段差部6zの底面における段差面側の端部(例えば、位置P2から位置P3までの端部)を、ダイパッド2Aにおける周縁部2pz以外の部分の下面と略平行にすることができるため、変形例2と同様の効果を得ることができる。
本発明は、樹脂バリの形成を防止しつつ、封止樹脂にクラックが発生することを防止することができ、リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法に有用である。
1 半導体チップ
1a 電極パッド
2 リードフレーム
2A ダイパッド
2B リード
2C 吊りリード
2p,2px,2py,2pz 周縁部
3 接着部材
4 金属細線
5 封止樹脂
6,6x,6y,6z 段差部
W,w 幅
P1,P2,P3 位置
D1,D2 深さ
A 角度
T,t 厚さ

Claims (16)

  1. 半導体チップと、
    上面に接着部材を介して前記半導体チップが固着されたダイパッド、前記ダイパッドの周囲に配置されたリード、及び前記ダイパッドに接続された吊りリードを有するリードフレームと、
    前記半導体チップと前記リードとを電気的に接続する金属細線と、
    前記半導体チップ、前記ダイパッド、前記リード、前記吊りリード及び前記金属細線を一体的に封止する封止樹脂とを備え、
    前記ダイパッドにおける周縁部には、段差部が設けられており、
    前記ダイパッドにおける周縁部以外の部分の下面は、前記封止樹脂から露出されており、
    前記段差部内には、前記封止樹脂が入り込んでおり、
    前記段差部の深さは、前記段差部の段差面から前記ダイパッドの側面に向かって大きくなっていることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記段差部の深さは、前記段差部の段差面から前記ダイパッドの側面に向かって、一定の割合で大きくなっており、
    前記段差部の底面は、平坦面であることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記段差部の底面は、凸曲面であり、
    前記段差部の底面の曲率は、前記段差部の段差面から前記ダイパッドの側面に向かって大きくなっていることを特徴とする半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記段差部の底面における段差面側の端部は、前記ダイパッドにおける周縁部以外の部分の下面と略平行であることを特徴とする半導体装置。
  5. 請求項1に記載の半導体装置において、
    前記ダイパッドの側面の位置での前記段差部の深さを、D1とし、前記段差部の段差面の位置での前記段差部の深さを、D2とし、前記段差部の幅をWとした場合、D1−D2≧W/8が成立していることを特徴とする半導体装置。
  6. 請求項1に記載の半導体装置において、
    前記ダイパッドにおける周縁部の上面と、前記ダイパッドにおける周縁部以外の部分の上面とは、面一であり、
    前記ダイパッドの側面の位置での前記ダイパッドの厚さは、前記ダイパッドにおける周縁部以外の部分の厚さから、前記段差部の段差面の位置での前記段差部の深さを差し引いた長さよりも短いことを特徴とする半導体装置。
  7. 請求項1に記載の半導体装置において、
    前記ダイパッドにおける周縁部は、前記ダイパッドの上面側に曲げられており、
    前記ダイパッドの側面の位置での前記ダイパッドの厚さは、前記ダイパッドにおける周縁部以外の部分の厚さから、前記段差部の段差面の位置での前記段差部の深さを差し引いた長さと同一であることを特徴とする半導体装置。
  8. 枠部、ダイパッド、前記枠部に接続されたリード、及び一端部が前記ダイパッドに接続され他端部が前記枠部に接続された吊りリードを有するリードフレームを準備する工程(a)と、
    前記ダイパッドの上面に、接着部材を介して、半導体チップを固着する工程(b)と、
    金属細線により、前記半導体チップと前記リードとを電気的に接続する工程(c)と、
    前記半導体チップ、前記ダイパッド、前記リード、前記吊りリード及び前記金属細線を一体的に封止する封止樹脂を形成する工程(d)と、
    前記工程(d)の後に、前記枠部と前記リードとの間及び前記枠部と前記吊りリードとの間を切断する工程(e)とを備え、
    前記工程(a)は、前記ダイパッドにおける周縁部に、段差部を形成する工程を含み、
    前記工程(d)において、前記ダイパッドにおける周縁部以外の部分の下面が前記封止樹脂から露出されると共に、前記段差部内に前記封止樹脂が入り込むように、前記封止樹脂が形成され、
    前記段差部の深さは、前記段差部の段差面から前記ダイパッドの側面に向かって大きくなっていることを特徴とする半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記工程(a)は、第1の金型を用いたプレス加工により、板状のダイパッドの下面における周縁部に、前記第1の金型を当接させて押圧して、前記段差部を形成する工程を含み、
    前記第1の金型における前記ダイパッドの下面と当接する面は、前記ダイパッドの下面に対して傾斜する傾斜面、又は凹曲面であることを特徴とする半導体装置の製造方法。
  10. 請求項8に記載の半導体装置の製造方法において、
    前記工程(a)は、
    第2の金型を用いたプレス加工により、板状のダイパッドの下面における周縁部に、前記第2の金型を当接させて押圧して、深さが一定の段差部を形成する工程(a1)と、
    曲げ加工により、深さが一定の前記段差部の底面に荷重を印加して、前記ダイパッドにおける周縁部を、前記ダイパッドの上面側に曲げる工程(a2)とを含み、
    前記工程(a2)において、前記段差部の深さが、前記段差部の段差面から前記ダイパッドの側面に向かって大きくなることを特徴とする半導体装置の製造方法。
  11. 枠部と、
    上面に半導体チップが固着されるダイパッドと、
    前記ダイパッドの周囲に配置され、前記枠部に接続されたリードと、
    一端部が前記ダイパッドに接続され他端部が前記枠部に接続された吊りリードとを備え、
    前記ダイパッドにおける周縁部には、段差部が設けられており、
    前記段差部の深さは、前記段差部の段差面から前記ダイパッドの側面に向かって大きくなっていることを特徴とするリードフレーム。
  12. 請求項11に記載のリードフレームにおいて、
    前記段差部の深さは、前記段差部の段差面から前記ダイパッドの側面に向かって、一定の割合で大きくなっており、
    前記段差部の底面は、平坦面であることを特徴とするリードフレーム。
  13. 請求項11に記載のリードフレームにおいて、
    前記段差部の底面は、凸曲面であり、
    前記段差部の底面の曲率は、前記段差部の段差面から前記ダイパッドの側面に向かって大きくなっていることを特徴とするリードフレーム。
  14. 請求項13に記載のリードフレームにおいて、
    前記段差部の底面における段差面側の端部は、前記ダイパッドにおける周縁部以外の部分の下面と略平行であることを特徴とするリードフレーム。
  15. 請求項11に記載のリードフレームにおいて、
    前記ダイパッドにおける周縁部の上面と、前記ダイパッドにおける周縁部以外の部分の上面とは、面一であり、
    前記ダイパッドの側面の位置での前記ダイパッドの厚さは、前記ダイパッドにおける周縁部以外の部分の厚さから、前記段差部の段差面の位置での前記段差部の深さを差し引いた長さよりも短いことを特徴とするリードフレーム。
  16. 請求項11に記載のリードフレームにおいて、
    前記ダイパッドにおける周縁部は、前記ダイパッドの上面側に曲げられており、
    前記ダイパッドの側面の位置での前記ダイパッドの厚さは、前記ダイパッドにおける周縁部以外の部分の厚さから、前記段差部の段差面の位置での前記段差部の深さを差し引いた長さと同一であることを特徴とするリードフレーム。
JP2011114554A 2011-05-23 2011-05-23 リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法 Withdrawn JP2012244038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011114554A JP2012244038A (ja) 2011-05-23 2011-05-23 リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114554A JP2012244038A (ja) 2011-05-23 2011-05-23 リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012244038A true JP2012244038A (ja) 2012-12-10

Family

ID=47465389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114554A Withdrawn JP2012244038A (ja) 2011-05-23 2011-05-23 リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012244038A (ja)

Similar Documents

Publication Publication Date Title
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP6370071B2 (ja) 半導体装置及びその製造方法
JP4525277B2 (ja) 半導体装置
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP7030481B2 (ja) 樹脂封止金型および半導体装置の製造方法
JP5767294B2 (ja) 半導体装置
JP2008091527A (ja) 半導体装置の製造方法
JP2008028011A (ja) モールドパッケージおよびその製造方法
JP2018129442A (ja) 半導体装置およびその製造方法
JP2010165777A (ja) 半導体装置及びその製造方法
JP2006210941A (ja) 半導体装置
JP2012244038A (ja) リードフレーム並びに該リードフレームを備えた半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP6494465B2 (ja) 半導体装置の製造方法
JP2006278607A (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP5250756B2 (ja) 半導体装置の製造方法及び半導体装置
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP4695672B2 (ja) 半導体装置
JP2018056310A (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP2010056138A (ja) 半導体装置とその製造方法
JP2011210871A (ja) リードフレームおよび半導体装置
JP2007294637A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805