KR20080065966A - 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임 - Google Patents

적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임 Download PDF

Info

Publication number
KR20080065966A
KR20080065966A KR1020087004184A KR20087004184A KR20080065966A KR 20080065966 A KR20080065966 A KR 20080065966A KR 1020087004184 A KR1020087004184 A KR 1020087004184A KR 20087004184 A KR20087004184 A KR 20087004184A KR 20080065966 A KR20080065966 A KR 20080065966A
Authority
KR
South Korea
Prior art keywords
lead frame
laminated
manufacturing
frame end
end plates
Prior art date
Application number
KR1020087004184A
Other languages
English (en)
Inventor
기요시 마츠나가
치카야 미무라
다카오 시오야마
Original Assignee
가부시키가이샤 미츠이하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005327631A external-priority patent/JP2007134584A/ja
Priority claimed from JP2005331937A external-priority patent/JP2007142050A/ja
Application filed by 가부시키가이샤 미츠이하이테크 filed Critical 가부시키가이샤 미츠이하이테크
Publication of KR20080065966A publication Critical patent/KR20080065966A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

상하로 적층되는 리드 프레임 단판들을 비교적 작은 하중으로 확실하게 접합할 수 있는 적층 리드 프레임의 제조 방법 및 적층 리드 프레임을 개시한다. 각각 소정의 형상으로 가공된 리드 프레임 단판(10, 11)을 적층 및 접합함으로써 적층 리드 프레임을 제조하는 방법에서는, 수직으로 서로 쌍을 이루는 리드 프레임 단판(10, 11)의 서로 대향하는 면들 중 적어도 한쪽에는 복수의 볼록부(12)를 형성한다. 서로 대향하는 리드 프레임 단판(10, 11)은 그 볼록부(12)를 통해 함께 접합된다.

Description

적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층 리드 프레임{METHOD OF MANUFACTURING LAMINATED LEAD FRAME AND LAMINATED LEAD FRAME PRODUCED BY THE METHOD}
본 발명은, IC 등의 반도체 장치에 이용되는 적층 리드 프레임에 관한 것이며, 특히 복수의 박판을 적층하여 구성된 적층 리드 프레임 및 그 제조 방법에 관한 것이다.
QFN(Quad Flat Non-leaded) 반도체 장치, SON(Small Outline Non-leaded) 반도체 장치 등의 분야에서는 박형화를 위해 리드(내부 리드)의 피치 축소화가 진행되고 있다. 리드 프레임의 두께도 점점 더 얇아지는 경향이 있다. 그러나, 리드 프레임의 두께가 얇아지면, 이송 공정이나 후속 조립 공정 시에 리드 프레임이 휘어지기 쉽기 때문에 불량이 발생하여 생산성을 저하시키는 요인이 되고 있다.
또한, 종래의 QFN 반도체 장치나 종래의 SON 반도체 장치의 경우, 외측 접촉 단자만이 패키지의 밀봉 수지부 외부에 노출되고, 그 외의 장치 부분은 밀봉 수지로 덮어진다. 결국 이 부분에서만 수지 두께가 증가하여, 패키지의 박형화가 저해된다. 이러한 이유에서, 리드 프레임의 강도를 유지하면서, IC 패키지의 소형화, 박형화를 도모하는 시도에서 형상이 상이한 2개의 리드 프레임을 적층하여 단일 적 층 리드 프레임을 형성하는 적층 리드 프레임이 알려져 있다(예컨대, 특허 문헌 1 참조). 그 외에, 리드 프레임의 두께가 패키지의 두께에 상응하고 단면 형상이 L자형인 리드 프레임을 이용한 패키지도 알려져 있다(예컨대, 특허 문헌 2 참조).
이들 적층 리드 프레임이, 복수의 리드 프레임 단판(접합될 개개의 리드 프레임재를 말함)을 함께 접합하는 기술로 형성됨으로써, 리드 프레임의 피치가 미세화되고, 3차원 형상의 리드 프레임을 실현할 수 있다. 리드 프레임 단판들을 함께 접합하기 위해, 적층된 리드 프레임 단판에 그 두께 방향으로부터 적정한 하중 및 열을 가하는 확산 접합법이 주로 이용되고 있다.
이 확산 접합 방법에 있어서, 재료(리드 프레임 단판)를 적층시킨 상태에서 하중을 인가하게 되면, 상호 마주 향하는 재료의 계면들이 서로 근접하게 된다. 이 상태에서 재료를 가열하면, 재료 내의 원자 에너지가 활성화하여, 계면이 사이에 개재된 상태로 서로 인접한 재료 간에 원자 이동(확산)이 시작하게 된다. 원자 확산이 진행되면 계면의 존재를 알 수 없을 정도로 2개의 재료의 원자들이 서로 섞여, 재료들이 함께 접합하게 된다.
이 확산 접합 방법에 따르면, 하중 인가에 의해 달성되는 계면의 접근(변형)은 일반적으로 고온에서 발생하기 쉽기 때문에, 확산 진행이 용이해지며 접합성이 향상한다.
그러나, 이 확산 접합법을 적층 리드 프레임의 제조에 채용하는 경우에는, 확산 접합을 가능한 한 저온(IC 조립에 이용되는 온도: 예컨대, 260℃ 이하)에서 수행하는 것이 바람직하기 때문에, 리드 프레임 단판의 소성 변형(두께 감소)을 1 ％ 이내로 제한하는 정도의 고하중을 인가하는 것(즉, 접합 하중을 높이면 계면에 존재하는 기복이나 요철이 기계적으로 찌부러져, 상측 및 하측 리드 프레임 단판의 원자간 거리를 단축하는 것이 가능)으로써 확산 접합을 실현하고 있다.
그리고, 리드 프레임 단판의 재료(Cu 또는 Fe-Ni)에 대해, 융점이 낮고 확산도가 높은 Ag 또는 Au를 삽입 재료로 하여 리드 프레임 단판 표면에 3∼5 ㎛ 정도로 도금한다. 그 결과, 접합 온도 및 하중을 저감하는 것을 도모한다.
또한, 하측 리드 프레임과 상측 리드 프레임을 적층하여 형성되는 적층 리드 프레임이 제안되고 있다(예컨대, 특허 문헌 3 참조). 그 적층 리드 프레임을 이용하면, 외부 리드의 개수가 증가하여 반도체 장치에서도 수지 밀봉체의 폭의 증가를 가능한 정도에서 피할 수 있다.
또한, 적층 리드 프레임을 이용한 반도체 장치가 제안되고 있다(예컨대, 특허 문헌 4 참조).
[특허 문헌 1] 일본 실용 공고 평 제7-13227호 공보
[특허 문헌 2] 일본 특허 공개 제2003-7955호 공보
[특허 문헌 3] 일본 특허 공개 제2001-035987호 공보
[특허 문헌 4] 일본 특허 공개 제2001-274310호 공보
특허 문헌 1에 기재된 기술에 따르면, 가능한 최저 온도 및 가능한 최저 하중에서 리드 프레임 단판의 접합을 성공시키기 위해서는, 초기 단계에서 양 재료가 서로 접촉할 수 있도록 함께 접합될 양쪽 리드 프레임 단판의 접합면의 면조도(surface roughness)와 평면성(flatness)을 높여야 한다.
예컨대, 도 14에 도시하는 바와 같이, 상측 리드 프레임 단판의 단자 리드(60)와, 하측 리드 프레임 단판의 내부 리드(61)를 함께 접합해야 하는 경우, 현재 상태에서는 전체 리드(60, 61)가 서로 접촉하여 함께 접합된다. 이 방법에 따르면, 리드(60, 61)가 함께 접합되는 부분이 넓기 때문에 리드(60, 61)의 표면의 평면성을 유지하는 것이 어렵다. 도 14에서 도면부호 62는 접합부를 나타낸다.
특히, 삽입 재료로서 이용되는 Ag의 도금 두께와 Au의 도금 두께의 변동이 약 1∼2 ㎛이고, 리드의 단부에서는 이들 도금이 두껍게 부착되는 특성이 있다. 따라서, 도 15에 도시하는 바와 같이, 리드 프레임 단판을 함께 적층하면, 리드(60, 61)의 중앙부에 간극(63)이 생긴다. 따라서, 이 상태로 리드를 함께 접합하게 되면, 미접합부가 남아 전체 면이 완전 접합되는 것을 보장하기가 곤란하다. 또한, 이 간극을 찌부러뜨려 계면을 서로 접촉시켜 계면 접합을 성공시키기 위해서는 더 큰 하중이 필요하게 된다. 그 결과, 소성 변형(두께 감소)에 의해, 리드 프레임의 형상에 불량이 발생하게 되고, 고하중을 발생시키기 위해 대형의 프레스 머신이 필요하게 된다.
특허 문헌 3에 기재된 방법에서는, 미리 소정의 형상으로 가공된 적어도 2개의 리드 프레임 단판(함께 중첩 또는 적층되기 전의 1개의 리드 프레임재에 해당)을 상하로 겹쳐 단일 적층 리드 프레임을 형성하는 경우, 상측 및 하측 리드 프레임 단판의 정렬이 상당히 힘들다. 일반적으로, 리드 프레임 단판을 제조하는데 이용되는 바(bar)의 양측에는 파일럿 홀을 형성한다.
상측 및 하측 리드 프레임 단판의 접합과 관련하여, 상측 및 하측 리드 프레 임 단판을 접합용 금형(bonding mold)에 배치하고, 그 단판들을 형성된 파일럿 홀 및 파일럿 핀을 이용하여 위치 결정한다. 상측 및 하측 리드 프레임 단판을 위치 결정한 후에는, 그 판들을 접합용 금형 내에서 가열 및 가압하여, 상측 및 하측 리드 프레임 단판이 함께 접합된 적층 리드 프레임을 완성한다.
전술한 바와 같이, 접합용 금형에는 각 리드 프레임 단판을 위치 결정하는데 이용되는 파일럿 핀이 필요하게 되고, 리드 프레임 단판의 종류에 따라 복수의 접합용 금형을 준비해야 한다. 그리고, 리드 프레임 단판의 제조 과정에 있어서, 접합 후의 파일럿 홀은 리드 프레임 단판의 미세한 어긋남(misregistration) 등에 의해 좁혀지고, 핀에 마손이 발생하여, 적층 리드 프레임의 추출이 곤란해진다. 이것은 적층 리드 프레임의 변형 및 손상의 원인이 된다.
종종, 고객이 지정하는 사양에 의해, 예컨대 흡착 패드를 이용하여 적층 리드 프레임을 이송함에 따른 어려움 등의 제약 때문에 적층 리드 프레임의 사이드 레일 상의 필요한 위치에 파일럿 홀을 형성하는 것이 어렵게 되는 경우도 있다.
더욱이, 리드 프레임 단판 및 완성된 적층 리드 프레임을 파일럿 홀을 이용하여 정렬하면, 파일럿 핀의 위치, 인접하는 리드 프레임(또는 단위 리드 프레임)의 파일럿 핀 간의 피치, 리드 프레임 단판의 외형 등에 대해 정밀도가 요구되고, 지그(jig) 등의 요구 품질이나 정밀도가 고조되어, 비용 상승을 수반한다.
본 발명은 이러한 배경을 감안하여 이루어진 것으로, 적층되는 각 리드 프레임 단판을 비교적 작은 하중으로 확실하게 접합할 수 있는 적층 리드 프레임의 제조 방법 및 적층 리드 프레임을 제공하는 것을 목적으로 한다.
또한, 적어도 2개의 리드 프레임 단판들의 중첩이 용이하며, 완성된 적층 리드 프레임의 사이드 레일 상에 파일럿 홀을 형성하지 않음으로써, 적층 리드 프레임의 생산 및 제조 원가를 삭감할 수 있는 적층 리드 프레임을 제조할 수 있는 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층 리드 프레임을 제공하는 것을 목적으로 한다.
상기 목적에 맞는 제1 발명의 적층 리드 프레임의 제조 방법은, 각각 소정의 형상으로 가공된 복수의 리드 프레임 단판들을 함께 적층함으로써 적층 리드 프레임을 제조하는 방법에 해당하며, 이 방법은,
쌍을 이루는 상측 및 하측 리드 프레임 단판들의 서로 대향하는 면들 중 적어도 한쪽에 복수의 볼록부를 형성하는 단계와,
상기 볼록부가 사이에 개재된 상태로 상기 서로 대향하는 리드 프레임 단판들을 함께 적층하는 단계를 포함한다.
제2 발명의 적층 리드 프레임의 제조 방법은, 각각 소정의 형상으로 가공된 복수의 리드 프레임 단판들을 함께 적층하고 접합함으로써 적층 리드 프레임을 제조하는 방법에 해당하며, 이 방법은,
쌍을 이루는 상측 및 하측 리드 프레임 단판들의 서로 대향하는 면들 중 적어도 한쪽에 복수의 볼록부를 형성하는 단계와,
상기 볼록부가 사이에 개재된 상태로 상기 서로 대향하는 리드 프레임 단판들을 함께 접합하는 단계를 포함한다.
제3 발명의 적층 리드 프레임의 제조 방법에 따르면, 제2 발명의 적층 리드 프레임의 제조 방법에 있어서, 상기 볼록부는 하프 에칭(half-etching), 압인 가공(coining), 및 두터운 도금(thick plating) 처리 중 어느 하나의 처리로 형성된다.
제4 발명의 적층 리드 프레임의 제조 방법에 따르면, 제2 발명에 따른 적층 리드 프레임의 제조 방법에 있어서, 상기 볼록부의 표면과, 상기 볼록부와 접합될 상대측 리드 프레임 단판에 있어서 적어도 상기 볼록부와 접촉하게 되는 부분은 귀금속으로 도금된다.
여기서, 귀금속 도금은 Au, Ag, Pt, Pd 등의 도금을 의미한다. 이 귀금속 도금에 대해 기초 도금(undercoating)이 수행되는 것은 당연하다.
제5 발명의 적층 리드 프레임의 제조 방법에 따르면, 제4 발명의 적층 리드 프레임의 제조 방법에 있어서, 상기 리드 프레임 단판의 접합은, 상기 리드 프레임 단판을 180℃∼300℃로 가열하면서, 상기 볼록부의 선단부를 찌부러뜨릴 수 있는 압력을 가함으로써 이루어진다. 그 결과, 볼록부의 확산 및 접합이 실질적으로 완전하게 이루어질 수 있고, 볼록부의 높이가 서로 다른 경우에도 볼록부의 선단을 비교적 작은 하중으로 찌부러뜨려 균등한 접합이 이루어질 수 있다.
제6 발명의 적층 리드 프레임은 제2 내지 제5 발명 중 한 방법을 이용하여 제조된다. 따라서, 각 리드 프레임 단판이 함께 확실하게 접합되는 보다 강고한 적층 리드 프레임을 제공한다.
제7 발명의 적층 리드 프레임의 제조 방법은,
적어도 2개의 리드 프레임 단판의 대응 위치에, 하프 에칭 또는 하프 다이 컷팅(half-die cutting)에 의해 형성되는 쌍을 이루는 오목부와 볼록부의 복수 세트를 형성하는 제1 단계와,
상기 오목부에 상기 볼록부를 끼워 맞춤으로써 한 리드 프레임 단판의 상부에 다른 리드 프레임 단판을 중첩시키는 제2 단계와,
중첩된 리드 프레임 단판들을 가열 및 가압함으로써 접합하는 제3 단계를 포함한다.
제8 발명의 적층 리드 프레임의 제조 방법에 따르면, 제7 발명의 적층 리드 프레임의 제조 방법에 있어서, 상기 제2 단계에서 상기 리드 프레임 단판들은 상기 오목부와 볼록부에 의해 코킹되어 결합된다.
제9 발명의 적층 리드 프레임의 제조 방법에 따르면, 제7 발명의 적층 리드 프레임의 제조 방법에 있어서, 복수의 세트로 형성된 상기 오목부와 볼록부 중에서, 한 세트의 오목부와 볼록부는 중첩될 리드 프레임 단판들의 기준으로서 이용되고, 다른 세트의 오목부와 볼록부 중에서, 그 오목부는 리드 프레임 단판의 최대 길이 방향으로 길이가 긴 홀이 된다.
제10 발명의 적층 리드 프레임의 제조 방법에 따르면, 제2 발명의 적층 리드 프레임의 제조 방법에 있어서, 상기 리드 프레임 단판의 적어도 접합면의 표면은 귀금속으로 도금된다.
제11 발명의 적층 리드 프레임의 제조 방법에 따르면, 제7 발명의 적층 리드 프레임의 제조 방법에 있어서, 정렬용 파일럿 핀이 끼워 맞추어지는 파일럿 홀은 각각의 리드 프레임 단판의 대응 위치에 형성된다.
제12 발명의 적층 리드 프레임의 제조 방법에 따르면, 제11 발명의 적층 리드 프레임의 제조 방법에 있어서, 기준이 될 상기 리드 프레임 단판에 중첩되는 리드 프레임 단판에 형성된 파일럿 홀은 상기 기준이 될 리드 프레임 단판에 형성된 파일럿 홀보다 직경이 더 크다.
제13 발명의 적층 리드 프레임은 제7 발명의 적층 리드 프레임의 제조 방법으로 제조된다.
제14 발명의 적층 리드 프레임에 따르면, 제13 발명의 적층 리드 프레임에 있어서, 상기 오목부와 볼록부는 하프 블랭킹 코킹(half-blanking caulking)에 의해 형성되고, 제3 단계에서, 상기 오목부와 볼록부는 접합된 적층 리드 프레임의 표면 및 이면에서 노출되지 않는다.
본 발명에 속하는 적층 리드 프레임의 제조 방법 및 적층 리드 프레임에 따르면, 상하로 중첩되는 리드 프레임 단판들은 볼록부를 이용하여 함께 접합된다. 따라서, 접합 면적이 감소함으로써 접합에 필요한 하중을 감소할 수 있다. 이에 따라, 설비 능력을 감축하여 설비 사이즈의 소형화를 도모할 수 있다.
또한, 접합 범위를 한정함으로써 접합면의 접촉이 용이해진다. 또한 평면성을 얻기 쉽기 때문에, 접합 불량 가능성(미접합 부위의 발생)을 줄일 수 있다.
그리고, 리드 프레임 단판의 두께와 도금 두께의 변동으로 인해 볼록부 높이가 불균일한 경우, 하중을 높여 볼록부를 약간 찌부러뜨림으로써 볼록부 높이의 변동을 흡수한다. 따라서, 미접합 부분의 발생을 억제할 수 있다.
또한, 본 발명에 속한 적층 리드 프레임의 제조 방법 및 적층 리드 프레임에 따르면, 적층되는 리드 프레임 단판들이 가열 및 가압되기 전에, 오목부와 볼록부에 의해 함께 결합된다. 따라서, 후속 처리가 용이해진다. 예컨대, 중첩된 리드 프레임 단판들을 가압 및 가열하여 고착시키는 경우에도, 평판은 가열판으로서 이용될 수 있다. 따라서, 정밀한 정렬의 필요성 또는 정밀한 접합용 금형을 이용할 필요성이 없다. 또한, 상측 및 하측 리드 프레임 단판들을 롤 압연(roll welding)에 이용되는 지그를 이용하여 가압 및 가열할 수도 있다.
특히, 하프 에칭에 의해 오목부와 볼록부를 형성한 경우에는, 적층 리드 프레임의 표면과 이면에 요철이 없어지고, 그 후의 흡착 패드 등에 의한 이송 처리가 용이해진다.
도 1은 본 발명의 제1 실시형태에 따른 적층 리드 프레임의 제조 방법을 적용한 적층 리드 프레임의 사시도이다.
도 2는 상기 방법의 설명도이다.
도 3은 볼록부의 형성 방법을 도시하는 설명도이다.
도 4는 볼록부의 형성 방법을 도시하는 설명도이다.
도 5는 볼록부의 형성 방법을 도시하는 설명도이다.
도 6a와 도 6b는 상기 방법의 설명도이다.
도 7은 본 발명의 제2 실시형태에 따른 적층 리드 프레임의 제조 방법을 설명하는 사시도이다.
도 8은 상기 방법의 일부 상세 설명도이다.
도 9는 상기 방법의 일부 상세 설명도이다.
도 10은 상기 방법의 일부 상세 설명도이다.
도 11은 상기 방법의 일부 상세 설명도이다.
도 12는 상기 방법의 일부 상세 설명도이다.
도 13은 본 발명의 제3 실시형태에 따른 적층 리드 프레임의 제조 방법을 도시하는 사시도이다.
도 14는 종래예의 적층 리드 프레임의 제조 방법의 설명도이다.
도 15는 종래예의 적층 리드 프레임의 제조 방법의 문제점을 도시하는 설명도이다.
10, 11: 리드, 12: 볼록부, 13, 14: Ag 도금(귀금속 도금), 15: 볼록부, 16: 리드, 16a: Ag 도금, 17: 리드, 18: 압인 가공 금형, 19: 볼록부, 20∼22: 리드, 23∼25: 리드, 26∼28: 볼록부
계속해서, 본 발명의 이해를 돕기 위해 첨부 도면을 참조하여, 본 발명의 제1 실시형태에 대해 설명한다.
도 1은 본 발명의 제1 실시형태에 따른 적층 리드 프레임의 제조 방법을 적용한 적층 리드 프레임의 사시도, 도 2는 상기 방법의 설명도, 도 3∼도 5는 볼록부의 형성 방법을 도시하는 설명도, 도 6a와 도 6b는 상기 방법의 설명도이다.
도 1과 도 2는 본 발명의 제1 실시형태에 따른 적층 리드 프레임의 제조 방 법을 도시한다. 상측 리드 프레임 단판의 일부를 형성하는 리드(10)와, 하측 리드 프레임 단판의 일부를 형성하는 리드(11)가 함께 접합된다. 그리고, 하측 리드(11)의 각 표면에는 볼록부(12)가 형성되어 있다.
또한, 상측 리드(10)의 저면(평면형으로 되어 있음)과, 하측 리드(11)의 볼록부(12)의 상면은 귀금속 도금의 일례인 Ag 도금(13, 14)으로 도포되어 있다. 한편, 상측 및 하측 리드(10, 11)의 전체 면은 Ag 도금으로 도포되어 있다.
이 볼록부(12)의 형성 방법에 대해 도 3∼도 5를 참조하면서 설명한다. 도 3에 도시하는 방법에서는 하프 에칭(half-etching)으로 볼록부(12)를 형성하는데, 이 볼록부(12)의 선단부 상의 부분에만 에칭액에 의해 침식되지 않는 Ag(귀금속)(14)로 도금되어 그렇게 도금된 부분이 에칭액과 닿게 된다. 볼록부가 하프 에칭되는 양(즉, 에칭 깊이)은 원래 리드(11) 두께의 1/4∼4/5 정도가 바람직하다. 그 이유는 하프 에칭의 깊이를 깊게 하면 볼록부(12)의 높이가 낮게 되고, 하프 에칭의 깊이를 더욱 깊게 하면 통전하는 리드의 단면적이 감소하며, 에칭의 변동에 의해 리드가 절단하거나 떨어지기 때문이다. 하프 에칭으로 볼록부(12)를 형성한 경우에는, 볼록부(12)의 표면뿐만 아니라 리드(11)의 표면에도 귀금속으로 도금할 수 있다.
도 4에 도시하는 방법에서는, 볼록부(15)를 다층 도금[두터운 도금(thick plating)] 처리로 형성한다.
이 경우, 마지막 층에만 귀금속으로 도금하지만, 전체 층을 귀금속으로 도금하는 경우도 있을 수 있다. 볼록부(15)의 높이는 리드(16)(리드 프레임 단판의 일 부) 두께의 1/5∼2/3 정도가 좋다. 볼록부(15)의 높이가 낮으면 리드(16)의 변형에 대응할 수 없다. 반면, 볼록부(15)의 높이가 높은 경우에는 다수회의 도금 처리가 필요하므로 비용이 추가된다. 도면 부호 16a는 Ag 도금을 나타낸다.
도 5에 도시하는 방법에서는, 원래 리드(17)를 압인 가공 금형(coining mold)(18)으로 가압함으로써, 리드(17)에 소성 변형을 일으켜, 볼록부(19)를 형성하고 있다. 이 경우, 볼록부(19)의 높이를 높게 하고자 하면, 큰 하중을 리드(17)에 가해야 하고, 리드(17)가 폭 방향으로 넓어져 변형되기 때문에 바람직하지 못하다.
결과적으로, 볼록부(19)의 높이는 리드(17) 두께의 1/6∼1/2(더욱, 바람직하게는 1/6∼1/3)인 것이 충분하다. 그 이유는 볼록부(19) 이외의 리드(17)의 표면이 압인 가공 금형(18)에 의해 평활하게 되기 때문에, 볼록부(19)의 선단부의 정상 위치를 일정 레벨로 유지할 수 있다. 이 압인 가공으로 볼록부(19)를 형성하는 경우에는, 볼록부(19)의 표면을 귀금속으로 도금한다.
이상으로 설명한 볼록부(12, 15, 19)는 평면에서 볼 때 원형이지만, 정사각형, 타원형, 직사각형 등일 수도 있다. 볼록부(12, 15, 19)의 폭(예컨대, 직경)은 리드(11, 16, 17) 폭의 1/10∼3/10인 것이 좋다. 볼록부의 폭이 너무 좁으면, 리드 간의 도통 저항이 증가하고, 반도체 장치의 회로 저항이 증가하여 문제가 발생하는 경우가 있다.
도 6a와 도 6b는 상측 리드 프레임 단체(單體)의 리드(20∼22)와 하측 리드 프레임 단체의 리드(23∼25)를 180℃∼300℃로 가열하면서 가압 접합하는 상태를 도시하고 있다.
도 6a에 도시한 바와 같이, 하측 중앙 리드(24)의 볼록부(27)가 다른 리드(23, 25)의 볼록부(26, 28)보다 낮은 경우, 그리고 리드(20∼22)에 가해지는 압력이 작은 경우에는, 하측 중앙 리드(24)의 볼록부(27)와 상측 중앙 리드(21)를 함께 접합할 수 없다. 이 경우, 도 6b에 도시한 바와 같이, 상측 리드(20∼22)에 가해지는 압력이 증가하면, 볼록부(26, 28)의 선단부가 찌부러져, 볼록부(27)와 리드(21)를 접합할 수 있다. 따라서, 상측 리드(20∼22)(즉, 상측 리드 프레임 단판)에 가해지는 압력은, 하측 리드(23∼25)(즉, 하측 리드 프레임 단판)에 형성된 볼록부(26∼28)의 높이의 변동을 고려하여, 그 변동분만큼 볼록부(26∼28)가 찌부러지도록 제어된다. 이 경우, 반드시 볼록부(26∼28)의 선단부로부터 서서히 찌부러지도록, 볼록부(26∼28)의 상측 폭을 작게 형성하는 것(예컨대, 원추 대형)이 바람직하다(압인 가공의 경우에 가능).
본 발명은 상기 실시형태에 한정되지 않고, 본 발명의 요지를 변경하지 않는 범위에서의 변경 또는 개량한 방법에도 적용될 수 있다. 특히, 본 실시형태에서는본 발명의 이해를 돕기 위해, 구체적인 숫자를 사용하여 설명하고 있다. 그러나, 본 발명은 이 숫자에 의해 기재된 범위 및 영역에 한정되지 않는다.
또한, 본 실시형태에서는 하측 리드(리드 프레임 단판)에 볼록부를 설치하고 있다. 그러나, 상측 리드(리드 프레임 단판)에 볼록부를 설치할 수도 있다.
다음으로, 본 발명의 제2 실시형태에 대해 설명한다.
도 7은 본 발명의 제2 실시형태에 따른 적층 리드 프레임의 제조 방법을 설 명하는 사시도, 도 8∼도 13은 상기 방법의 일부 상세 설명도이다.
도 7∼도 13에 도시한 바와 같이, 본 발명의 제2 실시형태에 따른 적층 리드 프레임의 제조 방법에서는 소정의 에칭 처리된 리드 프레임 단판(10, 11)을 준비한다.
이 경우, 리드 프레임 단판(10)이 하측 위치가 되고, 리드 프레임 단판(11)이 상측 위치가 된다. 도 8과 도 9에 도시한 바와 같이, 하측 리드 프레임 단판(10)의 양측 단부에는 하프 에칭에 의한 오목부(12, 13)가, 상측 리드 프레임 단판(11)의 양측 단부에는 하프 에칭에 의한 볼록부(14, 15)가 형성된다. 이 상측 및 하측 리드 프레임 단판(10, 11)은, 하측 리드 프레임 단판(10)에서의 상측 리드 프레임 패턴의 정렬 위치와 상측 리드 프레임 단판(11)에서의 하측 리드 프레임 패턴의 정렬 위치가 일치하도록, 그리고 각각 단면 형상이 원형인 오목부(12, 13)와 볼록부(14, 15)가 서로 쌍을 이루도록 대응 위치에 설치된다.
도 7에 도시하는 리드 프레임 단판(10, 11)에서, 오목부와 볼록부의 2개 세트, 즉 오목부(12)와 볼록부(14)로 구성된 한 세트와, 오목부(13)와 볼록부(15)로 구성된 다른 세트는, 각각 3개의 단위 리드 프레임을 구비하는 리드 프레임 단판(10, 11)에 있어서 길이 방향의 사이드 레일(16, 17)이 아니라, 길이 방향의 양측에서 측면 사이드 레일(16, 17)의 중간 위치에 형성된다.
도 11은 오목부(12)와 볼록부(14)의 상세[오목부(13)와 볼록부(15)도 동일]를 도시하고 있다. 이들 부분이 에칭에 의해 형성되기 때문에, 오목부(12)의 입구측(18)이 확장되고, 볼록부(14)의 선단부(19)는 축소된다. 이에 따라, 볼록부(14) 와 오목부(12)의 끼워 맞춤이 용이해진다.
볼록부(14)와 오목부(12)의 주요부의 직경은 제품인 적층 리드 프레임의 사이즈에 따라 변하지만, 통상 0.2∼2 mm 정도이다. 또한, 선단 부분을 제외한 볼록부(14)의 직경은 입구 부분을 제외한 오목부(12)의 직경보다 근소한 범위(예컨대, 직경의 1/50∼1/500) 내에서 크다. 볼록부(14)를 오목부(12)에 완전히 끼워 맞춘 경우, 볼록부(14)는 용이하게 빠지지 않게 된다.
볼록부(14)의 높이 및 오목부(12)의 깊이는, 각각의 두께의 예컨대 1/3∼2/3이고, 볼록부(14)의 높이는 오목부(12)의 깊이보다 작다.
본 실시형태에서는 오목부(12)와 볼록부(14)[오목부(13)와 볼록부(15)에서도 동일]가 에칭 처리로 형성된다. 도 10에 도시한 바와 같이, 그 부분들은 프레스 머신을 이용하여 하프 블랭킹(half-blanking) 처리로 형성될 수도 있다. 이 경우, 리드 프레임 단판(10, 11)의 각각의 이면에는 볼록부(20)가 형성되고, 표면에는 오목부(21)가 형성된다. 때문에, 하측에 배치되는 리드 프레임 단판(10)의 저면에 볼록부(20)가 있어 곤란한 경우에, 하측 리드 프레임 단판(10)에는 하프 블랭크 대신에 관통홀을 형성할 수도 있다. 또한, 프레스 가공으로 오목부(121)와 볼록부(20)를 형성하는 경우, 오목부(21)의 입구측의 직경은 확장되고, 볼록부(20)의 선단측의 직경은 축소될 수 있다. 또한, 오목부(21)의 깊이는 리드 프레임 단판 두께의 1/3∼2/3 정도이다.
상기 실시형태에 있어서, 도 7에 도시한 바와 같이, 리드 프레임 단판(10, 11)의 양측에는 각각 단면 형상이 원형인 오목부(12, 13)와 볼록부(14, 15)가 설치 된다. 한 세트(즉, 기준용)의 오목부(12)와 볼록부(14)는 각각 단면 형상이 원형으로 형성되고, 다른 볼록부(15)가 끼워 맞추어지는 오목부(22)는 도 12에 도시하는 바와 같이 길이가 긴 비관통 홀(blind hole)로 형성될 수 있다.
이에 따라, 상측 및 하측 리드 프레임 단판(10, 11)의 두께의 차이, 재질의 차이, 가공 정도의 차이 등에 있어서, 오목부(12, 22) 간의 거리와 볼록부(14, 15) 간의 거리가 다른 경우에도, 단면 형상이 원형(단면이 사각형일 수도 있음)인 볼록부(15)를 오목부(22)에 끼워 맞출 수 있다. 오목부(22)는 리드 프레임 단판(10)의 최대 신장 방향에 설치된다.
또한, 리드 프레임 단판(10, 11)의 리드 형상의 차이를 흡수하기 위해, 리드 프레임 단판(10, 11)의 길이 방향을 따른 측면 중앙에 위치 결정용 오목부와 볼록부를 설치하여, 그 중앙 위치에 설치된 오목부와 볼록부 양측에 설치되는 오목부와 볼록부 중 오목부를 길이가 긴 홀로 형성할 수도 있다.
리드 프레임 단판(10, 11)은 볼록부(14, 15)를 대응하는 오목부(12, 13)에 끼워 맞추어 밀착시켜(예컨대, 코킹 방식) 고온에서 가압됨으로써 확산 접합되게 된다. 때문에, 구리 재료, 구리 합금 재료, 철합금 재료가 개별적으로 에칭 또는 프레스 가공 처리된 리드 프레임 단판(10, 11)의 표면은 Au, Ag 등의 귀금속으로 미리 도금되어 있다. 리드 프레임 단판(10, 11)을, 한 단판의 상부에 다른 판을 중첩하는 식으로 중첩하여 적층 리드 프레임을 형성한 후에, 그 적층 리드 프레임에 대해, 반도체 소자의 탑재, 와이어 본딩, 몰드, 마킹(marking), 싱규레이션(singulation) 등의 각각의 처리를 하여 최종 반도체 장치를 완성한다.
계속해서, 도 13에 도시하는 본 발명의 제3 실시형태에 따른 적층 리드 프레임의 제조 방법과, 제1 실시형태의 적층 리드 프레임의 제조 방법과의 차이점을 설명한다.
이 적층 리드 프레임의 제조 방법에서는, 파일럿 홀(29, 30)이, 리드 프레임 단판(24, 25)의 사이드 레일(26, 27)의 내측에서, 각 단위 리드 프레임(28) 사이에 설치된다. 파일럿 홀에 의해, 리드 프레임 단판(24, 25)의 제조 과정에 있어서 재료 상태에서 리드 프레임 단판을 용이하게 위치 결정(예컨대, 에칭 처리 시의 마스킹에 대한 노광 위치, 프레스 가공 시의 위치 결정)할 수 있다.
상측 및 하측 리드 프레임 단판(24, 25)을 파일럿 핀을 이용하여 위치 결정하는 경우에는 파일럿 홀(29, 30)보다 충분히 직경이 작은 핀을 사용한다. 이에 따라, 파일럿 핀과 파일럿 홀 간에 요동(rattle)이 생겨, 오목부(12, 13)와 볼록부(14, 15)의 끼워 맞춤이 원활하게 이루어진다. 또한, 기준으로서 이용되는 리드 프레임 단판의 파일럿 홀의 직경보다 그 상부에 배치될 리드 프레임 단판의 파일럿 홀의 직경을 크게 하는 것이 바람직하다.
또한, 파일럿 홀(29, 30)은 최소 요구 수로 설치된다. 흡착 패드 등의 이송 수단에 의해 적층 리드 프레임을 이송하는 경우에, 파일럿 홀(29, 30)은 사이드 레일(26, 27)에 설치되지 않는 것이 아니라, 각 단위 리드 프레임(28) 사이의 영역에 설치되는 것이 좋다.
본 발명은 상기 실시형태들에 한정되지 않고, 본 발명의 요지를 변경하지 않는 범위에서의 변형예에 적용될 수 있다. 특히, 리드 프레임 단판(10, 11)을 파일 럿 홀을 이용하여 위치 결정하지 않는 경우, 리드 프레임 단판(10, 11)은, 화상 처리 작업과, 리드 프레임 단판(10, 11)의 외형 형상을 서로 동일하게 하여, 프레임이나 주위에 리드 프레임 단판(10, 11)을 둘러싸게 설치된 지지 부재(일체 부재 또는 별개 부재의 형태)에 의해 위치 결정될 수도 있다.
더 나아가, 상기 실시형태에서는 적층될 리드 프레임 단판 수가 2개이지만, 3개 또는 그 이상의 리드 프레임 단판들도 적층될 수 있다. 예컨대, 본 발명은 서로 수직으로 인접한 리드 프레임 단판에 적용되는 경우, 리드 프레임 단판 수가 3개 이상인 경우에도 적용되는 것은 당연하다.
본 발명에 속한 적층 리드 프레임의 제조 방법 및 적층 리드 프레임에 따르면, 볼록부를 이용하여 상하 중첩될 리드 프레임 단판을 접합한다. 때문에, 접합 면적이 감소함으로써 접합에 필요한 부하 하중을 감소할 수 있다. 이에 따라, 설비 능력을 저감하여, 설비 사이즈의 소형화를 도모할 수 있기 때문에 본 발명의 산업상의 이용 가능성은 매우 크다.
본 출원은 2005년 11월 11일자로 출원된 일본 특허 출원 제2005-327631호와 2005년 11월 16일자로 출원된 일본 특허 출원 제2005-331937호에 기초하여 이들을 우선권으로 주장하며, 이들 문헌의 전체 내용은 참조로써 본 명세서에 포함된다.

Claims (14)

  1. 각각 소정의 형상으로 가공된 복수의 리드 프레임 단판들을 함께 적층하여 적층 리드 프레임을 제조하는 방법에 있어서,
    쌍을 이루는 상측 및 하측 리드 프레임 단판들의 서로 대향하는 면들 중 적어도 한쪽에 복수의 볼록부를 형성하는 단계와,
    상기 볼록부가 사이에 개재된 상태로 상기 서로 대향하는 리드 프레임 단판들을 함께 적층하는 단계
    를 포함하는 적층 리드 프레임의 제조 방법.
  2. 각각 소정의 형상으로 가공된 복수의 리드 프레임 단판들을 함께 적층하고 접합하여 적층 리드 프레임을 제조하는 방법에 있어서,
    쌍을 이루는 상측 및 하측 리드 프레임 단판들의 서로 대향하는 면들 중 한쪽에 복수의 볼록부를 형성하는 단계와,
    상기 볼록부가 사이에 개재된 상태로 상기 서로 대향하는 리드 프레임 단판들을 함께 접합하는 단계
    를 포함하는 적층 리드 프레임의 제조 방법.
  3. 제2항에 있어서, 상기 볼록부는 하프 에칭(half-etching), 압인 가공(coining) 및 두터운 도금(thick plating) 처리 중 어느 하나의 처리로 형성되는 것인 적층 리드 프레임의 제조 방법.
  4. 제2항에 있어서, 상기 볼록부의 표면과, 상기 볼록부와 접합될 상대측 리드 프레임 단판에 있어서 적어도 상기 볼록부와 접촉하게 되는 부분은 귀금속으로 도금되는 것인 적층 리드 프레임의 제조 방법.
  5. 제4항에 있어서, 상기 리드 프레임 단판의 접합은, 상기 리드 프레임 단판을 180℃∼300℃로 가열한 상태에서, 상기 볼록부의 선단부를 찌부러뜨릴 수 있는 압력을 가함으로써 이루어지는 것인 적층 리드 프레임의 제조 방법.
  6. 제2항에 기재한 적층 리드 프레임의 제조 방법으로 제조된 적층 리드 프레임.
  7. 적층 리드 프레임을 제조하는 방법에 있어서,
    적어도 2개의 리드 프레임 단판들의 대응 위치에, 하프 에칭 또는 하프 다이 컷팅(half-die cutting)에 의해 형성되는 쌍을 이루는 오목부와 볼록부의 복수 세트를 형성하는 제1 단계와,
    상기 오목부에 상기 볼록부를 끼워 맞춤으로써 한 리드 프레임 단판의 상부에 다른 리드 프레임 단판을 중첩시키는 제2 단계와,
    중첩된 리드 프레임 단판들을 가열 및 가압함으로써 접합하는 제3 단계
    를 포함하는 적층 리드 프레임의 제조 방법.
  8. 제7항에 있어서, 상기 제2 단계에서, 상기 리드 프레임 단판들은 상기 오목부와 볼록부에 의해 함께 코킹되어 결합되는 것인 적층 리드 프레임의 제조 방법.
  9. 제7항에 있어서, 상기 복수 세트로 형성된 오목부와 볼록부 중에서, 한 세트의 오목부와 볼록부는 중첩될 리드 프레임 단판들의 기준으로서 이용되고, 다른 세트의 오목부와 볼록부 중에서, 그 오목부는 리드 프레임 단판의 최대 신장 방향으로 길이가 긴 홀이 되는 것인 적층 리드 프레임의 제조 방법.
  10. 제7항에 있어서, 상기 리드 프레임 단판의 적어도 접합면의 표면은 귀금속으로 도금되는 것인 적층 리드 프레임의 제조 방법.
  11. 제7항에 있어서, 상기 리드 프레임 단판들 각각의 대응 위치에는 정렬용 파일럿 핀이 끼워 맞추어지는 파일럿 홀이 형성되는 것인 적층 리드 프레임의 제조 방법.
  12. 제11항에 있어서, 기준이 될 리드 프레임 단판 위에 중첩되는 리드 프레임 단판에 형성된 파일럿 홀은 상기 기준이 될 리드 프레임 단판에 형성된 파일럿 홀보다 직경이 더 큰 것인 적층 리드 프레임의 제조 방법.
  13. 제7항에 기재한 적층 리드 프레임의 제조 방법으로 제조된 적층 리드 프레임.
  14. 제13항에 있어서, 상기 오목부와 볼록부는 하프 블랭킹 코킹(half-blanking caulking)에 의해 형성되고, 상기 오목부와 볼록부는 상기 제3 단계에서 접합된 적층 리드 프레임의 표면과 이면에서 노출되지 않는 것인 적층 리드 프레임.
KR1020087004184A 2005-11-11 2006-11-07 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임 KR20080065966A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005327631A JP2007134584A (ja) 2005-11-11 2005-11-11 積層リードフレームの製造方法及びこの方法によって製造された積層リードフレーム
JPJP-P-2005-00327631 2005-11-11
JP2005331937A JP2007142050A (ja) 2005-11-16 2005-11-16 積層リードフレームの製造方法及び積層リードフレーム
JPJP-P-2005-00331937 2005-11-16

Publications (1)

Publication Number Publication Date
KR20080065966A true KR20080065966A (ko) 2008-07-15

Family

ID=38023212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004184A KR20080065966A (ko) 2005-11-11 2006-11-07 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임

Country Status (4)

Country Link
US (1) US7665205B2 (ko)
EP (1) EP1947692A4 (ko)
KR (1) KR20080065966A (ko)
WO (1) WO2007055209A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953066B1 (fr) * 2009-11-25 2011-12-30 St Microelectronics Tours Sas Montage en boitier pour composants electroniques assembles par clip

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654881B2 (ja) * 1991-11-29 1997-09-17 株式会社三井ハイテック リードフレームの製造方法
JP2678418B2 (ja) * 1992-10-21 1997-11-17 株式会社三井ハイテック Ｐｇａ基板に接続するリードピン及び該リードピンの製造方法
JPH06188354A (ja) * 1992-12-21 1994-07-08 Mitsui High Tec Inc 半導体装置
JP3431214B2 (ja) 1993-06-24 2003-07-28 オリンパス光学工業株式会社 ワイヤレスフラッシュ装置
US5339518A (en) * 1993-07-06 1994-08-23 Motorola, Inc. Method for making a quad leadframe for a semiconductor device
JP2001035987A (ja) 1999-07-21 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
WO2001008222A1 (en) * 1999-07-22 2001-02-01 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6320251B1 (en) * 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
JP2001274310A (ja) 2000-03-24 2001-10-05 Mitsui High Tec Inc 半導体装置及び半導体装置の製造方法
US6667544B1 (en) * 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
JP3609736B2 (ja) * 2001-03-15 2005-01-12 株式会社三井ハイテック 放熱板付きリードフレームの製造方法
JP2003007955A (ja) 2001-06-27 2003-01-10 Sony Corp 半導体パッケージおよびその製造方法
JP3968703B2 (ja) * 2002-06-26 2007-08-29 ソニー株式会社 リードレスパッケージおよび半導体装置
KR100470897B1 (ko) * 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
JP2006049694A (ja) * 2004-08-06 2006-02-16 Freescale Semiconductor Inc 二重ゲージ・リードフレーム

Also Published As

Publication number Publication date
US7665205B2 (en) 2010-02-23
WO2007055209A1 (ja) 2007-05-18
US20070119050A1 (en) 2007-05-31
EP1947692A1 (en) 2008-07-23
EP1947692A4 (en) 2010-08-04

Similar Documents

Publication Publication Date Title
CN100517682C (zh) 半导体器件及其制造方法
US7247931B2 (en) Semiconductor package and leadframe therefor having angled corners
JP6413709B2 (ja) 半導体装置およびその製造方法
US6402009B1 (en) Apparatus and method for shaping lead frame for semiconductor device and lead frame for semiconductor device
JP4334364B2 (ja) 半導体装置及び半導体装置の製造方法
KR20080065966A (ko) 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임
JP2007134584A (ja) 積層リードフレームの製造方法及びこの方法によって製造された積層リードフレーム
JP2957335B2 (ja) リードフレームの製造方法
JP4462086B2 (ja) 接着剤付き金属板製造用のプレス用金型およびこれを用いた接着剤付き金属板の製造方法
JP4379035B2 (ja) リードフレームの製造方法
JP3506957B2 (ja) リードフレームの製造方法
JPS5933982B2 (ja) リ−ドフレ−ムの製造方法
JP7029504B2 (ja) リードフレームおよびパワー系半導体装置の製造方法
EP3185291B1 (en) A leadframe and a method of manufacturing a leadframe
JP4094611B2 (ja) 積層リードフレームの製造方法
JPH04251618A (ja) 微細プレス加工用金型
TW201916290A (zh) 引線框架的製造方法和引線框架
JP2700902B2 (ja) リードフレームの製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
JPH03290937A (ja) バンプ付き金属リード及びその製造方法
JPH0444255A (ja) リードフレームの製造方法
CN114078801A (zh) 引线框架及封装体
JP2003051575A (ja) ハーフエッチング面の成型方法
JPS6347272B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid