JP2007142050A - 積層リードフレームの製造方法及び積層リードフレーム - Google Patents

積層リードフレームの製造方法及び積層リードフレーム Download PDF

Info

Publication number
JP2007142050A
JP2007142050A JP2005331937A JP2005331937A JP2007142050A JP 2007142050 A JP2007142050 A JP 2007142050A JP 2005331937 A JP2005331937 A JP 2005331937A JP 2005331937 A JP2005331937 A JP 2005331937A JP 2007142050 A JP2007142050 A JP 2007142050A
Authority
JP
Japan
Prior art keywords
lead frame
manufacturing
lead
laminated
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005331937A
Other languages
English (en)
Inventor
Kiyoshi Matsunaga
清 松永
Shinya Mimura
真也 三村
Takao Shioyama
隆雄 塩山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2005331937A priority Critical patent/JP2007142050A/ja
Priority to EP06823100A priority patent/EP1947692A4/en
Priority to KR1020087004184A priority patent/KR20080065966A/ko
Priority to PCT/JP2006/322196 priority patent/WO2007055209A1/ja
Priority to US11/595,757 priority patent/US7665205B2/en
Publication of JP2007142050A publication Critical patent/JP2007142050A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】積層する各リードフレーム単板を比較的小さな荷重でしかも確実に接合できる積層リードフレームの製造方法及び積層リードフレームを提供する。
【解決手段】それぞれ所定の形状加工がなされたリードフレーム単板10、12を複数枚積層かつ接合して形成する積層リードフレームの製造方法において、上下対となるリードフレーム単板10、11の対向する面のいずれか一方に複数の凸部12を形成し、凸部12を介して対向するリードフレーム単板11、12を接合する。
【選択図】図1

Description

本発明は、例えば、IC等の半導体装置に用いる積層リードフレームに係り、特に複数枚の薄板を貼り合わせて構成された積層リードフレーム及びその製造方法に関する。
QFN(Quad Flat Non-leaded)やSON(Small Outline Non-leaded) などの半導体装置は、薄型化のためにリード(インナーリード)の狭ピッチ化が進んでおり、リードフレームの板厚もますます薄くなる傾向にある。しかしながら、リードフレームの板厚が薄くなると、搬送工程や後の組立工程において、リードフレームに腰折れが生じて不良が発生し、生産性を低下させる要因となっている。
また、従来のQFNやSONは、外部接続端子のみはパッケージの封止樹脂部より露出するが、それ以外の部位は封止樹脂で覆われるため、結局この分だけ樹脂の厚みが増し、パッケージの薄型化を阻害している。そこで、リードフレームの強度を保ちつつ、ICパッケージの小型化、薄型化を図るものとして形状の異なる2枚のリードフレームを貼り合わせることにより、一つの積層リードフレームを形成する積層型のリードフレーム(例えば、特許文献1参照)の他、リードフレーム厚みをパッケージ厚みとする断面L字状のリードフレームを使用したパーケッジ(例えは、特許文献2参照)が知られている。
これらの積層リードフレームは、複数枚のリードフレーム単板(接合される個々のリードフレーム素材をいう)を接合し、リードのファインピッチ化及びその3次元形状リードフレームを可能にする技術である。このリードフレーム単板の接合には、重ね合わせたリードフレーム単板に厚み方向から適正な荷重及び熱を加えることによる拡散接合法が主に用いられている。この拡散接合は、材料(リードフレーム単板)を重ねた状態で荷重を加えることにより材料同士の向き合う界面が近づき、この状態で加熱すると、材料内の原子エネルギーが活性化し界面上下の材料間で原子移動(拡散)が始まり、更に原子拡散が進むと界面の存在が分からない位に互いの原子が入り組み、結果材料同士が接合することになる。この拡散接合方法は、一般に温度がより高いほど(融点に近づくほど)荷重負荷の際の界面接近(変形)が起こり易く、拡散が進行しやすくなり接合性が向上する。
しかしながら、同接合法を積層リードフレームの製造に採用する場合には、できる限り低い温度(IC組立実装に用いる温度:例えば、260℃以下)で行いたいため、リードフレーム単板の塑性変形(板厚減少)が1%以内で収まるレベルの高荷重を負荷することで(即ち、接合荷重を高めると界面に存在するうねりや凹凸を機械的に潰し、上下のリードフレーム単板の原子間距離を縮めることが可能)、拡散接合を実現している。
そして、リードフレーム単板の材質(Cu、Fe−Ni)に対し融点が低く拡散性の高いAg、Auをインサート材としてリードフレーム単板表面に3〜5μm程度めっきすることで更なる接合温度、荷重の低減を図ることが行われている。
実公平7−13227号公報 特開2003−7955号公報
前述のようにできる限り低い温度、及び低い荷重でのリードフレーム単板の接合を成功させるには、早い段階で両材料が接することが可能となるよう両リードフレーム単板の接合面の面粗度、平面度を高めておく必要がある。
例えば、上側のリードフレーム単板の端子リード60と、下側のリードフレーム単板のインナーリード61を接合する必要がある場合、現状では図7に示すようにリード60、61の全体を接触させ接合させているが、これだとリード60、61上の接合範囲が広いためリード60、61の表面の平面度を保持することが難しい。図7において62は接合部を示す。
特にインサート材として用いるAg、Auめっき厚さのばらつきが約1〜2μmあり、リードの端部にはこれらのめっきが厚く付く特性があるため、リードフレーム単板を重ね合わせると、図8に示すように、リード60、61の中央部に隙間63が出来てしまうので、このまま接合を行うと未接合部が残留し全面での完全接合を保障することが困難である。また、この隙間を潰して界面を接させ接合を成功させるには更に高荷重を要してしまい、結果塑性変形(板厚減少)による形状不良となる他、高荷重を発生させるための大型のプレス装置が必要となる。
本発明はかかる事情に鑑みてなされたもので、積層する各リードフレーム単板を比較的小さな荷重でしかも確実に接合できる積層リードフレームの製造方法及び積層リードフレームを提供することを目的とする。
前記目的に沿う第1の発明に係る積層リードフレームの製造方法は、それぞれ所定の形状加工がなされたリードフレーム単板を複数枚積層かつ接合して形成する積層リードフレームの製造方法において、上下対となる前記リードフレーム単板の対向する面のいずれか一方に複数の凸部を形成し、該凸部を介して前記対向するリードフレーム単板を接合する。
第2の発明に係る積層リードフレームの製造方法は、第1の発明に係る積層リードフレームの製造方法において、前記凸部はハーフエッチング、コイニング、及び厚めっき処理のいずれか1によって形成されている。
第3の発明に係る積層リードフレームの製造方法は、第1及び第2の発明に係る積層リードフレームの製造方法において、前記凸部の表面及び該凸部と接合される相手側の前記リードフレーム単板の少なくとも前記凸部の当接部分には、貴金属めっきがなされている。ここで、貴金属めっきとは、Au、Ag、Pt、Pd等のめっきをいい、これらの貴金属めっきに対して下地めっきを行うことは当然可能である。
第4の発明に係る積層リードフレームの製造方法は、第3の発明に係る積層リードフレームの製造方法において、前記リードフレーム単板の接合は、前記リードフレーム単板を180〜300℃に加熱した状態で、前記凸部の先端部を押し潰し可能な圧力を加えて行う。これによって、凸部の拡散接合が実質的に完全に行えると共に、各凸部に高さの差があっても先端部を比較的小さな荷重で押し潰して均等な接合が行える。
また、第5の発明に係る積層リードフレームは、以上の方法を用いて製造されているので、より強固で各リードフレーム単板を確実に接合した積層リードフレームとなる。
本発明に係る積層リードフレームの製造方法及び積層リードフレームは、凸部を用いて上下重ね合うリードフレーム単板を接合しているので、接合面積が減少することにより接合に必要とされる負荷荷重を減少できる。これによって、設備能力を低減して、設備サイズの小型化を図ることができる。
また、接合範囲を限定することで接合面の接触が容易となり、また平面度が得られやすい為、結果接合不具合(未接合部位)の低減を図ることができる。
そして、リードフレーム単板の板厚やめっき厚のバラツキによる凸部高さの不均一がある場合、荷重を上げて凸部を若干潰し込むことで、凸部高さのバラツキを吸収し、未接合部位の発生を抑えることが可能となる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図1は本発明の一実施の形態に係る積層リードフレームの製造方法を適用した積層リードフレームの斜視図、図2は同方法の説明図、図3〜図5は凸部の製造方法を示す説明図、図6(A)、(B)は同方法の説明図である。
図1、図2に、本発明の一実施の形態に係る積層リードフレームの製造方法を示すが、上側のリードフレーム単板の一部となるリード10と、下側のリードフレーム単板の一部であるリード11を接合している。そして、下側のリード11の表面には凸部12が形成されている。また、上側のリード10の底面(平面状となっている)及び下側のリード11の凸部12の表面には貴金属めっきの一例であるAgめっき13、14がそれぞれなされている。なお、上側及び下側のリード10、11の全面にAgめっきを施すこともできる。
この凸部12の形成方法について図3〜図5を参照しながら説明する。図3に示す方法では、凸部12の先端部に位置する部分のみに、エッチング液によって浸食されないAgめっき(貴金属めっき)14を行ってエッチング液を当てるハーフエッチング処理によって、凸部12を形成している。このハーフエッチングの量(即ち、エッチング深さ)は、元のリード11の厚みの1/4〜4/5程度が好ましい。この理由はハーフエッチングの深さを更に減らすと凸部12の高さが低くなり、ハーフエッチングの深さを更に深くすると通電するリード断面積が減ったり、あるいはエッチングのバラツキによってリードが切断したり、欠けたりする部分が発生するからである。ハーフエッチングで凸部12を形成した場合には、凸部12の表面だけでなくリード11の表面に貴金属めっきをしてもよい。
次に、図4に示す方法では、凸部15を多層めっき(厚めっき処理)によって構成している。この場合、最後の層のみ貴金属めっきを行えばよいが、全部の層について貴金属めっきを行ってもよい。この凸部15の高さは、リード16(リードフレーム単板の一部)の厚みの1/5〜2/3程度でよい。凸部15の高さが低いとリード16の変形に対応できず、凸部15の高さが高い場合は多数回のめっき処理を必要としコスト高になる。尚、16aはAgめっきを示す。
図5に示す方法では、元のリード17をコイニング金型18で押圧し、リード17自体に塑性変形を起こさせて、凸部19を形成している。この場合、凸部19を高くしようとすると、大きな荷重をリード17に与える必要があり、リード17が幅方向に広がって変形するので好ましくない。従って、凸部19の高さは1/6〜1/2(更に、好ましくは1/6〜1/3)程度で十分である。この理由は凸部19以外のリード17の表面はコイニング金型18によって平滑にされるので、凸部19の先端部の高さ位置を一定レベルに保つことができる。このコイニング処理によって凸部19を形成した場合には、凸部19の表面に貴金属めっきを行う。
以上で説明した凸部12、15、19は平面視して円形であり、角形、楕円、矩形等であってもよいが、その幅(例えば、直径)はリード11、16、17の幅の1〜3/10とするのがよい。この凸部の幅が狭すぎると、リード間の導通抵抗が増加し、半導体装置の回路抵抗が増加し支障が発生する場合がある。
図6(A)、(B)は、上側のリードフレーム単体のリード20〜22と下側のリードフレーム単体のリード23〜25を、180〜300℃に加熱しながら押圧接合する状態を示しているが、図6(A)に示すように、下側中央のリード24の凸部27が他のリード23、25の凸部26、28より低い場合、リード20〜22の押圧力が小さい場合には、下側中央のリード24の凸部27と上側中央のリード21との接合ができない。この場合、図6(B)に示すように、更に、上側のリード20〜22の押圧力を増すと、凸部26、28の先端部が押し潰されて、凸部27とリード21との接合が可能となる。従って、上側のリード20〜22(即ち、上側のリードフレーム単板)の押圧力は、下側のリード23〜25(即ち、下側のリードフレーム単板)に形成される凸部26〜28の高さのバラツキを考慮して、バラツキ分だけ凸部26〜28が潰れるようにする。この場合、必ず凸部26〜28の先端部から徐々に潰れるように、凸部26〜28の上側の幅を小さく形成する(例えば、円錐台状)のがより好ましい(コイニング処理の場合は可能)。
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲での変更、改良した方法にも本発明は適用される。特に、本実施の形態においては理解に容易にするため、具体的な数字を用いて説明したが、本発明はこの数字によって記載された範囲、領域には限定されない。
また、本実施の形態においては下部のリード(リードフレーム単板)に凸部を設けたが、上部のリード(リードフレーム単板)に凸部を設けることも可能である。
本発明の一実施の形態に係る積層リードフレームの製造方法を適用した積層リードフレームの斜視図である。 同方法の説明図である。 凸部の製造方法を示す説明図である。 凸部の製造方法を示す説明図である。 凸部の製造方法を示す説明図である。 (A)、(B)は同方法の説明図である。 従来例に係る積層リードフレームの製造方法の説明図である。 従来例に係る積層リードフレームの製造方法の問題点を示す説明図である。
符号の説明
10、11:リード、12:凸部、13、14:Agめっき(貴金属めっき)、15:凸部、16:リード、16a:Agめっき、17:リード、18:コンニング金型、19:凸部、20〜22:リード、23〜25:リード、26〜28:凸部

Claims (5)

  1. それぞれ所定の形状加工がなされたリードフレーム単板を複数枚積層かつ接合して形成する積層リードフレームの製造方法において、
    上下対となる前記リードフレーム単板の対向する面のいずれか一方に複数の凸部を形成し、該凸部を介して前記対向するリードフレーム単板を接合することを特徴とする積層リードフレームの製造方法。
  2. 請求項1記載の積層リードフレームの製造方法において、前記凸部はハーフエッチング、コイニング、及び厚めっき処理のいずれか1によって形成されていることを特徴とする積層リードフレームの製造方法。
  3. 請求項1及び2のいずれか1項に記載の積層リードフレームの製造方法において、前記凸部の表面及び該凸部と接合される相手側の前記リードフレーム単板の少なくとも前記凸部の当接部分には、貴金属めっきがなされていることを特徴とする積層リードフレームの製造方法。
  4. 請求項3記載の積層リードフレームの製造方法において、前記リードフレーム単板の接合は、前記リードフレーム単板を180〜300℃に加熱した状態で、前記凸部の先端部を押し潰し可能な圧力を加えて行うことを特徴とする積層リードフレームの製造方法。
  5. 請求項1〜4のいずれか1項に記載の積層リードフレームの製造方法において製造されたことを特徴とする積層リードフレーム。
JP2005331937A 2005-11-11 2005-11-16 積層リードフレームの製造方法及び積層リードフレーム Pending JP2007142050A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005331937A JP2007142050A (ja) 2005-11-16 2005-11-16 積層リードフレームの製造方法及び積層リードフレーム
EP06823100A EP1947692A4 (en) 2005-11-11 2006-11-07 PROCESS FOR MANUFACTURING LAMINATED BROKEN CHASSIS AND LAMINATED BINDING CHASSIS
KR1020087004184A KR20080065966A (ko) 2005-11-11 2006-11-07 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임
PCT/JP2006/322196 WO2007055209A1 (ja) 2005-11-11 2006-11-07 積層リードフレームの製造方法及び積層リードフレーム
US11/595,757 US7665205B2 (en) 2005-11-11 2006-11-09 Method of manufacturing a laminated leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005331937A JP2007142050A (ja) 2005-11-16 2005-11-16 積層リードフレームの製造方法及び積層リードフレーム

Publications (1)

Publication Number Publication Date
JP2007142050A true JP2007142050A (ja) 2007-06-07

Family

ID=38204580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005331937A Pending JP2007142050A (ja) 2005-11-11 2005-11-16 積層リードフレームの製造方法及び積層リードフレーム

Country Status (1)

Country Link
JP (1) JP2007142050A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031650A (ja) * 2002-06-26 2004-01-29 Sony Corp リードレスパッケージおよび半導体装置
JP2004056138A (ja) * 2002-07-19 2004-02-19 Samsung Electronics Co Ltd パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031650A (ja) * 2002-06-26 2004-01-29 Sony Corp リードレスパッケージおよび半導体装置
JP2004056138A (ja) * 2002-07-19 2004-02-19 Samsung Electronics Co Ltd パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ

Similar Documents

Publication Publication Date Title
JP6745904B2 (ja) 半導体装置およびその製造方法
US8723320B2 (en) Power module and manufacturing method thereof
JP5002329B2 (ja) 半導体装置及びワイヤボンディング方法
CN106575639A (zh) 功率模块用基板的制造方法
CN104143518A (zh) 制造半导体器件的方法以及半导体器件
CN104025287A (zh) 半导体装置
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JP2005259880A (ja) 半導体装置
JP5380242B2 (ja) 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2007142050A (ja) 積層リードフレームの製造方法及び積層リードフレーム
US20190047079A1 (en) Ultrasonic bonding jig, ultrasonic bonding method, and bonding structure
JP6597056B2 (ja) 半導体実装装置の加熱ヘッダ及び半導体の接合方法
JP2018190936A (ja) 金属接合体、金属接合体の製造方法、半導体装置および半導体装置の製造方法
JP6549003B2 (ja) 半導体装置
JP4094611B2 (ja) 積層リードフレームの製造方法
WO2007055209A1 (ja) 積層リードフレームの製造方法及び積層リードフレーム
JP4248528B2 (ja) リードフレーム及び該リードフレームを用いる樹脂封止型半導体装置の製造方法
JP4578870B2 (ja) 半導体装置用リードフレーム及びその製造方法
JP2699855B2 (ja) 半導体装置のボンディング方法
JP7230602B2 (ja) 絶縁回路基板及びその製造方法
JP2012222316A (ja) 熱圧着用ヒーターチップ、及び、熱圧着方法
JPH10303355A (ja) 半導体装置
JPH0595077A (ja) 半導体装置
JP2006261448A (ja) 半導体装置および半導体装置の製造方法
JP2005353852A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20081104

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20110607

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018