CN114078801A - 引线框架及封装体 - Google Patents
引线框架及封装体 Download PDFInfo
- Publication number
- CN114078801A CN114078801A CN202010829631.XA CN202010829631A CN114078801A CN 114078801 A CN114078801 A CN 114078801A CN 202010829631 A CN202010829631 A CN 202010829631A CN 114078801 A CN114078801 A CN 114078801A
- Authority
- CN
- China
- Prior art keywords
- lead
- lead frame
- chip
- pin
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007704 transition Effects 0.000 claims abstract description 20
- 238000000465 moulding Methods 0.000 claims description 15
- 150000001875 compounds Chemical class 0.000 claims description 12
- 238000004806 packaging method and process Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000005022 packaging material Substances 0.000 description 4
- 239000003292 glue Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种引线框架，包括至少一个框架单元，每一所述框架单元包括至少一基岛以及至少一引脚；其中，所述引脚分为连续的一连接区、一过渡区和一键合区，并且所述引脚具有相对的第一表面和第二表面；所述引脚的所述第一表面在所述键合区突出于所述基岛的用于贴装一芯片的表面；所述引脚的所述第一表面在所述连接区与所述基岛的用于贴装一芯片的表面齐平；并且，所述引脚的所述第二表面上设有至少一凹槽，所述凹槽设置于所述连接区与所述过渡区的连接处。
Description
技术领域
本发明涉及半导封装领域，特别涉及一种封装体及封装方法。
背景技术
封装产品通常是将芯片贴装于引线框架上并以塑封料封装。
图1A所示是本领域中一常规封装产品的结构示意图，图1B所示是图1A常规封装产品的背面示意图。如图1A所示，所述封装产品是将一芯片2贴装于引线框架1的基岛11上，通过一金属引线(尤其是一铝线)3使得所述芯片2与所述引线框架1的引脚12连接，最后以塑封料4封装。
在实际引线框架的制程中，对所述引脚12进行冲压成型，以对所述引脚12在图1A中的A处所示的抬起端部的根部位置进行拉伸，从而形成如图1A所示的所述引脚12靠近所述芯片2的一端略微抬起的结构，以利于所述芯片2与所述引脚12之间通过金属引线3的连接。
然而，在图1A所示的结构中，由于所述引脚12靠近所述芯片2的一端略微抬起，使得所述引线框架1发生轻微形变，尤其是在图1A所示的A处发生轻微形变。这样，在最终以封装材料进行封装时，会发生如图1B中B处所示的封装材料溢胶情况，影响产品的良率。
因此，有必要提供一种新的引线框架，以克服上述缺陷。
发明内容
本申请的目的在于提供一种引线框架和利用该引线框架的封装体。通过所述引线框架的结构设计，使得所述引线框架在引脚具有抬起结构以满足芯片与引脚之间通过金属引线连接的要求的同时，避免封装材料在封装时因所述引脚的抬起结构而发生溢胶情况，从而确保了产品的良率。
为了达到上述目的，根据本申请的一方面提供一种引线框架，包括至少一个框架单元，每一所述框架单元包括至少一基岛以及至少一引脚；所述引脚分为连续的一连接区、一过渡区和一键合区，并且所述引脚具有相对的第一表面和第二表面；其中，所述引脚的所述第一表面在所述键合区突出于所述基岛的用于贴装一芯片的表面；所述引脚的所述第一表面在所述连接区与所述基岛的用于贴装一芯片的表面齐平；并且，所述引脚的所述第二表面上设有至少一凹槽，所述凹槽设置于所述连接区与所述过渡区的连接处。
在一些实施例中，所述凹槽在一第一方向上延伸，以在所述第一方向上贯穿所述引脚。从所述引脚的所述连接区沿着朝向所述键合区的方向延伸。
在一些实施例中，所述凹槽在一第二方向上从所述引脚的所述连接区沿着朝向所述键合区的方向延伸，所述第二方向垂直于所述第一方向。
在一些实施例中，定义所述引脚的长度方向为所述引脚从所述连接区至所述键合区的方向，所述引脚的宽度方向为与一引脚的一侧边至另一侧边的方向。所述第一方向为所述引脚的宽度方向，所述第二方向为所述引脚的长度方向。
在一些实施例中，所述凹槽由所述引脚的厚度从所述第二表面朝向所述第一表面的方向减少而形成。
在一些实施例中，所述引脚的厚度在所述连接区、所述过渡区和所述键合区一致。
在一些实施例中，所述引脚的所述第二表面上还设置至少一锁模槽。
在一些实施例中，所述锁模槽设置于所述引脚的所述键合区。
根据本申请的另一方面，提供一种封装体，包括一引线框架及贴装于所述引线框架上的芯片，所述芯片通过复数条引线与所述引线框架电性连接；所述引线框架包括至少一基岛以及至少一引脚；所述引脚分为连续的一连接区、一过渡区和一键合区，并且所述引脚具有相对的第一表面和第二表面；其中，所述引脚的所述第一表面在所述键合区突出于所述基岛的用于贴装一芯片的表面；所述引脚的所述第一表面在所述连接区与所述基岛的用于贴装一芯片的表面齐平；并且，所述引脚的所述第二表面上设有至少一凹槽，所述凹槽设置于所述连接区与所述过渡区的连接处。
在一些实施例中，所述封装体还包括塑封所述引线框架、所述芯片及所述引线的塑封料，塑封料包覆所述芯片及所述引线框架并暴露所述引线框架的部分表面；其中，所述塑封料在暴露所述引线框架的部分表面处的边缘光滑。
在本申请中，通过在所述引线框架的所述引脚背离芯片的第二表面上设置缓冲用的凹槽，尤其是在所述第二表面位于所述引脚的所述连接区与所述过渡区的连接处设置缓冲用的凹槽，使得在成型所述引脚的抬起结构时，利用所述凹槽对冲压成型制程所造成的引线框架的变形进行缓冲，减少变形。由此，本申请能够实现封装材料与框架的接合面平整，避免溢胶问题的发生，提高产品良率。
附图说明
图1A是现有的一常规封装产品的结构示意图；
图1B所示是图1A常规封装产品的背面示意图；
图2是根据本发明一实施例的一引线框架的结构示意图；
图3A是根据本发明一实施例的所述框架单元的第一表面的结构示意图；
图3B是图3A所示框架单元的第二表面的结构示意图；
图4是图3中A-A’截面图；
图5A是根据本发明一实施例的一封装体的内部结构示意图；图5B是图5A所示封装体的背面示意图。
具体实施方式
以下，结合具体实施方式，对本申请的技术进行详细描述。应当知道的是，以下具体实施方式仅用于帮助本领域技术人员理解本申请，而非对本申请的限制。
如图2所示，在本实施例中，首先提供一种引线框架100。本领域技术人员可以理解的是，所述引线框架100包括复数个框架单元110，所述复数个框架单元110通过一外框120连接而形成一体。每一所述框架单元110通过一封装线W界定，相邻的框架单元110之间为一切割道。也就是说，封装线W圈示的区域为框架单元110的区域。在图2中示意性绘示四个框架单元110，本领域技术人员可以理解的是，所述引线框架100可以包含任意多个所述框架单元110。
以下，结合图3A至图4，以一个框架单元110作为示范例，详细描述本发明所述引线框架100的具体结构；其中，图3A与图3B为所述引线框架100的两个表面的视图。
如图3A和图3B所示，所述引线框架100的每一框架单元110包括至少一个基岛111及复数个引脚112。
如图3A、图3B和图4所示，所述引脚112具有相对的第一表面S11和第二表面S20。同时，本领域技术人员可以理解的是，所述基岛111具有一用于贴装一外部芯片的表面S12，并且所述基岛111用于贴装一外部芯片的表面S12与所述引脚112的所述第一表面S11在同一侧。例如，在本实施例中，所述基岛111用于贴装一外部芯片的表面S12与所述引脚112的所述第一表面S11均为图4中所示的上表面。
如图4所示，每一引脚112分为连续的一连接区1121、一过渡区1122和一键合区1123。具体地，如图4所示，所述连接区1121为所述引脚112远离所述基岛111的一端，用于与所述外框120连接；所述键合区1123为所述引脚112靠近所述基岛111的一端，用于与一设置于所述基岛111上的芯片通过金属引线键合；所述过渡区1122则为连接所述连接区1121与所述键合区1123的区段。
如图4所示，每一引脚112被配置为：(1)所述引脚112的所述第一表面S11在所述键合区1123突出于所述基岛111的用于贴装一芯片的表面S12；(2)所述引脚112的所述第一表面S11在所述连接区1121与所述基岛11的用于贴装一芯片的表面S12齐平；并且，(3)所述引脚112的所述第二表面S20上设有至少一凹槽1124，所述凹槽1124设置于所述连接区1121与所述过渡区1122的连接处。
在本实施例中，定义所述引脚的长度方向为所述引脚从所述连接区至所述键合区的方向，所述引脚的宽度方向为与一引脚的一侧边至另一侧边的方向。下文中所述第一方向为所述引脚的宽度方向，下文中所述第二方向为所述引脚的长度方向。即，在本实施例中，下文中所述第一方向为图3B中所示的x轴方向，下文中所述第二方向为图3B和图4中所示的y轴方向。
在本实施例中，如图3B所示，所述凹槽1124在第一方向上延伸，以在所述第一方向上贯穿所述引脚112。即，如图3B所示，所述凹槽1124在图中x轴方向上延伸，以在所述引脚112的宽度方向上贯穿所述引脚112。
同时，如图4所示，所述凹槽1124在第二方向上从所述引脚112的所述连接区1121沿着朝向所述键合区1123的方向延伸，所述第二方向垂直于所述第一方向。即，如图4所示，所述凹槽1124在图中y轴方向上延伸，以从所述连接区1121朝向所述键合区1123的方向延伸。如图4所示，所述凹槽1124由所述引脚112的厚度从所述第二表面S20朝向所述第一表面S11的方向减少而形成。
作为一个优选的方案，在本实施例中，如图4所示，所述引脚112的厚度在所述连接区1121、所述过渡区1122和所述键合区1123内是一致的，仅在所述连接区1121与所述过渡区1122的连接处，通过由从所述第二表面S20朝向所述第一表面S11的方向减少厚度而形成设置于所述连接区1121与所述过渡区1122的连接处的所述凹槽1124。
作为一个优选的方案，在本实施例中，如图4所示，所述引脚112的所述第二表面S20上还设置至少一锁模槽1125。作为一个优选的方案，所述锁模槽1125在第一方向上延伸。作为一个优选的方案，如图4所示，所述锁模槽1125尤其设置于所述引脚112的所述键合区1123内。
由此，在本实施例中，由于在所述引脚的所述第二表面S20上设置了缓冲用的凹槽1124，并且使得所述凹槽1124尤其设置于所述连接区1121与所述过渡区1122的连接处，使得在成型所述引脚112的抬起结构时(即，使得所述引脚112的所述第一表面S11在所述键合区1123突出于所述基岛111的用于贴装一芯片的表面S12)，能够利用所述凹槽1124对冲压成型制程所造成的引线框架的变形进行缓冲，减少引线框架的变形。
如图5A和图5B所示，在本申请中，还提供利用上述引线框架100形成的封装体200。所述引线框架100具有图2至图4所示的结构，并且在所述引线框架100上贴装一芯片300，尤其是在所述引线框架100的基岛111上贴装所述芯片300。所述芯片300通过至少一引线400电性连接。本领域技术人员可以理解的是，所述引线400与所述引线框架100的引脚112是对应的，每一引脚112对应一条所述引线400。所述封装体200还包括塑封所述引线框架100、所述芯片300及所述引线400的塑封料500。
本领域技术人员可以理解的是，本申请所述封装体200还具有其他封装体的常规结构，例如，利用所述塑封料500进行封装并切割后，所述封装体200的表面会暴露所述引线框架的部分表面，以形成所述封装体200的引脚。该结构是本领域公知的，在此不再赘述。
正如前所示的，在本申请中，由于所述引线框架100的所述凹槽1124的设置而减少了引线框架100的变形，因此，在形成所述封装体200后，所述塑封料400在暴露所述引线框架100的部分表面处的边缘光滑。即，相较于图1B所示的现有常规封装产品，如图5B所示，本申请所述的封装体200的所述塑封料400在暴露所述引线框架100的部分表面处(即，图5B中B处位置)的边缘光滑。
本申请已由上述相关实施例加以描述，然而上述实施例仅为实施本申请的范例。必需指出的是，已公开的实施例并未限制本申请的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本申请的范围内。
Claims (9)
1.一种引线框架，包括至少一个框架单元，每一所述框架单元包括至少一基岛以及至少一引脚，其特征在于，所述引脚分为连续的一连接区、一过渡区和一键合区，并且所述引脚具有相对的第一表面和第二表面；其中，
所述引脚的所述第一表面在所述键合区突出于所述基岛的用于贴装一芯片的表面；
所述引脚的所述第一表面在所述连接区与所述基岛的用于贴装一芯片的表面齐平；并且，所述引脚的所述第二表面上设有至少一凹槽，所述凹槽设置于所述连接区与所述过渡区的连接处。
2.如权利要求1所述的引线框架，其特征在于，所述凹槽在一第一方向上延伸，以在所述第一方向上贯穿所述引脚。
3.如权利要求2所述的引线框架，其特征在于，所述凹槽在一第二方向上从所述引脚的所述连接区沿着朝向所述键合区的方向延伸，所述第二方向垂直于所述第一方向。
4.如权利要求2所述的引线框架，其特征在于，所述凹槽由所述引脚的厚度从所述第二表面朝向所述第一表面的方向减少而形成。
5.如权利要求4所述的引线框架，其特征在于，所述引脚的厚度在所述连接区、所述过渡区和所述键合区一致。
6.如权利要求1所述的引线框架，其特征在于，所述引脚的所述第二表面上还设置至少一锁模槽。
7.如权利要求6所述的引线框架，其特征在于，所述锁模槽设置于所述引脚的所述键合区。
8.一种封装体，包括一引线框架及贴装于所述引线框架上的芯片，所述芯片通过复数条引线与所述引线框架电性连接，其特征在于，所述引线框架包括至少一基岛以及至少一引脚；所述引脚分为连续的一连接区、一过渡区和一键合区，并且所述引脚具有相对的第一表面和第二表面；其中，
所述引脚的所述第一表面在所述键合区突出于所述基岛的用于贴装一芯片的表面；
所述引脚的所述第一表面在所述连接区与所述基岛的用于贴装一芯片的表面齐平；并且，
所述引脚的所述第二表面上设有至少一凹槽，所述凹槽设置于所述连接区与所述过渡区的连接处。
9.如权利要求8所述的封装体，其特征在于，所述封装体还包括塑封所述引线框架、所述芯片及所述引线的塑封料，塑封料包覆所述芯片及所述引线框架并暴露所述引线框架的部分表面；其中，所述塑封料在暴露所述引线框架的部分表面处的边缘光滑。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010829631.XA CN114078801A (zh) | 2020-08-18 | 2020-08-18 | 引线框架及封装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010829631.XA CN114078801A (zh) | 2020-08-18 | 2020-08-18 | 引线框架及封装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114078801A true CN114078801A (zh) | 2022-02-22 |
Family
ID=80281294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010829631.XA Pending CN114078801A (zh) | 2020-08-18 | 2020-08-18 | 引线框架及封装体 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114078801A (zh) |
-
2020
- 2020-08-18 CN CN202010829631.XA patent/CN114078801A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1005085B1 (en) | Resin-encapsulated electronic device | |
| KR100927319B1 (ko) | 스탬핑된 리드프레임 및 그 제조 방법 | |
| US5637914A (en) | Lead frame and semiconductor device encapsulated by resin | |
| KR100781149B1 (ko) | 리드프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법 | |
| TWI559415B (zh) | 半導體裝置之製造方法 | |
| EP1020913A2 (en) | Lead frame, resin-encapsulated semiconductor device and fabrication process therefor | |
| US5703396A (en) | Plastic encapsulated semiconductor device having wing leads | |
| CN212277191U (zh) | 引线框架及封装体 | |
| JP4334364B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN114078801A (zh) | 引线框架及封装体 | |
| CN110556352A (zh) | 半导体装置及其制造方法 | |
| US6316829B1 (en) | Reinforced semiconductor package | |
| CN212517191U (zh) | 引线框架及封装体 | |
| CN113838827A (zh) | 引线框架及封装体 | |
| JPH04255260A (ja) | リードフレーム及び半導体装置の製造方法 | |
| US20050104170A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN212209475U (zh) | 引线框架及封装体 | |
| TWI828198B (zh) | 導線架料片、導線架及其製造方法、電子元件及其製造方法 | |
| JP2621814B2 (ja) | 樹脂封止型半導体装置 | |
| KR0184108B1 (ko) | 집적회로패키지 제조용 윈도우테이핑 방법 및 윈도우테이프 | |
| JP3805767B2 (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法 | |
| JP4493170B2 (ja) | プラスチックパッケージの製造方法 | |
| CN114823595A (zh) | 导线架料片 | |
| JPH02197158A (ja) | リードフレームの製造方法 | |
| JPH02202046A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |