JP2678418B2 - Pga基板に接続するリードピン及び該リードピンの製造方法 - Google Patents

Pga基板に接続するリードピン及び該リードピンの製造方法

Info

Publication number
JP2678418B2
JP2678418B2 JP4308296A JP30829692A JP2678418B2 JP 2678418 B2 JP2678418 B2 JP 2678418B2 JP 4308296 A JP4308296 A JP 4308296A JP 30829692 A JP30829692 A JP 30829692A JP 2678418 B2 JP2678418 B2 JP 2678418B2
Authority
JP
Japan
Prior art keywords
lead pin
lead
pitch
pins
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4308296A
Other languages
English (en)
Other versions
JPH06132452A (ja
Inventor
正幸 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP4308296A priority Critical patent/JP2678418B2/ja
Publication of JPH06132452A publication Critical patent/JPH06132452A/ja
Application granted granted Critical
Publication of JP2678418B2 publication Critical patent/JP2678418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高集積度素子のパッケ
ージ材料として用いられるPGA(ピン・グリッド・ア
レイ)用基板に接続するリードピン及びその製造方法に
関する。
【0002】
【従来の技術】IC等の半導体のパッケージにおいて、
素子のI/O数の増加や、リード長の短縮化を図る為
に、半導体素子を搭載する基板にピンを設けたピン・グ
リッド・アレイが実用化されている。このPGA基板
は、該基板に形成されるリードピン挿入孔にリードピン
が挿入固定されていた。
【0003】
【発明が解決しようとする課題】しかしながら、前記リ
ードピンの挿入は、前記リードピン挿入孔に対して一個
づつリードピンを挿入し、半田付けを行うことが行われ
ていたが、リードピンの挿入が極めて面倒であるという
欠点があった。そこで、一部においては、薄板条材にプ
レス加工によって、その一端に連結板が設けられた一列
のリードピン群が形成されたプレス成形品を用意し、こ
れを同時にPGA基板に挿入することも提案されていた
が、複数列のリードピン挿入孔群に対して、多数枚の前
記プレス成形品を順次挿入する必要があり、手間である
という問題点があった。更には、前記方法は挿入孔を有
さないリードピン接続端子の場合には、その接続に困難
を伴うという問題点があった。本発明はかかる事情に鑑
みてなされたもので、簡単にPGA基板に接続できるリ
ードピン及びその製造方法を提供することを目的とす
る。
【0004】
【課題を解決するための手段】前記目的に沿う請求項1
記載のPGA基板に接続するリードピンは、PGA基板
の縦横に所定ピッチで多数形成されたリードピン挿入孔
又はリードピン接続用端子からなるリードピン接続部に
接続するリードピンであって、少なくとも一端には連結
板が接続されたリードピンを前記リードピン接続部の横
ピッチに対応するピッチで多数形成すると共に、前記連
結板の厚みを前記リードピン接続部の縦ピッチに対応さ
せ、しかも前記リードピンが接続されている前記連結板
にカシメ用突起が形成され、それぞれの前記連結板が該
カシメ用突起によって積層固着されている。請求項2記
載のPGA基板に接続するリードピンは、PGA基板の
縦横に所定ピッチで多数形成されたリードピン挿入孔又
はリードピン接続用端子からなるリードピン接続部に接
続するリードピンであって、少なくとも一端には連結板
が接続されたリードピンを前記リードピン接続部の横ピ
ッチに対応するピッチで多数形成すると共に、隣合う連
結板の中間部に厚み調整板を介在してそれぞれの連結板
に形成される前記リードピンの縦方向間隔を前記リード
ピン接続部の縦ピッチに対応させ、しかも前記連結板及
び厚み調整板にはそれぞれカシメ用突起が形成され、そ
れぞれの前記連結板及び厚み調整板が前記カシメ用突起
によって積層固着されている。請求項3記載のPGA基
板に接続するリードピンの製造方法は、縦横に所定ピッ
チで形成された多数のリードピン挿入孔又はリードピン
接続用端子からなるリードピン接続部に接続するリード
ピンの製造方法であって、金属条材の両側を除く部分に
前記リードピン接続部の横ピッチに対応するピッチでリ
ードピンを多数成形し、該リードピンの両側に連結され
る連結板の厚みを前記リードピン接続部の縦ピッチに対
応させ、該連結板の少なくとも一方にカシメ用突起を成
形すると共に、該成形加工された金属条材を前記カシメ
用突起を用いて積層重合し、しかる後前記リードピンの
一端に連結されている前記連結板を切り離して製造さ
れ、使用にあっては、該多数のリードピンを前記リード
ピン接続部に連結した後、該リードピンの他端側の前記
連結板は切り離される。請求項4記載のPGA基板に接
続するリードピンの製造方法は、縦横に所定ピッチで形
成された多数のリードピン挿入孔又はリードピン接続用
端子からなるリードピン接続部に接続するリードピンの
製造方法であって、金属条材の両側を除く部分に前記リ
ードピン接続部の横ピッチに対応するピッチでリードピ
ンを多数成形し、該リードピンの両側に連結される連結
板の中間部に厚み調整板を挿入して、前記リードピンの
縦方向間隔を前記リードピン接続部に対応させ、該連結
板及び前記厚み調整板にカシメ用突起を成形すると共
に、該成形加工された金属条材及び前記厚み調整板を前
記カシメ用突起を用いて積層重合し、しかる後前記リー
ドピンの一端に連結されている前記連結板を切り離して
製造され、使用にあっては、該多数のリードピンを前記
リードピン接続部に連結した後、該リードピンの他端側
の前記連結板は切り離されている。請求項5記載のPG
A基板に接続するリードピンの製造方法は、請求項3又
は4記載の製造方法において、リードピンの一端及び他
端に連結されている連結板の切り離しは、レーザ一加工
によって行っている。請求項6記載のPGA基板に接続
するリードピンの製造方法は、請求項3〜5のいずれか
1項に記載の製造方法において、金属条材は、成形加工
の後あるいは重合積層された後、焼鈍されて応力除去が
なされている。そして、請求項7記載のPGA基板に接
続するリードピンの製造方法は、請求項3〜6のいずれ
か1項に記載の製造方法において、リードピンは、金属
条材の幅方向に対して複数段に形成されている。なお、
以上の発明において、PGA基板にはSi−on−S
i、WSI(Wafer Scal Integrat
ed)を含むものである。
【0005】
【作用】請求項1記載のPGA基板に接続するリードピ
ン及び請求項3記載のPGA基板に接続するリードピン
の製造方法においては、一端には連結板が接続されたリ
ードピンを、PGA基板のリードピン接続部の横ピッチ
に対応させて形成すると共に、前記連結板の厚みを前記
リードピン接続部の縦ピッチに対応させて積層重合する
ことによって、前記リードピンをPGA基板のリードピ
ン接続部のピッチに対応させて配置することができ、こ
れによって多数のリードピンを同時にリードピン挿入孔
に、あるいはリードピン接続用端子に接続できる。
【0006】請求項2記載のPGA基板に接続するリー
ドピン及び請求項4記載のPGA基板に接続するリード
ピンの製造方法においては、所定ピッチで形成されたリ
ードピンを連結する連結板の中間に厚み調整板を入れ
て、積層される連結板に設けられたリードピンの縦方向
間隔を前記リードピン接続部の縦ピッチに対応させて構
成しているので、請求項1記載のPGA基板に接続する
リードピンと同様、多数のリードピンを同時にリードピ
ン挿入孔に、あるいはリードピン接続用端子に接続でき
る。特に、請求項1、2記載のPGA基板に接続するリ
ードピンにおいては、積層重合される連結板あるいは連
結板と厚み調整板がカシメ用突起によって固着されてい
るので、リードピンの集合体を一つの群として取り扱う
ことができる。請求項5記載のPGA基板に接続するリ
ードピンの製造方法においては、リードピンの一端及び
他端に連結されている連結板の切り離しは、レーザー加
工よって行われるので、少ない熱入力で多数のリードピ
ンを連結板から略同時に切り離すことができ、しかも切
断時の歪みを最小限に抑えることができる。
【0007】請求項6記載のPGA基板に接続するリー
ドピンの製造方法においては、金属条材は、成形加工の
後あるいは重合積層された後、焼鈍されて応力除去が行
われているので、プレス加工によって発生した残留応力
が除去され、位置精度の高いリードピンを製造すること
ができる。そして、請求項7記載のPGA基板に接続す
るリードピンの製造方法においては、リードピンを金属
条材の幅方向に対して複数段形成しているので、連結さ
れた多数のリードピンを同時に成形することができる。
【0008】
【実施例】続いて、添付した図面を参照しつつ、本発明
を具体化した実施例につき説明し、本発明の理解に供す
る。ここに、図1、図2は本発明の第1の実施例に係る
PGA基板に接続するリードピンの製造方法の一工程に
おいてプレス加工された金属条材の平面図、図3は該金
属条材の積層状態を示す断面図、図4はPGA基板の平
面図、図5は同PGA基板へのピンの接続状態を示す斜
視図、図6は本発明の第2の実施例に係るPGA基板に
接続するリードピンの製造方法の一工程においてプレス
加工された金属条材の積層状態の断面図、図7、図8は
本発明の第3の実施例に係るPGA基板に接続するリー
ドピンの製造方法の一工程においてプレス加工された金
属条材の平面図である。
【0009】図1、図4に示すように、予め装着するP
GA基板10のリードピン接続部の一例であるリードピ
ン挿入孔11の縦ピッチと同一の板厚の金属条材12を
用意し、該金属条材12の両側にプレス加工によってパ
イロット孔13及びカシメ用突起14を所定ピッチで形
成する。そして、該金属条材12の中央に前記リードピ
ン挿入孔11の横ピッチに対応するピッチでリードピン
15をプレス加工によって形成する。前記リードピン1
5は、まず打抜き加工を行って、次に別の金型によって
成形加工を行い、リードピン15を所定の断面形状
(丸)にする。
【0010】この後、前記金属条材12を所定長さで切
断して、前記カシメ用突起14を利用して、該金属条材
12を積層固定する。この場合、図3に示すようにそれ
ぞれの金属条材12のリードピン15とカシメ用突起1
4の位置を合わせておき、積層重合した場合に前記リー
ドピン15が並ぶようして、金属条材12の積層体を作
る。前記積層体を焼鈍して、プレス加工等によって生じ
た内部の残留応力を除去し、リードピン15の一端に設
けられた連結板16からなる積層体を、例えば図3の点
線aで示す位置にてレーザー等によって切断する。これ
によって、一端が開放し、他端は積層された連結板17
によって固着されたリードピン集合体が得られる。な
お、以上の実施例において、前記金属条材12の焼鈍
は、積層した後行ったが、プレス加工を行った後で、積
層処理の前に焼鈍を行っても良い。
【0011】前記リードピン集合体を使用する場合に
は、図4に示すようなPGA基板10のリードピン挿入
孔11にそれぞれのリードピン15を挿入し、該リード
ピン挿入孔11に半田付けした後、該リードピン15の
他端側に設けられている連結板17の積層体を図3の点
線bに示す位置にてレーザーによって切断する。これに
よって、図5に示すように各々のリードピン15が独立
となって、その絶縁状態が保持される。また、前記リー
ドピン15を別のPGA基板のリードピン接続部に接続
する場合も同様な工程を取る。
【0012】更には、図4に示すPGA基板10におい
て、中央の斜線部分(以下、無孔部分18という)にリ
ードピン挿入孔11が存在しないPGA基板のリードピ
ン挿入孔に、リードピンを接続する場合には、図2に示
すように積層する金属条材19の一部にリードピンの無
い部分20を形成し、該金属条材19を欠けるリードピ
ンの数に対応する枚数だけ中間部に配置して、リードピ
ンの一部欠けたリードピン集合体を形成する。
【0013】図6には、本発明の第2の実施例に係るP
GA基板に接続するリードピンの製造方法を示すが、所
定個数のリードピン23が並列に形成された金属条材2
1に比較的薄い材料を使用し、該金属条材21の中間に
所定厚の厚み調整板22を挿入して、中央のリードピン
23の間隔が前記リードピン挿入孔11のピッチに一致
するようにしている。これによって、金属条材21の厚
みを自由に設定できる。なお、前記厚み調整板22にも
当然パイロット孔及びカシメ用突起は形成されている。
なお、前記厚み調整板22は、同じくプレス加工によっ
て、カシメ用突起が形成された金属条材の中間部にPG
A基盤の幅に応じた空間部を打ち抜いた成形板を使用す
るのが、好ましい。
【0014】図7、図8には、本発明の第3の実施例に
係るPGA基板に接続するリードピンの製造方法の一工
程においてプレス加工された金属条材24、25を示す
が、図に示すように、一条の金属条材24、25に対し
リードピン26、27が二段に形成されている。これに
よって、金属条材の利用効率が向上する。なお、図にお
いて条材の両側に設けられるパイロット孔及びカシメ用
孔については、図示していない。例えば、積層重合され
た前記リードピン26、27の集合体を形成する場合に
は、中央の連結帯の近傍でレーザーで切り離すことにな
る。なお、前記金属条材24、25の中間に厚み調整板
を挿入して、リードピンの集合帯を形成することもでき
る。前記第2及び第3の実施例においても、プレス加工
あるいは重合積層した後に、残留応力除去の焼鈍を行う
ことは当然である。また、多少厚みの厚い金属条材を使
用して、前記リードピンの間隔を、前記リードピン挿入
孔の間隔よりやや広げた状態で連結板が設けられたリー
ドピンの集合体を製造し、全体をプレスによって少し押
圧して、リードピンの間隔を調整することも可能であ
り、この場合には金属条材の焼鈍は板厚を調整した後、
行うのが好ましい。
【0015】
【発明の効果】請求項1〜7に記載のPGA基板に接続
するリードピン及びその製造方法においては、一端に連
結板を備えて並列的に配置されたリードピンをPGA基
板のリードピン接続部に対応して、重合積層しているの
で、縦横に配置されたPGA基板のリードピン接続部に
各々のリードピンの一端を同時に接続することができ、
極めて効率的に作業が行える。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るPGA基板に接続
するリードピンの製造方法の一工程においてプレス加工
された金属条材の平面図である。
【図2】本発明の第1の実施例に係るPGA基板に接続
するリードピンの製造方法の一工程においてプレス加工
された金属条材の平面図である。
【図3】金属条材の積層状態を示す断面図である。
【図4】PGA基板の平面図である。
【図5】同PGA基板へのピンの接続状態を示す斜視図
である。
【図6】本発明の第2の実施例に係るPGA基板に接続
するリードピンの製造方法の一工程においてプレス加工
された金属条材の積層状態の断面図である。
【図7】本発明の第3の実施例に係るPGA基板に接続
するリードピンの製造方法の一工程においてプレス加工
された金属条材の平面図である。
【図8】本発明の第3の実施例に係るPGA基板に接続
するリードピンの製造方法の一工程においてプレス加工
された金属条材の平面図である。
【符号の説明】
10 PGA基板 11 リードピ
ン挿入孔 12 金属条材 13 パイロッ
ト孔 14 カシメ用突起 15 リードピ
ン 16 連結板 17 連結板 18 無孔部分 19 金属条材 20 部分 21 金属条材 22 厚み調整板 23 リードピ
ン 24 金属条材 25 金属条材 26 リードピン 27 リードピ

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 PGA基板の縦横に所定ピッチで多数形
    成されたリードピン挿入孔又はリードピン接続用端子か
    らなるリードピン接続部に接続するリードピンであっ
    て、 少なくとも一端には連結板が接続されたリードピンを前
    記リードピン接続部の横ピッチに対応するピッチで多数
    形成すると共に、前記連結板の厚みを前記リードピン接
    続部の縦ピッチに対応させ、しかも前記リードピンが接
    続されている前記連結板にカシメ用突起が形成され、そ
    れぞれの前記連結板が該カシメ用突起によって積層固着
    されていることを特徴とするPGA基板に接続するリー
    ドピン。
  2. 【請求項2】 PGA基板の縦横に所定ピッチで多数形
    成されたリードピン挿入孔又はリードピン接続用端子か
    らなるリードピン接続部に接続するリードピンであっ
    て、 少なくとも一端には連結板が接続されたリードピンを前
    記リードピン接続部の横ピッチに対応するピッチで多数
    形成すると共に、隣合う連結板の中間部に厚み調整板を
    介在してそれぞれの連結板に形成される前記リードピン
    の縦方向間隔を前記リードピン接続部の縦ピッチに対応
    させ、しかも前記連結板及び厚み調整板にはそれぞれカ
    シメ用突起が形成され、それぞれの前記連結板及び厚み
    調整板が前記カシメ用突起によって積層固着されている
    ことを特徴とするPGA基板に接続するリードピン。
  3. 【請求項3】 縦横に所定ピッチで形成された多数のリ
    ードピン挿入孔又はリードピン接続用端子からなるリー
    ドピン接続部に接続するリードピンの製造方法であっ
    て、 金属条材の両側を除く部分に前記リードピン接続部の横
    ピッチに対応するピッチでリードピンを多数成形し、該
    リードピンの両側に連結される連結板の厚みを前記リー
    ドピン接続部の縦ピッチに対応させ、該連結板の少なく
    とも一方にカシメ用突起を成形すると共に、該成形加工
    された金属条材を前記カシメ用突起を用いて積層重合
    し、しかる後前記リードピンの一端に連結されている前
    記連結板を切り離して製造され、 使用にあっては、該多数のリードピンを前記リードピン
    接続部に連結した後、該リードピンの他端側の前記連結
    板は切り離されることを特徴とするPGA基板に接続す
    るリードピンの製造方法。
  4. 【請求項4】 縦横に所定ピッチで形成された多数のリ
    ードピン挿入孔又はリードピン接続用端子からなるリー
    ドピン接続部に接続するリードピンの製造方法であっ
    て、 金属条材の両側を除く部分に前記リードピン接続部の横
    ピッチに対応するピッチでリードピンを多数成形し、該
    リードピンの両側に連結される連結板の中間部に厚み調
    整板を挿入して、前記リードピンの縦方向間隔を前記リ
    ードピン接続部の縦ピッチに対応させ、該連結板及び前
    記厚み調整板にカシメ用突起を成形すると共に、該成形
    加工された金属条材及び前記厚み調整板を前記カシメ用
    突起を用いて積層重合し、しかる後前記リードピンの一
    端に連結されている前記連結板を切り離して製造され、 使用にあっては、該多数のリードピンを前記リードピン
    接続部に連結した後、該リードピンの他端側の前記連結
    板は切り離されることを特徴とするPGA基板に接続す
    るリードピンの製造方法。
  5. 【請求項5】 リードピンの一端及び他端に連結されて
    いる連結板の切り離しは、レーザー加工によって行うこ
    とを特徴とする請求項3又は4記載のPGA基板に接続
    するリードピンの製造方法。
  6. 【請求項6】 金属条材は、成形加工の後あるいは重合
    積層された後、焼鈍されて応力除去がなされていること
    を特徴とする請求項3〜5のいずれか1項に記載のPG
    A基板に接続するリードピンの製造方法。
  7. 【請求項7】 リードピンは、金属条材の幅方向に対し
    て複数段に形成される請求項3〜6のいずれか1項に記
    載のPGA基板に接続するリードピンの製造方法。
JP4308296A 1992-10-21 1992-10-21 Pga基板に接続するリードピン及び該リードピンの製造方法 Expired - Fee Related JP2678418B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4308296A JP2678418B2 (ja) 1992-10-21 1992-10-21 Pga基板に接続するリードピン及び該リードピンの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4308296A JP2678418B2 (ja) 1992-10-21 1992-10-21 Pga基板に接続するリードピン及び該リードピンの製造方法

Publications (2)

Publication Number Publication Date
JPH06132452A JPH06132452A (ja) 1994-05-13
JP2678418B2 true JP2678418B2 (ja) 1997-11-17

Family

ID=17979337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4308296A Expired - Fee Related JP2678418B2 (ja) 1992-10-21 1992-10-21 Pga基板に接続するリードピン及び該リードピンの製造方法

Country Status (1)

Country Link
JP (1) JP2678418B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080065966A (ko) * 2005-11-11 2008-07-15 가부시키가이샤 미츠이하이테크 적층 리드 프레임의 제조 방법 및 그 방법으로 제조된 적층리드 프레임

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426148A (ja) * 1990-05-22 1992-01-29 Shinko Electric Ind Co Ltd Pgaパッケージの製造方法

Also Published As

Publication number Publication date
JPH06132452A (ja) 1994-05-13

Similar Documents

Publication Publication Date Title
US6580161B2 (en) Semiconductor device and method of making the same
EP2577726B1 (en) Stacked interposer leadframes
US4137628A (en) Method of manufacturing connection-type ceramic packages for integrated circuits
US3239798A (en) Electrical connector for interconnecting printed circuit panels
US5174842A (en) Method for laminating ceramic green sheets
US5414372A (en) Reusable test apparatus for integrated circuit chips
JP2678418B2 (ja) Pga基板に接続するリードピン及び該リードピンの製造方法
US7240424B2 (en) Method of laminating low temperature co-fired ceramic (LTCC) Material
JP4165169B2 (ja) フレーク型サーミスタの製造方法
US6255141B1 (en) Method of packaging fuses
JP2015130432A (ja) パワーモジュール用基板の製造方法
JP2002076175A (ja) 半導体パッケージおよびその製造方法
US6281043B1 (en) Fabrication of hybrid semiconductor devices
US20120104609A1 (en) Discrete circuit component having copper block electrodes and method of fabrication
JP2870351B2 (ja) キャビティ付セラミック多層回路基板の製造方法
JP4275429B2 (ja) 多層セラミック基板およびその製造方法
JP4225016B2 (ja) 積層セラミック電子部品の製造方法および集合電子部品
JPH11260951A (ja) 半導体装置用樹脂基板及び半導体装置
JP4064579B2 (ja) 赤外線データ通信モジュールの製造方法
CN218520062U (zh) 便捷性较高的托盘以及托盘堆叠组件
JP2004356135A (ja) ヒートシンクおよびその製造方法
JPH012279A (ja) コネクタ接触子の製法
JPS62199010A (ja) 積層セラミツクコンデンサとその製造方法
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
JPS6024093A (ja) セラミツク配線基板の製造法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees