JPH11260951A - 半導体装置用樹脂基板及び半導体装置 - Google Patents

半導体装置用樹脂基板及び半導体装置

Info

Publication number
JPH11260951A
JPH11260951A JP10061143A JP6114398A JPH11260951A JP H11260951 A JPH11260951 A JP H11260951A JP 10061143 A JP10061143 A JP 10061143A JP 6114398 A JP6114398 A JP 6114398A JP H11260951 A JPH11260951 A JP H11260951A
Authority
JP
Japan
Prior art keywords
substrate
individual
semiconductor device
support bar
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10061143A
Other languages
English (en)
Other versions
JP4161399B2 (ja
Inventor
Harufumi Kobayashi
治文 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP06114398A priority Critical patent/JP4161399B2/ja
Priority to US09/265,406 priority patent/US6369440B1/en
Publication of JPH11260951A publication Critical patent/JPH11260951A/ja
Application granted granted Critical
Publication of JP4161399B2 publication Critical patent/JP4161399B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 プッシュバック方式による半導体装置の製造
方法においては、個片基板と基板枠の枠部との間に隙間
が発生し、組立工程時に個片基板が脱落するという問題
があった。 【解決手段】 個片基板３の周辺部の各スリット８の部
分にサポートバー１３を設けることにより、枠部１１を
押して、個片基板３と枠部１１との間の隙間発生を防止
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はプッシュバック方式
の半導体装置の製造方法において適用される半導体装置
用基板に関するものである。
【０００２】半導体装置、詳しくは半導体集積回路装置
の製造方法におけるプッシュバック方式は、個々の半導
体装置用パターンが複数形成された一連の樹脂基板から
抜いた個片基板を、一連の樹脂基板に戻して組立を行
い、樹脂封止後個片化するものである。
【０００３】図６は一般的なプッシュバック方式による
半導体装置の製造方法を示す断面図である。
【０００４】（ａ）は、組立工程開始前に、一連の樹脂
基板１に個々の半導体装置の導体パターン２が複数形成
されていることを示している。
【０００５】（ｂ）においては、一連の樹脂基板１から
個片に抜いた樹脂基板即ち個片基板３と、抜いた後の基
板枠４とを示している。
【０００６】（ｃ）はいわゆるプッシュバックの工程
で、抜いた個片基板３を基板枠４に戻している。
【０００７】（ｄ）においては、半導体チップ５を導体
パターン２上にダイボンドし、（ｅ）においては半導体
チップ５と他の導体パターン２とを金線６でワイヤボン
ドしている。
【０００８】（ｆ）では半導体チップ５等を封止樹脂７
で封止し、（ｇ）においてこれらを個片化して半導体装
置を完成させている。
【０００９】
【従来の技術】図７は従来の半導体装置用樹脂基板を示
す平面図で、図８はそのうちの１つの個片部を拡大した
図で、いずれもプッシュバックした状態を示している。
【００１０】図７において、一連の樹脂基板から抜いて
形成した複数の個片基板３は基板枠４に戻されて支持さ
れている。
【００１１】基板枠４には、四角形の個片基板３の各辺
の周辺部にそれぞれスリット８が設けられ、各コーナー
に吊り部９が設けられている。
【００１２】図８において、個片基板３は、スリット８
を抜いて形成した吊り部９によって、そのコーナー部分
１０だけで支持されている。尚、１１は枠部、１２は隙
間である。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
プッシュバック方式では、図８に示すように、個片基板
３はコーナー部１０で支持されているだけなので、各辺
においては枠部１１との間に隙間１２が生じており、一
連の樹脂基板に衝撃が加わった場合などに、個片基板が
脱落するという問題があった。
【００１４】
【課題を解決するための手段】上記した課題を解決する
ため、本発明は個片基板の周辺部の各スリット部分に少
なくとも１本のサポートバーを設け、又は個片基板の中
心から見て少なくとも１個所の吊り部の延長上に応力緩
和穴を設け、あるいはサポートバーと応力緩和穴を組合
せて設けたものである。
【００１５】
【発明の実施の形態】図１は本発明の第１の実施形態を
示す平面図で、従来の図８に対応して１つの個片部のみ
示している。
【００１６】一連の樹脂基板から抜いて形成された個片
基板３はプッシュバックされて基板枠４に戻されてい
る。
【００１７】基板枠４には、個片基板３の各辺に対応し
て周辺部にスリット８が設けられ、各コーナーに個片基
板３を支持する吊り部９が設けられ、個片基板３の周囲
を囲うように枠部１１が設けられている。
【００１８】各スリット８の部分には、サポートバー１
３が設けられている。このサポートバー１３は直線状を
しており、図では各スリットに３本表示してあるが、１
本だけでも良い。
【００１９】サポートバー１３は、一連の樹脂基板から
個片基板３を打ち抜くときに、同時にサポートバー１
３、吊り部９及び枠部１１を残して、スリット８を打ち
抜いて形成することができる。
【００２０】このように各スリット８の部分に少くとも
１本のサポートバー１３を形成すると、個片基板３をプ
ッシュバックして基板枠４で支持する際、枠部１１がサ
ポートバー１３によって押されるので、図８で生じてい
た隙間１２は無くなる。
【００２１】サポートバー１３の本数は隙間の生じ方、
直線状のサポートバーの幅などを考慮して調整すれば良
い。
【００２２】以上のように、第１の実施形態によれば各
スリット８の部分にサポートバー１３を設けることによ
り、個片基板３の各辺における隙間の発生を防止でき、
個片基板３を基板枠４に堅固に保持することが可能にな
る。
【００２３】従って、一連の半導体装置用樹脂基板の搬
送あるいは組立工程において、個片基板の脱落を防止す
ることができる。
【００２４】図２は本発明の第２の実施形態を示す平面
図である。図１とはサポートバー１４の形状が異なるだ
けで他は同じである。
【００２５】サポートバー１４は屈曲状をしており、そ
のため直線状のものに較べて弾力性を持っている。
【００２６】従って枠部１１を弾力的に押せるので、第
１の実施形態より更に均一に個片基板３の各辺を堅固に
保持することができる。
【００２７】図３は本発明の第３の実施形態を示す平面
図である。この実施形態はサポートバーを直線状のサポ
ートバー１３と屈曲状のサポートバー１４を組み合わせ
て各スリット８の部分に少なくとも２本、この図では３
本設けている。
【００２８】この直線状と屈曲状の組み合わせは任意に
行なうことができ、すべて共通でも、また図３のように
対向する各スリット同志で同じものにすることもでき
る。
【００２９】尚、スリット毎に直線状のサポートバー１
３又は屈曲状のサポートバー１４を設けても良い。例え
ば、対向する１組のスリット部分には直線状のみ、他の
対向する１組のスリット部分には屈曲状のみとすること
ができる。
【００３０】第３の実施形態においても前記した第２の
実施形態と同様の効果があることは勿論である。
【００３１】図４は本発明の第４の実施形態を示す平面
図である。前記した実施形態と異なり、個片基板３を支
持する基板枠４において、個片基板３の中心から見て吊
り部９の延長上に円形の応力緩和穴１５を設けている。
【００３２】この応力緩和穴１５はスリット８を抜くと
きに同時に形成でき、４個所の吊り部９の延長上に設け
た例を図示しているが、一番応力の働く１個所だけに設
けても良く、任意に選択できる。
【００３３】個片基板３は各コーナー部分１０が吊り部
９に接触して支えられているが、このコーナー部分１０
の応力を応力緩和穴１５で緩和することができ、個片基
板３と枠部１１の間に隙間が発生するのを防ぐことがで
きる。
【００３４】以上のように第４の実施形態によれば、吊
り部９の延長上に円形の応力緩和穴１５を設けるだけ
で、第１の実施形態と同様の効果を得ることができる。
【００３５】図５は本発明の第５の実施形態を示す平面
図で、図４とは応力緩和穴の形状が異なるだけで他は同
じである。
【００３６】この実施形態では矩形の応力緩和穴１６が
個片基板３の中心から見て吊り部９の延長上に設けられ
る。矩形を例示しているが、菱形でも、また左右対称の
方向に形成すれば長方形でも良く、四角形の応力緩和穴
１６を設けることを示している。
【００３７】個片基板３の各コーナー部分の応力を四角
形の応力緩和穴１６で緩和しており、その効果は第４の
実施形態と同様である。
【００３８】尚、応力緩和穴を４個所に設ける場合に
は、吊り部９毎に円形と四角形を混在させて設けても良
い。
【００３９】例えば、４個所に円形、四角形、円形、四
角形の順に設けても、また、円形、円形、四角形、四角
形の順に設けても良い。
【００４０】以上の説明では、サポートバーと応力緩和
穴をそれぞれ別に設けていたが、これらを組み合わせて
同一の樹脂基板に設けても良い。このようにすれば更に
効果的に隙間の発生を防止することができる。
【００４１】また、本発明に係る半導体装置用樹脂基板
を用いて半導体装置を製造すれば、組立工程等において
個片基板の脱落が防止できるので、効率が上がり、コス
ト低減につながる。
【００４２】
【発明の効果】上記したように、本発明は各スリット部
分にサポートバーを設けることにより、又は吊り部の延
長上に応力緩和穴を設けることにより、個片基板を基板
枠に堅固に保持することができ、組立工程等において個
片基板の脱落を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す平面図
【図２】本発明の第２の実施形態を示す平面図
【図３】本発明の第３の実施形態を示す平面図
【図４】本発明の第４の実施形態を示す平面図
【図５】本発明の第５の実施形態を示す平面図
【図６】プッシュバック方式の半導体装置の製造方法を
示す断面図
【図７】従来の半導体装置用樹脂基板の平面図
【図８】従来の個片部を示す平面図
【符号の説明】
３ 個片基板 ４ 基板枠 ８ スリット ９ 吊り部 １１ 枠部 １３，１４ サポートバー １５，１６ 応力緩和穴

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 一連の樹脂基板を抜いて形成した個片基
    板と、前記個片基板をプッシュバックする基板枠とから
    成り、前記個片基板の周辺部のスリットと、前記個片基
    板を支持する吊り部とを設けた半導体装置用樹脂基板に
    おいて、 前記各スリット部分に少なくとも１本のサポートバーを
    設けたことを特徴とする半導体装置用樹脂基板。
  2. 【請求項２】 前記サポートバーが直線状のサポートバ
    ーであることを特徴とする請求項１記載の半導体装置用
    樹脂基板。
  3. 【請求項３】 前記サポートバーが屈曲状のサポートバ
    ーであることを特徴とする請求項１記載の半導体装置用
    樹脂基板。
  4. 【請求項４】 前記サポートバーが前記スリット毎に直
    線状又は屈曲状のサポートバーであることを特徴とする
    請求項１記載の半導体装置用樹脂基板。
  5. 【請求項５】 前記サポートバーが直線状のサポートバ
    ーと屈曲状のサポートバーを組み合わせた少なくとも２
    本であることを特徴とする請求項１記載の半導体装置用
    樹脂基板。
  6. 【請求項６】 一連の樹脂基板を抜いて形成した個片基
    板と、前記個片基板をプッシュバックする基板枠とから
    成り、前記個片基板の周辺部のスリットと、前記個片基
    板を支持する吊り部とを設けた半導体装置用樹脂基板に
    おいて、 前記個片基板の中心から見て少なくとも１個所の吊り部
    の延長上に応力緩和穴を設けたことを特徴とする半導体
    装置用樹脂基板。
  7. 【請求項７】 前記応力緩和穴を４個所の吊り部の延長
    上に設けたことを特徴とする請求項６記載の半導体装置
    用樹脂基板。
  8. 【請求項８】 前記応力緩和穴が円形であることを特徴
    とする請求項６又は請求項７記載の半導体装置用樹脂基
    板。
  9. 【請求項９】 前記応力緩和穴が四角形であることを特
    徴とする請求項６又は請求項７記載の半導体装置用樹脂
    基板。
  10. 【請求項１０】 前記吊り部毎に前記応力緩和穴が円形
    又は四角形であることを特徴とする請求項７記載の半導
    体装置用樹脂基板。
  11. 【請求項１１】 一連の樹脂基板を抜いて形成した個片
    基板と、前記個片基板をプッシュバックする基板枠とか
    ら成り、前記個片基板の周辺部のスリットと、前記個片
    基板を支持する吊り部とを設けた半導体装置用樹脂基板
    において、 前記各スリット部分に少なくとも１本のサポートバーを
    設け、前記個片基板の中心から見て少なくとも１個所の
    吊り部の延長上に応力緩和穴を設けたことを特徴とする
    半導体装置用樹脂基板。
  12. 【請求項１２】 前記サポートバーが直線状、屈曲状、
    前記スリット毎に直線状もしくは屈曲状、又は直線状と
    屈曲状を組み合わせた少なくとも２本のサポートバーの
    いずれかであり、 前記応力緩和穴が円形、四角形、又は前記吊り部毎に円
    形もしくは四角形のいずれかであることを特徴とする請
    求項１１記載の半導体装置用樹脂基板。
  13. 【請求項１３】 請求項１から請求項１２のいずれかに
    記載の半導体装置用樹脂基板を用いて製造したことを特
    徴とする半導体装置。
JP06114398A 1998-03-12 1998-03-12 半導体装置用樹脂基板及び半導体装置 Expired - Fee Related JP4161399B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06114398A JP4161399B2 (ja) 1998-03-12 1998-03-12 半導体装置用樹脂基板及び半導体装置
US09/265,406 US6369440B1 (en) 1998-03-12 1999-03-10 Semiconductor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06114398A JP4161399B2 (ja) 1998-03-12 1998-03-12 半導体装置用樹脂基板及び半導体装置

Publications (2)

Publication Number Publication Date
JPH11260951A true JPH11260951A (ja) 1999-09-24
JP4161399B2 JP4161399B2 (ja) 2008-10-08

Family

ID=13162593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06114398A Expired - Fee Related JP4161399B2 (ja) 1998-03-12 1998-03-12 半導体装置用樹脂基板及び半導体装置

Country Status (2)

Country Link
US (1) US6369440B1 (ja)
JP (1) JP4161399B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369440B1 (en) * 1998-03-12 2002-04-09 Oki Electric Industry Co, Ltd. Semiconductor substrate and manufacturing method thereof
US6512287B1 (en) * 1998-06-04 2003-01-28 Oki Electric Industry Co., Ltd. Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089064A1 (en) * 2001-01-08 2002-07-11 Jiahn-Chang Wu Flexible lead surface-mount semiconductor package
TW544894B (en) * 2002-04-10 2003-08-01 Siliconware Precision Industries Co Ltd Chip carrier with dam bar
JP4487271B2 (ja) * 2007-07-25 2010-06-23 Ｔｄｋ株式会社 集合基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
JPS57141947A (en) * 1981-02-25 1982-09-02 Sanyo Electric Co Ltd Manufacture of semiconductor device
JPS6139558A (ja) * 1984-07-31 1986-02-25 Toshiba Glass Co Ltd 半導体回路基板
CA2037006A1 (en) * 1990-03-16 1991-09-17 Hisao Go Lead frame
JP3016658B2 (ja) * 1992-04-28 2000-03-06 ローム株式会社 リードフレーム並びに半導体装置およびその製法
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
US5422313A (en) * 1994-05-03 1995-06-06 Texas Instruments Incorporated Integrated circuit device and manufacturing method using photoresist lead covering
JP2616565B2 (ja) * 1994-09-12 1997-06-04 日本電気株式会社 電子部品組立体
US5691242A (en) * 1996-02-26 1997-11-25 Motorola, Inc. Method for making an electronic component having an organic substrate
JPH1079400A (ja) * 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 半導体装置の実装方法及び半導体装置の構造
JP4161399B2 (ja) * 1998-03-12 2008-10-08 沖電気工業株式会社 半導体装置用樹脂基板及び半導体装置
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6369440B1 (en) * 1998-03-12 2002-04-09 Oki Electric Industry Co, Ltd. Semiconductor substrate and manufacturing method thereof
US6512287B1 (en) * 1998-06-04 2003-01-28 Oki Electric Industry Co., Ltd. Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
US6948239B2 (en) * 1998-06-04 2005-09-27 Oki Electric Industry Co., Ltd. Method for fabricating semiconductor apparatus using board frame

Also Published As

Publication number Publication date
JP4161399B2 (ja) 2008-10-08
US6369440B1 (en) 2002-04-09

Similar Documents

Publication Publication Date Title
US20030001289A1 (en) Resin-sealed semiconductor device and manufacturing method thereof
US4951119A (en) Lead frame for semiconductor devices
US6885086B1 (en) Reduced copper lead frame for saw-singulated chip package
US7251872B2 (en) Method for forming a chip package
JPH11260951A (ja) 半導体装置用樹脂基板及び半導体装置
TW369711B (en) Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame
CN216624264U (zh) 用于半导体器件的夹框和引线框以及半导体器件组件
JPH10256460A (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000228415A (ja) 半導体装置の製造方法およびそれに用いられる基板フレーム
CA2000338A1 (en) Lead frame for a multiplicity of terminals
JP2986788B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP2002026222A (ja) 樹脂封止型半導体装置用リードフレーム
US6803255B2 (en) Dual gauge lead frame
JP2001024083A (ja) 樹脂封止型半導体装置の製造方法
JP2772897B2 (ja) リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP2679913B2 (ja) リードフレームの製造方法
KR100708046B1 (ko) 반도체패키지용 섭스트레이트
JP3928286B2 (ja) 樹脂封止型半導体装置の製造方法
JP3833663B2 (ja) リードフレームの製造方法
JP2986787B1 (ja) ターミナルランドフレームおよびその製造方法
JP2001210774A (ja) 半導体装置用リードフレーム及びその製造方法
JPH05235244A (ja) リードフレームおよびそれを用いた半導体装置
JPH05315531A (ja) リードフレーム及びその製造方法
JP2005011890A (ja) Ｉｃカードモジュール用のメタルサブストレート部材とｉｃカードモジュールの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees