JP2023004213A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2023004213A
JP2023004213A JP2021105765A JP2021105765A JP2023004213A JP 2023004213 A JP2023004213 A JP 2023004213A JP 2021105765 A JP2021105765 A JP 2021105765A JP 2021105765 A JP2021105765 A JP 2021105765A JP 2023004213 A JP2023004213 A JP 2023004213A
Authority
JP
Japan
Prior art keywords
wire
main surface
semiconductor device
terminal
partition wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021105765A
Other languages
English (en)
Inventor
直之 金井
Naoyuki Kanai
峻 岡田
Shun Okada
遼一 加藤
Ryoichi Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021105765A priority Critical patent/JP2023004213A/ja
Priority to US17/825,520 priority patent/US20220415749A1/en
Priority to CN202210607773.0A priority patent/CN115527973A/zh
Publication of JP2023004213A publication Critical patent/JP2023004213A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/607—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of mechanical vibrations, e.g. ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】樹脂ケースに設けられる端子の接合部とワイヤとの接合強度を高める。【解決手段】半導体装置１は、ベース板１０及び樹脂ケース２０を備える。樹脂ケース２０は、内部空間を囲う外周壁と、その内部空間を方向Ｄ１に延伸して複数の区画に分割する隔壁２２とを有する。隔壁２２は、下端２２ａが接着剤７０を介してベース板１０の主面１０ａに固定され、側壁には下端２２ａよりも主面１０ａから離れた位置に主面１０ａと平行で且つ方向Ｄ１と直交する方向Ｄ２に向かって下端２２ａよりも内部空間側に張り出したテラス部２２ｂを有する。テラス部２２ｂには、ワイヤ５０が接合される端子６０の接合部６１が配置される。接合部６１の方向Ｄ１の幅に対するワイヤ５０の径の比を０．１５以下とすることで、ワイヤ５０の超音波接合時のパワーが接合部６１に十分にかからないことを抑え、それらの接合強度を高める。【選択図】図４

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
放熱性を有するベース板に、半導体素子が実装された回路基板を実装し、その回路基板を囲む空間を有するケース材を設置し、その空間を仕切り板によって回路基板が配置された領域と他の領域とに区画し、各領域に封止樹脂を設けた半導体装置が知られている。この半導体装置に関し、回路基板や半導体素子をケース材や仕切り板に設けた端子とワイヤで接続する技術、ケース材や仕切り板のベース板との接着部分にテーパのついた凹部を設けてそこに入り込む封止樹脂にフィレットを形成する技術が知られている。
このほか、各々半導体素子が実装された一対の絶縁基板が半田付けされた放熱板に、半導体素子及び絶縁基板を囲繞すると共に一対の絶縁基板間に梁部を有するケースを固着し、その梁部に放熱板へ押圧力を与えるジャッキアップ構造を設けた半導体装置が知られている。この半導体装置に関し、梁部に端子をインサートする技術、絶縁基板や半導体素子をケースや梁部に設けた端子とワイヤで接続する技術が知られている。
また、放熱板上に設けられた絶縁基板及びその回路パターンに実装された半導体素子を囲むように放熱板上に設けた樹脂ケースの内部空間に、放熱板から所定の間隔をあけて、電極板が一体成形された梁部材を設け、その梁部材の電極板に半導体素子をワイヤで接続する半導体パワーモジュールが知られている。この半導体パワーモジュールに関し、梁部材の電極板に対するボンディングを安定化させるため、当該電極板にヒンジ部分を設ける技術が知られている。
特開２０１２－２０４３６６号公報 特開２００６－６６４２７号公報 特開２００４－３９８０７号公報
ベース板の主面に、内部空間を囲う外周壁とその内部空間を複数の区画に分割する隔壁とを有する樹脂ケースが設けられ、その隔壁に配置された端子にワイヤが接合される半導体装置では、端子及びそれが配置される隔壁の構成によっては、端子とワイヤとの十分な接合強度が得られないことがあった。例えば、ベース板との接続部分に封止材が入り込むような凹部が設けられた隔壁に、内部空間側に張り出すテラス部を設け、そのテラス部にワイヤの接合部が配置される端子を設けた構造の場合、主にその隔壁の形状に起因して、ワイヤ接合時のパワーが十分に端子の接合部にかからないことが起こり得る。ワイヤ接合時のパワーが十分にかからないと、端子の接合部とワイヤとの接合強度が低下してしまい、半導体装置の品質、信頼性の低下を招く恐れがある。
１つの側面では、本発明は、樹脂ケースに設けられる端子の接合部とワイヤとの接合強度を高めることを目的とする。
１つの態様では、主面を有するベース板と、内部空間を囲う外周壁と、前記内部空間を第１方向に延伸して複数の区画に分割する隔壁とを有し、前記隔壁は、下端が接着剤を介して前記主面に固定され、且つ、前記隔壁の側壁には前記下端よりも前記主面から離れた位置に前記主面と平行で且つ前記第１方向と直交する第２方向に向かって前記下端よりも前記内部空間側に張り出したテラス部を有する樹脂ケースと、前記隔壁の前記テラス部に配置された接合部を有する端子と、前記端子の前記接合部と接合されたワイヤと、を備え、前記端子の前記接合部の前記第１方向の幅に対する前記ワイヤの径の比が、０．１５以下である、半導体装置が提供される。
また、別の態様では、上記のような半導体装置の製造方法が提供される。
１つの側面では、樹脂ケースに設けられる端子の接合部とワイヤとの接合強度を高めることが可能になる。
第１の実施の形態に係る半導体装置の一例について説明する図（その１）である。 第１の実施の形態に係る半導体装置の一例について説明する図（その２）である。 第１の実施の形態に係る半導体装置の一例の回路図である。 第１の実施の形態に係る半導体装置のワイヤボンディング部の構成例について説明する図である。 超音波接合時のＶＣＯ電圧の推移について説明する図である。 第１の実施の形態に係る端子の接合部の幅とワイヤの径との関係について説明する図である。 第１の実施の形態に係る端子の接合部とワイヤとの接合構造の例について説明する図である。 第２の実施の形態に係る半導体装置の一例について説明する図である。 第３の実施の形態に係る半導体装置の一例について説明する図である。
［第１の実施の形態］
図１及び図２は第１の実施の形態に係る半導体装置の一例について説明する図である。図１には半導体装置の一例の平面図を模式的に示し、図２には図１のII－II断面図を模式的に示している。尚、図１では図２に示される封止材の図示を省略している。
図１及び図２に示す半導体装置１は、ベース板１０、樹脂ケース２０、電子部品３０及び封止材４０を含む。尚、図１では封止材４０の図示を省略している。
ベース板１０には、例えば、銅（Ｃｕ）板等の金属板が用いられる。ベース板１０の一方の主面１０ａに、樹脂ケース２０が設けられる。樹脂ケース２０には、例えば、ポリフェニレンサルファイド（ＰＰＳ）樹脂やウレタン樹脂等の材料が用いられる。樹脂ケース２０は、その内部空間を囲う外周壁２１と、内部空間を方向Ｄ１に延伸して複数（ここでは一例として３つ）の区画に分割する隔壁２２とを有する。隔壁２２及びそれと平行な外周壁２１の一辺には、ワイヤ５０が接合される接合部６１を有する端子６０が設けられる。尚、端子６０が設けられる樹脂ケース２０の隔壁２２（及び外周壁２１の一辺）の構成、及びその端子６０の接合部６１とワイヤ５０との接合の詳細については後述する。樹脂ケース２０は、その外周壁２１及び隔壁２２の下端が、接着剤７０を介してベース板１０の主面１０ａに接着されて固定される。
尚、ここでは図示を省略するが、半導体装置１において、ベース板１０の主面１０ａに固定される樹脂ケース２０の上には、その内部空間を覆う蓋が設けられてもよい。また、ベース板１０の、樹脂ケース２０が固定される主面１０ａとは反対側の主面１０ｂには、当該主面１０ｂと直接又は熱界面材料等を介して、空冷型や液冷型の冷却器が設けられてもよい。
半導体装置１では、ベース板１０の主面１０ａの、樹脂ケース２０の隔壁２２で分割された各区画に、電子部品３０が配置される。各電子部品３０には、例えば、絶縁回路基板３１と、その上に実装された複数（ここでは一例として２つ）の半導体素子３２とを含むものが用いられる。絶縁回路基板３１には、例えば、アルミナ（Ａｌ２Ｏ３）等の絶縁基板３１ａの両面に所定パターンのＣｕ層３１ｂが設けられたＤＣＢ（Direct Copper Bonding）基板が用いられる。絶縁回路基板３１には、ＡＭＢ（Active Metal Brazed）基板等の他の基板が用いられてもよい。このような絶縁回路基板３１の所定のＣｕ層３１ｂ上に、半導体素子３２が実装される。半導体素子３２には、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）といった半導体素子が用いられる。半導体素子３２には、例えば、ＦＷＤ（Free Wheeling Diode）やＳＢＤ（Schottky Barrier Diode）といったダイオードが集積される。
各半導体素子３２は、一方の主面に設けられた第１の負荷電極３２ａ（例えば正極電極）と、他方の主面に設けられた第２の負荷電極３２ｂ（例えば負極電極）及び制御電極３２ｃとを有する。例えば、第１の負荷電極３２ａはコレクタ電極又はドレイン電極として機能し、第２の負荷電極３２ｂはエミッタ電極又はソース電極として機能し、制御電極３２ｃはベース電極又はゲート電極として機能する。
各半導体素子３２の、第１の負荷電極３２ａは、半田等を介して、絶縁回路基板３１に設けられた互いに異なるＣｕ層３１ｂと接続される。一方の半導体素子３２（３２ｘ）の第２の負荷電極３２ｂが、ワイヤ、クリップ、タブ等（ここでは一例としてワイヤ５０）を介して接続されるＣｕ層３１ｂに、他方の半導体素子３２（３２ｙ）の第１の負荷電極３２ａが接続される。各半導体素子３２の第２の負荷電極３２ｂ及び制御電極３２ｃは、ワイヤ５０を介して、樹脂ケース２０の隔壁２２又は外周壁２１に設けられた端子６０の接合部６１と接続される。一方の半導体素子３２の第１の負荷電極３２ａが接続されたＣｕ層３１ｂに、第１の端子８１（例えば正極端子）が接続され、他方の半導体素子３２の第２の負荷電極３２ｂが接続されたＣｕ層３１ｂに、第２の端子８２（例えば負極端子）が接続される。一方の半導体素子３２の第２の負荷電極３２ｂ、及び他方の半導体素子３２の第１の負荷電極３２ａが共に接続されたＣｕ層３１ｂに、出力端子８３が接続される。この例では、樹脂ケース２０の隔壁２２で分割された各区画において、一組の半導体素子３２（３２ｘ，３２ｙ）が直列接続される。
半導体装置１では、例えば、図３に示すような回路が構成される。図３は第１の実施の形態に係る半導体装置の一例の回路図である。
図３には、インバータ回路を構成する６ｉｎ１タイプの半導体装置１の回路図を例示している。図３の例では、上記の各半導体素子３２をいずれも、ＩＧＢＴ３２ｄとＦＷＤ３２ｅとが集積された逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）としている。ＲＣ－ＩＧＢＴでは、ＩＧＢＴ３２ｄのコレクタ電極ＣとＦＷＤ３２ｅのカソード電極Ｋとが接続され、ＩＧＢＴ３２ｄのエミッタ電極ＥとＦＷＤ３２ｅのアノード電極Ａとが接続される。上記の各半導体素子３２の第１の負荷電極３２ａがＩＧＢＴ３２ｄのコレクタ電極Ｃに相当し、第２の負荷電極３２ｂがＩＧＢＴ３２ｄのエミッタ電極Ｅに相当し、制御電極３２ｃがＩＧＢＴ３２ｄのゲート電極Ｇに相当する。
樹脂ケース２０の隔壁２２で分割された各区画に設けられる一組の半導体素子３２の内の一方（半導体素子３２ｘ）が、一相における上アームを構成し、各区画の一組の半導体素子３２の内の他方（半導体素子３２ｙ）が、当該一相における下アームを構成する。各区画の直列接続された一組の半導体素子３２が、互いに並列接続される。出力端子８３に繋がる、各区画の直列接続された一組の半導体素子３２間の接続ノードがそれぞれＵ相、Ｖ相、Ｗ相の出力ノードに相当し、モータ等の負荷１００と接続される。
尚、ここでは説明の便宜上、樹脂ケース２０の隔壁２２で分割された各区画に、上アームを構成する１つの半導体素子３２と、下アームを構成する１つの半導体素子３２とを含む電子部品３０を例示した。このほか、電子部品３０には、上アームを構成する、直列接続された複数の半導体素子３２が含まれてもよく、下アームを構成する、直列接続された複数の半導体素子３２が含まれてもよい。絶縁回路基板３１には、実装される半導体素子３２の個数、レイアウトに応じたパターンのＣｕ層３１ｂが形成される。
また、半導体装置１では、樹脂ケース２０の隔壁２２で分割され、電子部品３０が配置された各区画に、図２に示すように、封止材４０が設けられる。封止材４０により、ベース板１０の主面１０ａ上の、各区画に配置された電子部品３０及びそれと接続されたワイヤ５０等が封止される。封止材４０には、例えば、エポキシ樹脂やフェノール樹脂等の封止樹脂、シリコーン等のゲルといった材料が用いられる。封止材４０には、シリカ等の絶縁性のフィラーが含有されてもよい。封止材４０には、複数種の材料が用いられてもよく、例えば、下層にバッファコート材としてシリコーン等のゲルを設け、その上層にエポキシ樹脂等の封止樹脂を設けるような積層構造とすることもできる。
上記のような構成を有する半導体装置１は、例えば、次のような方法によって製造することができる。
まず、ベース板１０が準備される。更に、上記のような樹脂ケース２０、即ち、内部空間を囲う外周壁２１と、その内部空間を方向Ｄ１に延伸して複数の区画に分割する隔壁２２とを有し、その隔壁２２及びそれと平行な外周壁の一辺にワイヤ５０の接合部６１を備える端子６０が設けられた樹脂ケース２０が準備される。
準備されたベース板１０の主面１０ａに、電子部品３０群が配置される。例えば、ベース板１０の主面１０ａの所定の位置にそれぞれ、半田等の接合層（図示せず）、絶縁回路基板３１、半田等の接合層（図示せず）及び半導体素子３２が順に積層され、リフロー処理が行われることで、当該主面１０ａに電子部品３０が配置され、実装される。
次いで、電子部品３０が実装されたベース板１０の主面１０ａに、準備された樹脂ケース２０が配置される。樹脂ケース２０は、外周壁２１及び隔壁２２の下端が接着剤７０を介してベース板１０の主面１０ａに固定されて、当該主面１０ａに配置される。樹脂ケース２０の隔壁２２で分割された各区画に、電子部品３０が配置されるように、ベース板１０の主面１０ａに樹脂ケース２０が配置され、或いは予め主面１０ａに電子部品３０が実装される。
次いで、ベース板１０の主面１０ａに実装された電子部品３０の半導体素子３２と絶縁回路基板３１との間、及び半導体素子３２と隔壁２２及び外周壁２１の一辺に設けられた端子６０の接合部６１との間が、ワイヤ５０で接続される。
そして、樹脂ケース２０の隔壁２２で分割された各区画に、封止材４０が供給され、供給された封止材４０が硬化されることで、各区画の電子部品３０及びワイヤ５０等が封止される。
例えば、このような方法により、半導体装置１が製造される。
上記のような構成を有する半導体装置１の、端子６０の接合部６１とワイヤ５０との接合について更に説明する。
図４は第１の実施の形態に係る半導体装置のワイヤボンディング部の構成例について説明する図である。図４（Ａ）にはワイヤボンディング部の一例の要部平面図を模式的に示し、図４（Ｂ）には図４（Ａ）のIV－IV断面図を模式的に示している。
図４（Ａ）及び図４（Ｂ）に示すワイヤボンディング部には、ベース板１０の主面１０ａに配置された１つの電子部品３０の絶縁回路基板３１の一部及び半導体素子３２の一部、樹脂ケース２０の方向Ｄ１に延伸する隔壁２２の一部、並びに、隔壁２２に設けられた端子６０の接合部６１と半導体素子３２の制御電極３２ｃとの間を接続するワイヤ５０が含まれる。
樹脂ケース２０の隔壁２２は、下端２２ａが接着剤７０を介してベース板１０の主面１０ａに固定される。隔壁２２の側壁には、その下端２２ａよりもベース板１０の主面１０ａから離れた位置に、ベース板１０の主面１０ａと平行で且つ隔壁２２が延伸する方向Ｄ１と直交する方向Ｄ２に向かって下端２２ａよりも内部空間側（電子部品３０側）に張り出したテラス部２２ｂが設けられる。例えば、テラス部２２ｂの上面２２ｂａは、下端２２ａの直上の領域にも広がる。下端２２ａの方向Ｄ２の一方側であって、隔壁２２の方向Ｄ２に張り出したテラス部２２ｂと、ベース板１０の主面１０ａとの間には、ギャップ９０が形成される。テラス部２２ｂは、ギャップ９０を介してベース板１０の主面１０ａと対向する面２２ｃが、隔壁２２の下端２２ａ側に向かうにつれてベース板１０の主面１０ａ側に近付くテーパ形状となるように、設けられる。
例えば、図４（Ａ）及び図４（Ｂ）（並びに図１及び図２）に示すように、テラス部２２ｂが張り出す側の区画に配置される電子部品３０は、その一部（この例では絶縁回路基板３１の一部）が、隔壁２２のテラス部２２ｂとベース板１０の主面１０ａとの間のギャップ９０内に位置するように、配置される。このような配置とすることで、方向Ｄ２における半導体装置１のサイズの小型化が図られる。また、隔壁２２のテラス部２２ｂの、ベース板１０の主面１０ａと対向する面２２ｃをテーパ形状とすることで、電子部品３０等が配置される区画に封止材４０が供給して硬化させる際に、ギャップ９０内にボイドが残存することが抑えられる。更に、当該区画に配置される電子部品３０を覆う封止材４０にフィレットが形成される。
樹脂ケース２０の隔壁２２には更に、下端２２ａの方向Ｄ２の他方側であって、方向Ｄ２に張り出すテラス部２２ｂとは反対側の側壁に、ベース板１０の主面１０ａとギャップ９１を介して対向する面２２ｄが設けられる。この面２２ｄは、テラス部２２ｂの面２２ｃと同様に、隔壁２２の下端２２ａ側に向かうにつれてベース板１０の主面１０ａ側に近付くテーパ形状となるように、設けられる。テラス部２２ｂが張り出す側とは反対側の区画に配置される電子部品３０の一部は、ギャップ９１内に配置され（図１及び図２）、それにより半導体装置１の小型化が図られる。面２２ｄがテーパ形状とされることで、当該区画に供給されて硬化される封止材４０にボイドが残存することが抑えられる。更に、当該区画に配置される電子部品３０を覆う封止材４０にフィレットが形成される。
樹脂ケース２０の隔壁２２には、端子６０が設けられる。端子６０は、接合部６１、中間部６２及び端部６３を有する。接合部６１は、隔壁２２のテラス部２２ｂに、その上面２２ｂａから露出するように、設けられる。接合部６１は、テラス部２２ｂの上面２２ｂａから露出すれば、上面２２ｂａよりも下方に埋設されていてもよいし、上面２２ｂａよりも上方に突出していてもよい。中間部６２は、接合部６１と接続され、例えば、隔壁２２の内部に埋設された状態で、隔壁２２に固定される。端部６３は、中間部６２と接続され、隔壁２２の上端２２ｅから突出し、外部との接続に用いられる。このような接合部６１、中間部６２及び端部６３を有する端子６０が設けられる隔壁２２は、例えば、インサート成形によって形成される。
例えば、図４（Ａ）及び図４（Ｂ）に示すように、樹脂ケース２０の隔壁２２に設けられた端子６０の、テラス部２２ｂに配置される接合部６１に、電子部品３０の半導体素子３２の制御電極３２ｃに一端が接合されるワイヤ５０の他端が接合される。
尚、図４（Ａ）及び図４（Ｂ）では、樹脂ケース２０の隔壁２２を例にしたが、方向Ｄ１に延伸する隔壁２２と平行な外周壁２１の一辺にも同様に、上記図１及び図２に示したように、方向Ｄ２に張り出したテラス部２２ｂを設け、そのテラス部２２ｂに接合部６１を有する端子６０を設けることができる。そして、例えば、その接合部６１に、電子部品３０の半導体素子３２の制御電極３２ｃに一端が接合されるワイヤ５０の他端が接合される。
樹脂ケース２０の隔壁２２及び外周壁２１の一辺に設けられる端子６０の接合部６１には、半導体素子３２の制御電極３２ｃに一端が接合されるワイヤ５０の他端に限らず、負荷電極３２ｂに一端が接合されるワイヤ５０の他端が接合されてもよい。また、ここでは図示しないが、隔壁２２及び外周壁２１の一辺に設けられる端子６０の接合部６１には、半導体素子３２が実装される絶縁回路基板３１のＣｕ層３１ｂに一端が接合されるワイヤ５０の他端が接合されてもよい。
樹脂ケース２０の隔壁２２及び外周壁２１の一辺に設けられる端子６０の、テラス部２２ｂに配置される接合部６１へのワイヤ５０の接合は、例えば、超音波接合によって行われる。この時、接合部６１及びそれが配置される隔壁２２及び外周壁２１の一辺の構成によっては、超音波接合時のパワーが接合部６１に対して十分にかからず、ワイヤ５０と接合部６１との接合強度が低下することが起こり得る。ワイヤ５０と接合部６１との接合強度の低下は、半導体装置１の品質、信頼性の低下を招く恐れがある。
ここで、超音波接合による接合部６１へのワイヤ５０の接合において、接合部６１とワイヤ５０との接合状態を評価する指標の１つに、ＶＣＯ（Voltage Controlled Oscillator）電圧がある。ＶＣＯ電圧は、超音波振動子の共振周波数の変化に追従するようにした発振回路の発振周波数の変化を表す電圧である。
図５は超音波接合時のＶＣＯ電圧の推移について説明する図である。図５において、横軸は時間［秒］を表し、縦軸はＶＣＯ電圧［Ｖ］を表している。
例えば、接合部６１とワイヤ５０との接合状態が正常となる場合のＶＣＯ電圧波形を「正常波形」、接合部６１とワイヤ５０との接合状態が不良となる場合のＶＣＯ電圧波形を「不良波形」とする。図５には、正常波形を実線で表し、不良波形を点線で表している。接合部６１とワイヤ５０との接合状態が正常となる正常波形は、図５に実線で示すように、超音波の印加開始時点ｔ１から立ち上がり、印加終了時点ｔ２で０Ｖまで低下する。これに対し、接合部６１とワイヤ５０との接合状態が不良となる不良波形は、図５に点線で示すように、超音波の印加開始時点ｔ１では直ぐには立ち上がらずに、しばらく経ってから変化し始める。このようにＶＣＯ電圧は、接合状態が正常な場合と不良な場合とで波形が異なってくる。
例えば、これを利用すれば、接合部６１とワイヤ５０との超音波接合時に取得されるＶＣＯ電圧波形に基づき、或いはその波形と基準となる正常波形との比較に基づき、接合部６１とワイヤ５０との接合状態の正常／不良を判定することができる。
上記半導体装置１において、方向Ｄ１に延伸する隔壁２２及び外周壁２１の一辺のテラス部２２ｂに配置される端子６０の接合部６１と、そこに接合されるワイヤ５０との接合状態に影響し得るパラメータとして、例えば、接合部６１の方向Ｄ１の幅、及び接合部６１に接合されるワイヤ５０の径が挙げられる。
図６は第１の実施の形態に係る端子の接合部の幅とワイヤの径との関係について説明する図である。図６には端子の接合部及びそこに接合されるワイヤの平面図を模式的に示している。
図６に示すように、接合部６１が配置されるテラス部２２ｂを有する隔壁２２及び外周壁２１の一辺が延伸する方向Ｄ１における、その接合部６１の幅をＷ１とし、接合部６１に接合されるワイヤ５０の径をＷ２とする。
接合部６１の幅Ｗ１及びそれに接合されるワイヤ５０の径Ｗ２の組み合わせを変えてそれらの超音波接合を行い、その時のＶＣＯ電圧波形に基づき、接合部６１とワイヤ５０との接合状態を評価した。ＶＣＯ電圧波形に基づく接合部６１とワイヤ５０との接合状態の評価結果を表１に示す。
Figure 2023004213000002
表１より、方向Ｄ１の幅Ｗ１が１ｍｍの接合部６１に対し、径Ｗ２が４００μｍのワイヤ５０を超音波接合により接合した場合のＶＣＯ電圧波形は、不良波形に分類され、接合部６１とワイヤ５０との接合状態は「不良」と認められた。方向Ｄ１の幅Ｗ１が１ｍｍの接合部６１に対し、径Ｗ２が３００μｍのワイヤ５０を超音波接合により接合した場合も同様に、そのＶＣＯ電圧波形から、接合部６１とワイヤ５０との接合状態は「不良」と認められた。これらに対し、方向Ｄ１の幅Ｗ１が１ｍｍの接合部６１に対し、径Ｗ２が１５０μｍのワイヤ５０を超音波接合により接合した場合のＶＣＯ電圧波形は、正常波形に分類され、接合部６１とワイヤ５０との接合状態は「正常」と認められた。
表１より、方向Ｄ１の幅Ｗ１が１．５ｍｍの接合部６１に対し、径Ｗ２が３００μｍのワイヤ５０を超音波接合により接合した場合のＶＣＯ電圧波形は、不良波形に分類され、接合部６１とワイヤ５０との接合状態は「不良」と認められた。
表１より、方向Ｄ１の幅Ｗ１が３ｍｍの接合部６１に対し、径Ｗ２が４００μｍ、３００μｍ及び１５０μｍのワイヤ５０をそれぞれ超音波接合により接合した場合のＶＣＯ電圧波形は、いずれも正常波形に分類され、接合部６１とワイヤ５０との接合状態はいずれも「正常」と認められた。
表１で評価した幅Ｗ１及び径Ｗ２の組み合わせで超音波接合を行った接合部６１とワイヤ５０との接合構造のそれぞれについて、所定の条件下での引張評価を行った。引張評価の結果を、ＶＣＯ電圧波形に基づく接合状態の評価結果、及び幅Ｗ１に対する径Ｗ２の比Ｗ２／Ｗ１［－］と共に、表２に示す。
Figure 2023004213000003
表２より、ＶＣＯ電圧波形に基づく接合状態が「正常」と認められる、Ｗ２／Ｗ１＝０．０５０（１５０μｍ／３ｍｍ）の場合の接合構造では、引張評価において、接合部６１とワイヤ５０との接合界面ではなく、ワイヤ５０の母材が破壊される状況が認められた。同様に、ＶＣＯ電圧波形に基づく接合状態が「正常」と認められる、Ｗ２／Ｗ１＝０．１００（３００μｍ／３ｍｍ）、Ｗ２／Ｗ１＝０．１３３（４００μｍ／３ｍｍ）、Ｗ２／Ｗ１＝０．１５０（１５０μｍ／１ｍｍ）の場合の接合構造でも、引張評価において、ワイヤ５０の母材が破壊される状況が認められた。
これらに対し、ＶＣＯ電圧波形に基づく接合状態が「不良」と認められる、Ｗ２／Ｗ１＝０．２００（３００μｍ／１．５ｍｍ）、Ｗ２／Ｗ１＝０．３００（３００μｍ／１ｍｍ）、Ｗ２／Ｗ１＝０．４００（４００μｍ／１ｍｍ）の場合の接合構造では、ワイヤ５０の母材ではなく、接合部６１とワイヤ５０との接合界面が破壊される状況が認められた。
表１及び表２の結果から、ＶＣＯ電圧波形に基づく接合部６１とワイヤ５０との接合状態が「正常」と認められる幅Ｗ１及び径Ｗ２の組み合わせの接合構造では、接合状態が「不良」と認められる幅Ｗ１及び径Ｗ２の組み合わせの接合構造に比べて、接合部６１とワイヤ５０との接合強度が高くなると言うことができる。そして、その幅Ｗ１及び径Ｗ２の組み合わせとして、接合部６１の幅Ｗ１に対するワイヤ５０の径Ｗ２の比Ｗ２／Ｗ１［－］が０．１５以下になるような組み合わせを選択すると、ＶＣＯ電圧波形に基づく接合状態が「正常」で且つ接合強度が高い、接合部６１とワイヤ５０との接合構造が得られると言うことができる。
前述のように、半導体装置１では、樹脂ケース２０の隔壁２２及び外周壁２１の一辺に、隔壁２２によって分割される各区画に張り出すテラス部２２ｂが設けられる。隔壁２２とベース板１０の主面１０ａとの間にはギャップ９０が存在する。このようなギャップ９０の上方のテラス部２２ｂに配置される端子６０の接合部６１に対し、超音波接合によりワイヤ５０が接合される。しかし、このようにテラス部２２ｂの下方にギャップ９０が存在する構造上、そのテラス部２２ｂに配置される接合部６１に対して超音波接合によりワイヤ５０を接合する際、超音波接合時のパワーが接合部６１に対して十分にかからないことが起こり得る。特に、接合部６１の幅Ｗ１が狭くなると、このように超音波接合時のパワーが接合部６１に対して十分にかからないことが起こり易くなる傾向がある。超音波接合時のパワーが接合部６１に対して十分にかからないと、ワイヤ５０と接合部６１との接合強度が低下することが起こり得る。
これに対し、接合部６１の幅Ｗ１とワイヤ５０の径Ｗ２とを、それらの比Ｗ２／Ｗ１［－］が０．１５以下になるように設定すると、ワイヤ５０の径Ｗ２に対して接合部６１の幅Ｗ１が十分に大きくなり、下方にギャップ９０が存在するテラス部２２ｂに配置される接合部６１に対しても、超音波接合時のパワーが十分にかかるようになる。接合部６１の幅Ｗ１とワイヤ５０の径Ｗ２とを、それらの比Ｗ２／Ｗ１［－］が０．１５以下になるように設定することで、ＶＣＯ電圧波形に基づく接合状態が「正常」で且つ接合強度が高い、接合部６１とワイヤ５０との接合構造を得ることが可能になる。これにより、樹脂ケース２０の隔壁２２に設けられる端子６０の接合部６１とワイヤ５０との接合構造について、品質、信頼性に優れる半導体装置１が実現される。
また、表１で評価した幅Ｗ１及び径Ｗ２の組み合わせで超音波接合を行った接合部６１とワイヤ５０との接合構造のそれぞれについて、接合部６１に対するワイヤ５０の接合面積Ａと荷重Ｌとの関係を評価した。評価の結果を、ＶＣＯ電圧波形に基づく接合状態の評価結果、及び幅Ｗ１に対する径Ｗ２の比Ｗ２／Ｗ１［－］と共に、表３に示す。
Figure 2023004213000004
径Ｗ２が１５０μｍのワイヤ５０を用いた場合の荷重Ｌは１７０ｇ、径Ｗ２が３００μｍのワイヤ５０を用いた場合の荷重Ｌは７００ｇ、径Ｗ２が４００μｍのワイヤ５０を用いた場合の荷重Ｌは１１００ｇとした。所定の径Ｗ２のワイヤ５０を、このような荷重Ｌの条件で超音波接合により接合した際の、接合部６１上でのワイヤ５０の接合面積Ａを測定した。
表３より、荷重Ｌに対する接合面積Ａの比Ａ／Ｌ［ｍｍ２／ｇ］は、ＶＣＯ電圧波形に基づく接合部６１とワイヤ５０との接合状態が「正常」と認められる幅Ｗ１及び径Ｗ２の組み合わせの接合構造（Ｗ２／Ｗ１＝０．０５０，Ｗ２／Ｗ１＝０．１００，Ｗ２／Ｗ１＝０．１３３，Ｗ２／Ｗ１＝０．１５０）では、０．０００２５ｍｍ２／ｇを上回る値を示した。ＶＣＯ電圧波形に基づく接合部６１とワイヤ５０との接合状態が「不良」と認められる幅Ｗ１及び径Ｗ２の組み合わせの接合構造（Ｗ２／Ｗ１＝０．２００，Ｗ２／Ｗ１＝０．３００，Ｗ２／Ｗ１＝０．４００）では、比Ａ／Ｌが０．０００２５ｍｍ２／ｇを下回る値を示した。
表３の結果から、下方にギャップ９０が存在するテラス部２２ｂに配置される接合部６１と、それに超音波接合により接合されるワイヤ５０とを、超音波接合時の荷重Ｌに対する接合面積Ａの比Ａ／Ｌが０．０００２５ｍｍ２／ｇ以上になるような組み合わせとしてもよい。即ち、接合部６１及びワイヤ５０について、それらの超音波接合時の比Ａ／Ｌが０．０００２５ｍｍ２／ｇ以上になるような幅Ｗ１及び径Ｗ２の組み合わせを選択してもよい。これにより、ＶＣＯ電圧波形に基づく接合状態が「正常」で且つ接合強度が高い、接合部６１とワイヤ５０との接合構造を得ることが可能になり、樹脂ケース２０の隔壁２２に設けられる端子６０の接合部６１とワイヤ５０との接合構造について、品質、信頼性に優れる半導体装置１が実現される。
接合部６１の幅Ｗ１に対するワイヤ５０の径Ｗ２の比Ｗ２／Ｗ１［－］が０．１５以下になるように設定された半導体装置１について、熱サイクル試験を行った。一例として、接合部６１の幅Ｗ１を３ｍｍ、ワイヤ５０の径Ｗ２を３００μｍとした半導体装置１について、熱サイクル試験を行った。また、比較のため、比Ｗ２／Ｗ１［－］が０．１５以下になるようには設定されていない半導体装置１についても同様に、熱サイクル試験を行った。比較の一例として、接合部６１の幅Ｗ１を１ｍｍ、ワイヤ５０の径Ｗ２を３００μｍとした半導体装置１について、熱サイクル試験を行った。熱サイクル試験は、液相冷熱試験装置を用い、－４０℃～１２５℃の範囲で温度を変化させる処理を１サイクルとし、接合部６１とワイヤ５０との接合がオープン不良となるサイクル数を測定した。
熱サイクル試験の結果、接合部６１の幅Ｗ１を１ｍｍ、ワイヤ５０の径Ｗ２を３００μｍとした、比Ｗ２／Ｗ１［－］が０．１５以下ではない比較例の半導体装置１では、１０００サイクルで接合部６１とワイヤ５０との間のオープン不良が認められた。これに対し、接合部６１の幅Ｗ１を３ｍｍ、ワイヤ５０の径Ｗ２を３００μｍとした、比Ｗ２／Ｗ１［－］が０．１５以下である半導体装置１では、２０００サイクルでも接合部６１とワイヤ５０との間のオープン不良が認められなかった。
接合部６１の幅Ｗ１に対するワイヤ５０の径Ｗ２の比Ｗ２／Ｗ１［－］が０．１５以下に設定されることで、接合部６１とワイヤ５０との接合強度が高められ、品質、信頼性に優れる半導体装置１が実現される。
半導体装置１において、樹脂ケース２０の方向Ｄ１に延伸する隔壁２２及び外周壁２１の一辺のテラス部２２ｂに配置される端子６０の接合部６１が複数になる場合、それらの接合部６１には、方向Ｄ１の幅Ｗ１が同じものが含まれてもよいし、異なるものが含まれてもよい。
例えば、テラス部２２ｂに、同じ幅Ｗ１の複数の接合部６１が配置される場合には、それらの幅Ｗ１を、予め接合に用いることが決定しているワイヤ５０の径Ｗ２に対し、Ｗ２／Ｗ１［－］が０．１５以下になるような条件を満たす幅Ｗ１に設定する。或いは、同じ幅Ｗ１の複数の接合部６１の、予め決定している幅Ｗ１に対し、Ｗ２／Ｗ１［－］が０．１５以下になるような条件を満たす径Ｗ２のワイヤ５０を、接合に用いるワイヤ５０として設定する。
テラス部２２ｂに、異なる幅Ｗ１の複数の接合部６１が配置される場合についても、接合部６１の幅Ｗ１及びワイヤ５０の径Ｗ２が、Ｗ２／Ｗ１［－］が０．１５以下になるような条件を満たすように設定される。
図７は第１の実施の形態に係る端子の接合部とワイヤとの接合構造の例について説明する図である。図７（Ａ）及び図７（Ｂ）にはそれぞれ、端子の接合部及びそこに接合されるワイヤの平面図を模式的に示している。
例えば、図７（Ａ）に示すように、テラス部２２ｂに配置される、方向Ｄ１に互いに異なる幅Ｗ１ａ及び幅Ｗ１ｂ（＞Ｗ１ａ）を持った接合部６１に対しては、比較的小さい幅Ｗ１ａの接合部６１について、Ｗ２ａ／Ｗ１ａ［－］が０．１５以下になるような条件を満たす径Ｗ２ａを持ったワイヤ５０が用いられ、接合が行われる。このような径Ｗ２ａのワイヤ５０が用いられることで、テラス部２２ｂの比較的小さい幅Ｗ１ａの接合部６１について、その幅Ｗ１ａに対する径Ｗ２ａの比Ｗ２ａ／Ｗ１ａ［－］が０．１５以下になると共に、テラス部２２ｂの比較的大きい幅Ｗ１ｂの接合部６１についても、その幅Ｗ１ｂに対する径Ｗ２ａの比Ｗ２ａ／Ｗ１ｂ［－］が０．１５以下になる。これにより、テラス部２２ｂの、互いに異なる幅Ｗ１ａ及び幅Ｗ１ｂを持った接合部６１と、ワイヤ５０とを、いずれも高い接合強度で接合することができる。
また、図７（Ｂ）に示すように、テラス部２２ｂに配置される、方向Ｄ１に互いに異なる幅Ｗ１ａ及び幅Ｗ１ｂ（＞Ｗ１ａ）を持った接合部６１に対しては、各々について所定の条件を満たすワイヤ５０が用いられ、接合が行われてもよい。即ち、テラス部２２ｂの比較的小さい幅Ｗ１ａの接合部６１に対しては、Ｗ２ａ／Ｗ１ａ［－］が０．１５以下になるような条件を満たす径Ｗ２ａを持ったワイヤ５０が用いられ、接合が行われる。テラス部２２ｂの比較的大きい幅Ｗ１ｂの接合部６１に対しては、Ｗ２ｂ／Ｗ１ｂ［－］が０．１５以下になるような条件を満たす径Ｗ２ｂ（＞Ｗ２ａ）を持ったワイヤ５０が用いられ、接合が行われる。このように、テラス部２２ｂに配置される接合部６１の幅Ｗ１ａ及び幅Ｗ１ｂに応じて、用いるワイヤ５０の径Ｗ２ａ及び径Ｗ２ｂをそれぞれ設定してもよい。これにより、テラス部２２ｂの、互いに異なる幅Ｗ１ａ及び幅Ｗ１ｂを持った接合部６１と、ワイヤ５０とを、いずれも高い接合強度で接合することができる。
［第２の実施の形態］
図８は第２の実施の形態に係る半導体装置の一例について説明する図である。図８（Ａ）及び図８（Ｂ）にはそれぞれ、半導体装置のワイヤボンディング部の一例の要部断面図を模式的に示している。
図８（Ａ）に示す半導体装置１ａは、電子部品３０の一部が、樹脂ケース２０の隔壁２２のテラス部２２ｂとベース板１０の主面１０ａとの間のギャップ９０内に位置しない構成を有する点で、上記第１の実施の形態で述べた半導体装置１と相違する。
このような構成を有する半導体装置１ａによっても、上記第１の実施の形態で述べた例に従い、テラス部２２ｂに配置される端子６０の接合部６１の方向Ｄ１における幅（図６の幅Ｗ１）に対するワイヤ５０の径（図６の径Ｗ２）の比が０．１５以下になるように設定することで、接合部６１とワイヤ５０との接合強度が高められる。
半導体装置１ａでは、電子部品３０が、テラス部２２ｂとベース板１０の主面１０ａとのギャップ９０の外側に配置されることで、ワイヤ５０の接合後に供給される封止材４０がギャップ９０に十分に入り込むようになる。このほか、ギャップ９０に入り込んだ封止材４０の内部に発生する気泡が、電子部品３０に邪魔されずに脱気され易くなる。更に、電子部品３０を封止する封止材４０に十分なサイズのフィレットが形成され、電子部品３０の接合強度が高められる。
また、図８（Ｂ）に示す半導体装置１ｂは、樹脂ケース２０の隔壁２２に、ベース板１０の主面１０ａとの間にギャップが形成されないテラス部２２ｆが設けられた構成を有する点で、上記第１の実施の形態で述べた半導体装置１と相違する。
このような構成を有する半導体装置１ｂによっても、上記第１の実施の形態で述べた例に従い、テラス部２２ｆに配置される端子６０の接合部６１の方向Ｄ１における幅（図６の幅Ｗ１）に対するワイヤ５０の径（図６の径Ｗ２）の比が０．１５以下になるように設定することで、接合部６１とワイヤ５０との接合強度が高められる。
半導体装置１ｂでは、接合部６１が配置されるテラス部２２ｆの直下にギャップが存在しないため、ワイヤ５０の超音波接合時にそのパワーが接合部６１に十分にかからないといった状況が抑えられ、パワーを接合部６１に対してより効率的に伝達することが可能になる。これにより、例えば、超音波接合時の荷重を低減し、接合部６１やそれが配置されるテラス部２２ｆへの衝撃を低減することが可能になる。
尚、ここでは、樹脂ケース２０の隔壁２２を例にしたが、端子６０が設けられる、隔壁２２と平行な外周壁２１の一辺についても同様に、図８（Ａ）及び図８（Ｂ）に示したような構成を採用することができる。
［第３の実施の形態］
図９は第３の実施の形態に係る半導体装置の一例について説明する図である。図９には半導体装置のワイヤボンディング部の一例の要部断面図を模式的に示している。
図９に示す半導体装置１ｃは、樹脂ケース２０の隔壁２２に設けられる端子６０の中間部６２が、隔壁２２の外部に配置された構成を有する点で、上記第１の実施の形態で述べた半導体装置１と相違する。
このような構成を有する半導体装置１ｃによっても、上記第１の実施の形態で述べた例に従い、テラス部２２ｂに配置される端子６０の接合部６１の方向Ｄ１における幅（図６の幅Ｗ１）に対するワイヤ５０の径（図６の径Ｗ２）の比が０．１５以下になるように設定することで、接合部６１とワイヤ５０との接合強度が高められる。
半導体装置１ｃでは、ワイヤ５０が接合される接合部６１、接合部６１に接続される中間部６２、及び中間部６２に接続される端部６３を有する端子６０が、隔壁２２のテラス部２２ｂが張り出す側の側壁の表面に固定され、その側壁の表面に端子６０の接合部６１及び中間部６２が固定される。例えば、端子６０に、隔壁２２の側壁に係止される係止部を設け、当該係止部を隔壁の側壁に係止させることで、端子６０の接合部６１及び中間部６２を隔壁２２に固定する。或いは、隔壁２２の側壁に、端子６０が係止される係止部を設け、当該係止部に端子６０を係止させることで、端子６０の接合部６１及び中間部６２を隔壁２２に固定する。或いは、隔壁２２の側壁に、端子６０が嵌合される嵌合部を設け、当該嵌合部に端子６０を嵌合することで、端子６０の接合部６１及び中間部６２を隔壁２２に固定する。このほか、隔壁２２の側壁に接着剤を介して端子６０の接合部６１及び中間部６２を固定してもよいし、隔壁２２の側壁にねじ止めして端子６０の接合部６１及び中間部６２を固定してもよい。
尚、ここでは、樹脂ケース２０の隔壁２２を例にしたが、端子６０が設けられる、隔壁２２と平行な外周壁２１の一辺についても同様に、図９に示したような構成を採用することができる。
半導体装置１ｃでは、隔壁２２及び外周壁２１を有する樹脂ケース２０を、端子６０の中間部６２が隔壁２２及び外周壁２１の内部に埋設されるようにインサート成形することが不要になるため、樹脂ケース２０の形成を簡略化、低コスト化することが可能になる。
１，１ａ，１ｂ，１ｃ 半導体装置
１０ ベース板
１０ａ，１０ｂ 主面
２０ 樹脂ケース
２１ 外周壁
２２ 隔壁
２２ａ 下端
２２ｂ，２２ｆ テラス部
２２ｂａ 上面
２２ｃ，２２ｄ 面
２２ｅ 上端
３０ 電子部品
３１ 絶縁回路基板
３１ａ 絶縁基板
３１ｂ Ｃｕ層
３２，３２ｘ，３２ｙ 半導体素子
３２ａ，３２ｂ 負荷電極
３２ｃ 制御電極
３２ｄ ＩＧＢＴ
３２ｅ ＦＷＤ
４０ 封止材
５０ ワイヤ
６０ 端子
６１ 接合部
６２ 中間部
６３ 端部
７０ 接着剤
８１，８２ 端子
８３ 出力端子
９０，９１ ギャップ
１００ 負荷
Ｄ１，Ｄ２ 方向
Ｗ１，Ｗ１ａ，Ｗ１ｂ 幅
Ｗ２，Ｗ２ａ，Ｗ２ｂ 径

Claims (9)

  1. 主面を有するベース板と、
    内部空間を囲う外周壁と、前記内部空間を第１方向に延伸して複数の区画に分割する隔壁とを有し、前記隔壁は、下端が接着剤を介して前記主面に固定され、且つ、前記隔壁の側壁には前記下端よりも前記主面から離れた位置に前記主面と平行で且つ前記第１方向と直交する第２方向に向かって前記下端よりも前記内部空間側に張り出したテラス部を有する樹脂ケースと、
    前記隔壁の前記テラス部に配置された接合部を有する端子と、
    前記端子の前記接合部と接合されたワイヤと、
    を備え、
    前記端子の前記接合部の前記第１方向の幅に対する前記ワイヤの径の比が、０．１５以下である、半導体装置。
  2. 前記端子は、
    前記接合部と接続され、前記隔壁に固定された中間部と、
    前記中間部と接続され、前記隔壁の上端から突出した端部と、
    を有する、請求項１に記載の半導体装置。
  3. 前記隔壁は、前記下端の前記第２方向の両側に、前記ベース板の前記主面とギャップを介して対向する面を有する、請求項１又は２に記載の半導体装置。
  4. 前記テラス部の、前記ベース板の前記主面と対向する面は、前記下端側に向かうにつれて前記主面側に近付くテーパ形状を有する、請求項１乃至３の内いずれか一項に記載の半導体装置。
  5. 前記ベース板の前記主面の、前記テラス部が延びる前記区画に配置された電子部品を備え、前記電子部品と前記端子の前記接合部とが前記ワイヤで接続される、請求項１乃至４の内いずれか一項に記載の半導体装置。
  6. 前記電子部品の一部が、前記テラス部と前記ベース板の前記主面との間のギャップ内に位置する、請求項５に記載の半導体装置。
  7. 前記樹脂ケース内に配置され、前記テラス部、前記端子の前記接合部及び前記ワイヤを封止する封止材を備える、請求項１乃至６の内いずれか一項に記載の半導体装置。
  8. 内部空間を囲う外周壁と、前記内部空間を第１方向に延伸して複数の区画に分割する隔壁とを有し、前記隔壁に端子の接合部が設けられた樹脂ケースを準備する工程と、
    準備された前記樹脂ケースを、主面を有するベース板の、前記主面に配置する工程と、
    配置された前記樹脂ケースの前記隔壁に設けられた前記端子の前記接合部にワイヤを接合する工程と、
    を含み、
    前記ベース板の前記主面に配置される前記樹脂ケースの前記隔壁は、下端が接着剤を介して前記主面に固定され、且つ、前記隔壁の側壁には前記下端よりも前記主面から離れた位置に前記主面と平行で且つ前記第１方向と直交する第２方向に向かって前記下端よりも前記内部空間側に張り出したテラス部を有し、
    前記ワイヤが接合される前記端子の前記接合部は、前記隔壁の前記テラス部に配置され、
    前記端子の前記接合部の前記第１方向の幅に対する前記ワイヤの径の比が、０．１５以下である、半導体装置の製造方法。
  9. 前記端子の前記接合部に前記ワイヤが接合される際の荷重に対する、前記ワイヤの前記接合部との接合面積の比が、０．０００２５ｍｍ２／ｇ以上である、請求項８に記載の半導体装置の製造方法。
JP2021105765A 2021-06-25 2021-06-25 半導体装置及び半導体装置の製造方法 Pending JP2023004213A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021105765A JP2023004213A (ja) 2021-06-25 2021-06-25 半導体装置及び半導体装置の製造方法
US17/825,520 US20220415749A1 (en) 2021-06-25 2022-05-26 Semiconductor device and manufacturing method therefor
CN202210607773.0A CN115527973A (zh) 2021-06-25 2022-05-31 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021105765A JP2023004213A (ja) 2021-06-25 2021-06-25 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023004213A true JP2023004213A (ja) 2023-01-17

Family

ID=84542564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021105765A Pending JP2023004213A (ja) 2021-06-25 2021-06-25 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20220415749A1 (ja)
JP (1) JP2023004213A (ja)
CN (1) CN115527973A (ja)

Also Published As

Publication number Publication date
CN115527973A (zh) 2022-12-27
US20220415749A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
JP3168901B2 (ja) パワー半導体モジュール
US9673118B2 (en) Power module and method of manufacturing power module
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
JP6288254B2 (ja) 半導体モジュールおよびその製造方法
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
JP6333693B2 (ja) 半導体装置
KR20130133052A (ko) 반도체 장치 및 그 제조 방법
JP2021015857A (ja) 半導体装置及び電子装置
US11658089B2 (en) Semiconductor device
JP2014082274A (ja) 半導体装置
WO2020100538A1 (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
WO2013153920A1 (ja) 半導体デバイス
US20170372977A1 (en) Semiconductor device and a method of manufacturing the same
WO2020071102A1 (ja) 半導体装置、半導体モジュールおよび車両
CN108496249B (zh) 半导体装置
JP2013038105A (ja) 半導体装置及びその製造方法
JP2023004213A (ja) 半導体装置及び半導体装置の製造方法
WO2017112863A1 (en) Metal slugs for double-sided cooling of power module
US20220384321A1 (en) Semiconductor module and method for fabricating the same
US20230326830A1 (en) Semiconductor package module including vertical terminals
US20230142607A1 (en) Semiconductor module, semiconductor device, and semiconductor device manufacturing method
WO2023074344A1 (ja) 電力変換装置
US20240120249A1 (en) Semiconductor module
WO2020195140A1 (ja) パワー半導体装置
US20230260932A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240514