JP2013251489A - モールドパッケージの製造方法 - Google Patents
モールドパッケージの製造方法 Download PDFInfo
- Publication number
- JP2013251489A JP2013251489A JP2012127044A JP2012127044A JP2013251489A JP 2013251489 A JP2013251489 A JP 2013251489A JP 2012127044 A JP2012127044 A JP 2012127044A JP 2012127044 A JP2012127044 A JP 2012127044A JP 2013251489 A JP2013251489 A JP 2013251489A
- Authority
- JP
- Japan
- Prior art keywords
- island
- mold
- electronic component
- resin
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】一面11aの中央部を頂部11cとする凸型板状をなすアイランド11を用意し、金型100として、キャビティ103の内面のうちアイランド11の一面11aの中央部に対向する部位に、ゲート104が設けられているものを用い、キャビティ103の内面のうちのゲート104とは反対側の面に対して、アイランド11の他面11bのうちの周辺部が接触し且つ中央部は離れた状態となるように、アイランド11をキャビティ103内に設置し、電子部品20の直上からモールド樹脂30を注入することによって、アイランド11の一面11aの中央部を押圧しながら封止を行う。
【選択図】図2
Description
電子部品、および、アイランドとして当該一面の中央部を頂部(11c)とし周辺部が低くなるように当該一面側に凸となった凸型板状をなすものを、用意する部品用意工程と、アイランドの一面の中央部上に電子部品を搭載する搭載工程と、
続いて、モールド樹脂の成形用の金型(100)として、当該金型のキャビティ(103)の内面のうちアイランドの一面の中央部に対向する部位に、当該アイランドの一面に向かう方向にモールド樹脂を注入するゲート(104)が設けられているものを用い、キャビティの内面のうちのゲートとは反対側の面に対して、アイランドの他面のうちの周辺部が接触し且つ中央部は離れた状態となるように、アイランドをキャビティ内に設置し、ゲートを介して電子部品の直上からモールド樹脂を注入することによって、モールド樹脂によりアイランドの一面の中央部を押圧しながら、モールド樹脂による封止を行うモールド工程と、を備えることを特徴とする。
アイランドは、当該一面の中央部を頂部(11c)とし周辺部が低くなるように当該一面側に凸となった凸型板状をなしており、モールド樹脂の内部にて電子部品の上面の周辺部には、当該上面の中央部よりも突出する環状の凸部(22、23)が設けられていることを特徴とするモールドパッケージが提供される。
本発明の第1実施形態にかかるモールドパッケージS1の構成について、図1、図3、図4を参照して述べる。ここで、図1では、本モールドパッケージS1を、外部の部材であるプリント基板P1に実装した状態を示している。
本発明の第2実施形態にかかるモールドパッケージの製造方法の第1の例について、図6、図7を参照して述べる。本実施形態は、上記第1実施形態の製造方法に比べて、電子部品20の構成を変形したことが相違するものであり、ここでは、その相違点を中心に述べることとする。
本発明の第3実施形態にかかるモールドパッケージの製造方法について、図12を参照して述べる。本実施形態は、上記第1実施形態の製造方法とは相違するアイランド11の凸型板形状のバリエーションを提供するものであり、ここでは、その相違点を中心に述べることとする。
本発明の第4実施形態にかかるモールドパッケージの製造方法について、図13を参照して述べる。本実施形態の製造方法は、上記第3実施形態におけるアイランド11の凸型板形状のバリエーションを提供するものであり、ここでは、その相違点を中心に述べることとする。
なお、電子部品20は、アイランド11の一面11aの中央部上に搭載されたものであればよく、複数個のものであってもよい。この場合、複数個の電子部品20の集合体が、アイランド11の一面11aの中央部上に搭載されたものとすればよい。
11a アイランドの一面
11b アイランドの他面
11c 頂部
11d、11e 曲げ部
11f、11g 溝
20 電子部品
30 モールド樹脂
100 金型
103 キャビティ
104 ゲート
Claims (6)
- 一面(11a)と他面(11b)とが表裏の板面の関係にある金属製板状のアイランド(11)と、
前記アイランドの一面の中央部上に搭載された電子部品(20)と、
前記アイランドの一面および前記電子部品を封止するモールド樹脂(30)と、を備え、
前記アイランドの他面が前記モールド樹脂より露出しているモールドパッケージの製造方法であって、
前記電子部品、および、前記アイランドとして当該一面の中央部を頂部(11c)とし周辺部が低くなるように当該一面側に凸となった凸型板状をなすものを、用意する部品用意工程と、
前記アイランドの一面の中央部上に前記電子部品を搭載する搭載工程と、
続いて、前記モールド樹脂の成形用の金型(100)として、当該金型のキャビティ(103)の内面のうち前記アイランドの一面の中央部に対向する部位に、当該アイランドの一面に向かう方向に前記モールド樹脂を注入するゲート(104)が設けられているものを用い、
前記キャビティの内面のうちの前記ゲートとは反対側の面に対して、前記アイランドの他面のうちの周辺部が接触し且つ中央部は離れた状態となるように、前記アイランドを前記キャビティ内に設置し、
前記ゲートを介して前記電子部品の直上から前記モールド樹脂を注入することによって、前記モールド樹脂により前記アイランドの一面の中央部を押圧しながら、前記モールド樹脂による封止を行うモールド工程と、
を備えることを特徴とするモールドパッケージの製造方法。 - 前記部品用意工程では、前記凸型板状のアイランドとして、曲げ部(11d、11e)によって当該アイランドの一面の中央部が凸とされたものであって、当該曲げ部において溝(11f、11g)が形成されたものを用意し、
前記モールド工程では、前記モールド樹脂による前記アイランドの押圧により、前記溝を介して、前記アイランドを平坦な板形状に近づけるように前記曲げ部を変形させることを特徴とする請求項1に記載のモールドパッケージの製造方法。 - 前記用意工程では、前記電子部品として、前記モールド工程において前記電子部品の直上から注入される前記モールド樹脂が前記電子部品の直上から前記電子部品の外周へはみ出すのを抑制する樹脂止め部(22、23、24)が、前記電子部品の上面の周辺部に設けられたものを用意することを特徴とする請求項1または2に記載のモールドパッケージの製造方法。
- 前記樹脂止め部は、前記電子部品の上面自体の中央部を凹部(21)とすることにより周辺部に形成された凸部(22)であることを特徴とする請求項3に記載のモールドパッケージの製造方法。
- 前記樹脂止め部は、前記電子部品とは別部材であって前記電子部品の上面の周辺部に突出して設けられた壁部材(23、24)であることを特徴とする請求項3に記載のモールドパッケージの製造方法。
- 一面(11a)と他面(11b)とが表裏の板面の関係にある金属製板状のアイランド(11)と、
前記アイランドの一面の中央部上に搭載された電子部品(20)と、
前記アイランドの一面および前記電子部品を封止するモールド樹脂(30)と、を備え、
前記アイランドの他面が前記モールド樹脂より露出しており、
前記アイランドは、当該一面の中央部を頂部(11c)とし周辺部が低くなるように当該一面側に凸となった凸型板状をなしており、
前記モールド樹脂の内部にて前記電子部品の上面の周辺部には、当該上面の中央部よりも突出する環状の凸部(22、23)が設けられていることを特徴とするモールドパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127044A JP5857883B2 (ja) | 2012-06-04 | 2012-06-04 | モールドパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012127044A JP5857883B2 (ja) | 2012-06-04 | 2012-06-04 | モールドパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251489A true JP2013251489A (ja) | 2013-12-12 |
JP5857883B2 JP5857883B2 (ja) | 2016-02-10 |
Family
ID=49849869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012127044A Expired - Fee Related JP5857883B2 (ja) | 2012-06-04 | 2012-06-04 | モールドパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5857883B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016134511A (ja) * | 2015-01-20 | 2016-07-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003170465A (ja) * | 2001-12-04 | 2003-06-17 | Matsushita Electric Ind Co Ltd | 半導体パッケージの製造方法およびそのための封止金型 |
JP2004235217A (ja) * | 2003-01-28 | 2004-08-19 | Renesas Technology Corp | 半導体装置及び電子装置の製造方法 |
-
2012
- 2012-06-04 JP JP2012127044A patent/JP5857883B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003170465A (ja) * | 2001-12-04 | 2003-06-17 | Matsushita Electric Ind Co Ltd | 半導体パッケージの製造方法およびそのための封止金型 |
JP2004235217A (ja) * | 2003-01-28 | 2004-08-19 | Renesas Technology Corp | 半導体装置及び電子装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016134511A (ja) * | 2015-01-20 | 2016-07-25 | 株式会社デンソー | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5857883B2 (ja) | 2016-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108987367B (zh) | 在每个引线上具有焊料可附着的侧壁的qfn预模制的引线框 | |
EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
KR102126009B1 (ko) | 인쇄 형태의 단자 패드를 갖는 리드 캐리어 | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
US20160148877A1 (en) | Qfn package with improved contact pins | |
JP2006516812A (ja) | 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法 | |
JPH113953A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20170005030A1 (en) | Flat No-Leads Package With Improved Contact Pins | |
US8525305B1 (en) | Lead carrier with print-formed package components | |
JP4767277B2 (ja) | リードフレームおよび樹脂封止型半導体装置 | |
WO2015015850A1 (ja) | モジュールおよびその製造方法 | |
JP5857883B2 (ja) | モールドパッケージの製造方法 | |
CN108538728B (zh) | 制造半导体器件的方法 | |
JP4400492B2 (ja) | 電子装置 | |
JP2018195720A (ja) | 半導体装置の製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP2007311518A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005209805A (ja) | 半導体装置およびその製造方法 | |
JP2011192817A (ja) | 面実装半導体装置及び面実装半導体装置の製造方法 | |
US8080448B1 (en) | Semiconductor device with nested rows of contacts | |
JP2010153521A (ja) | 半導体素子の樹脂封止方法 | |
JP2017038051A (ja) | 半導体パッケージ及びその製造方法 | |
JP2011222602A (ja) | 半導体発光装置用パッケージ及び半導体発光装置並びに半導体発光装置用パッケージの製造方法 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
KR100357876B1 (ko) | 반도체패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5857883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |