JP2018195720A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018195720A
JP2018195720A JP2017098654A JP2017098654A JP2018195720A JP 2018195720 A JP2018195720 A JP 2018195720A JP 2017098654 A JP2017098654 A JP 2017098654A JP 2017098654 A JP2017098654 A JP 2017098654A JP 2018195720 A JP2018195720 A JP 2018195720A
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor device
cutting
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017098654A
Other languages
English (en)
Other versions
JP6856199B2 (ja
Inventor
緒方 敏洋
Toshihiro Ogata
敏洋 緒方
敏史 寺崎
Satoshi Terasaki
敏史 寺崎
芳雄 藤井
Yoshio Fujii
芳雄 藤井
康平 白倉
Kohei Shirokura
康平 白倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2017098654A priority Critical patent/JP6856199B2/ja
Publication of JP2018195720A publication Critical patent/JP2018195720A/ja
Application granted granted Critical
Publication of JP6856199B2 publication Critical patent/JP6856199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リード連結部の切断時に樹脂部の欠けを発生させない半導体装置の製造方法を提供する。
【解決手段】リード表面とリード間に充填される封止樹脂5表面との間に段差が生じている半導体装置を個片化する際、段差に密着する凹凸を備えたワーク受けダイ9でリード2を隙間なく挟持し、段差のない裏面側から切断パンチ11を用いてリード連結部7を切断する。
【選択図】図1

Description

本発明は半導体装置の製造方法、特に樹脂封止体の底面等から端子が露出する半導体装置の製造方法に関する。
近年、携帯電話、スマートフォン、タブレット等の通信機器等の小型化だけでなく、センサ搭載数の増加等で車載電子機器の小型化も進んでいる。特に車載電子機器では、高い実装信頼性を維持しながら、所定空間に搭載できる部品を作る必要があり、ショートリードを具備した半導体装置が使用される。
図8及び図9に、従来の半導体装置の一例を示す。図において、1はダイパッド、2はリード、3は半導体素子、4は半導体素子3とリード2を接続するボンディングワイヤ、5は封止樹脂である。この種の半導体装置では、リード2の一部が封止樹脂5の側面から水平方向に突出、露出し、リード2間には封止樹脂が充填された樹脂部5aを備えている。
この種の半導体装置を製造する場合、まず、半導体素子3をリードフレームのダイパッド1上に搭載し、リード2と半導体素子3の電極をボンディングワイヤ4で接続する。その後図示しない、樹脂封止のための上金型と下金型とでリードフレームを挟持し、金型内部に形成されるキャビティ内にボンディングワイヤ4で接続された半導体素子3を配置し、キャビティ内に封止樹脂を注入し、圧縮成形することにより樹脂封止を行い、樹脂封止体を形成する。
ところで、一般的に樹脂封止時には、上金型の表面に離型用シートを配置することで上金型の表面に封止樹脂が付着することを防いでいる。この離型用シートは、上金型とリード2とに挟持される際、リード2間にわずかに入り込む。その結果、樹脂封止体のリード2表面とリード2間の樹脂部5a表面との間に段差dが形成される(図9)。
その後、半導体装置予定領域間のリード連結部7を切断することで、図8及び図9に示す個々の半導体装置が製造される。
ここで樹脂封止の際、上述したように離型用シートが用いられることから、図9に示すようにリード2表面とリード2間の樹脂部5a表面との間に段差dが形成される。この段差dは、リード連結部7を切断する際、平面形状の金型で挟持したときに、挟持部に隙間を生じさせ、密着した挟持ができない。そのため、樹脂部5aの表面に欠け6を発生させてしまう(例えば、特許文献1)。
特開平06−151681号公報
従来の半導体装置の製造方法では、図9に示すように、樹脂部5aの表面に欠け6が生じるという問題があった。樹脂部5aの表面の欠け6は、半導体装置の外観不良や実装時の樹脂片の脱落となり、歩留まりを低下させ、製造コストの上昇を招いてしまう。
本発明は上記問題点に鑑みてなされたものであり、その目的は、リード連結部の切断時に、樹脂部の欠けを発生させない半導体装置の製造方法を提供することにある。
前記目的を達成するために、本願請求項1に係る発明は、半導体素子搭載領域とリードがリード連結部により複数連結されたリードフレームを用意し、前記半導体素子搭載領域にそれぞれ半導体素子を搭載すると共に、各半導体素子を前記リードに接続する半導体素子搭載工程と、前記半導体素子と前記リードを封止樹脂で封止し、前記リードの一部を露出させた樹脂封止体を形成する樹脂封止工程と、前記リード連結部を切断して個々の半導体装置に個片化する切断工程と、を含み、前記樹脂封止工程は、前記露出するリード及び前記リード連結部のリード間に前記封止樹脂を充填し、少なくとも一方の面の前記リード間の封止樹脂表面が、前記一方の面の前記リード表面より低くなるように段差が形成される工程であることと、前記切断工程は、前記段差が形成された前記封止樹脂表面と前記リード表面とを隙間なく挟持し、該隙間なく挟持された前記一方の面の裏面側から、該裏面側の前記封止樹脂表面と前記リード表面に同時に接触する切断パンチを用いて切断する工程であることを特徴とする。
本願請求項2に係る発明は、請求項1記載の半導体装置の製造方法において、前記切断工程は、前記段差を有する前記封止樹脂表面と前記リード表面とを隙間なく挟持する凹凸形状を表面に備えた金型により挟持する工程であることを特徴とする。
本願請求項3に係る発明は、請求項1又は2いずれか記載の半導体装置の製造方法において、前記切断工程は、前記切断パンチが接触する部分の前記裏面側の前記封止樹脂表面及び前記リード表面の一部を除去し、前記切断パンチの先端が、前記裏面側の前記封止樹脂表面及び前記リード表面に同時に接触する工程であることを特徴とする。
本発明の半導体装置の製造方法によれば、リード連結部の切断時に、リード間の樹脂部に欠けが発生することがないので、半導体装置の外観不良や実装時の樹脂片の脱落をなくし、製造コストの低減を図ることが可能となる。
本発明の第1の実施例に係る半導体装置の製造方法におけるリード連結部の切断方法の説明図である。 本発明の第1の実施例に係る半導体装置の製造方法におけるリード連結部の切断方法の説明図である。 本発明の第1の実施例に係る半導体装置の製造方法により形成した半導体装置の断面図である。 本発明の第1の実施例に係る半導体装置の製造方法により形成した半導体装置の斜視図である。 本発明の第2の実施例に係る半導体装置の製造方法におけるリード連結部の切断方法の説明図である。 本発明の第2の実施例に係る半導体装置の製造方法により形成した半導体装置の断面図である。 本発明の第2の実施例に係る半導体装置の製造方法により形成した半導体装置の斜視図である。 従来の半導体装置の構成を示す断面図である。 従来の半導体装置の斜視図である。
本発明の製造方法は、半導体素子搭載領域とリードがリード連結部により複数連結されたリードフレームを用いて、半導体素子搭載領域の所定の位置にそれぞれ半導体素子を搭載すると共に、半導体素子とリードとを電気的に接続して樹脂封止する。このとき、樹脂封止用の上金型の表面に離型用シートを用いて樹脂封止すると、リード表面とリード間の樹脂部表面との間に段差が生じる。そこで、この段差を隙間なく挟持し、その裏面側から段差のない樹脂部とリードとを切断パンチを用いて切断する。以下、本発明の実施例について詳細に説明する。
図1及び図2は、本発明の実施例1の半導体装置の製造方法におけるリード連結部の切断方法の説明図を示す。また、図3及び図4は、本発明の第1の実施例の半導体装置の製造方法により形成した半導体装置を示す。各図において、1はダイパッド、2はリード、3は半導体素子、4はボンディングワイヤ、5は封止樹脂、7は切断パンチ11により切断されるリード連結部、8は端子、9はワーク受けダイ、9aはワーク受けダイ9の凸部、10はリード押え、11は切断パンチ、11aは切断パンチ11先端の切断刃、5aは封止樹脂5の一部であり、端子8の一部を構成する樹脂部、dは端子8のリード2表面とリード2間の樹脂部5a表面との段差、Dはワーク受けダイ9の凸部9aの段差である。
本実施例の半導体装置の製造方法では、半導体素子3をダイボンドするダイパッド1(半導体素子搭載領域に相当)とその周囲に配置したリード2との組が、複数リード連結部7によって連結されたリードフレームを用いる。
まず、リードフレームのダイパッド1に半導体素子3をダイボンドし、この半導体素子3の表面の電極パッドとリード2とを導電性のボンディングワイヤ4で接続する。
次に、樹脂封止用の金型を用意する。樹脂封止用の金型は上金型と下金型からなり、この上金型と下金型との間に形成されたキャビティ内に封止樹脂を注入する。一般的に、上金型の表面に離型用シートを配置して、半導体素子3をダイボンドし、必要な接続を形成したリードフレームを挟持する。そして、キャビティ内へ封止樹脂を注入することにより、ダイパッド1、リード2の一部、半導体素子3、ボンディングワイヤ4を封止した樹脂封止体を形成する。
また端子8は、図4に示すように封止樹脂5から露出したリード2と樹脂部5aとが、交互に配置する構造となっている。ここで、リードフレームを樹脂封止用の金型で挟持する際、上金型の表面に離型用シートを配置して樹脂封止を行うため、挟持した際に離型用シートがリード2間に入り込み、リード2の表面よりリード2間の樹脂部5a表面が低くなり、段差dが形成される。
次に、段差dを有するリードフレームを切断することにより、個々の半導体装置に個片化する。まず図1に示すように、ワーク受けダイ9上に、リードフレームを載置し、反対面側からリード押え10で挟持する。リード押え10に当接するリード連結部7の当接面は、リード2表面と樹脂部5a表面とが段差のない形状となっているので、リード押え10の当接面を平面形状とすることにより、隙間なく密接させることができる。
一方、図4で説明したように、ワーク受けダイ9に当接するリード2表面は、リード2間の樹脂部5a表面より高く、段差dが形成されている。図2にワーク受けダイ9でリード2と樹脂部5aを挟持する状態の説明図を示す。この図2は、図1に示すワーク受けダイ9の凸部9aとリード2の当接部分を、図1に直交する面から見た一部断面図である。図2に示すように、隣り合うリード2の間に、段差d分だけ低くなった樹脂部5a表面にワーク受けダイ9の凸部9aが当接し、リード2表面はワーク受けダイ9の凸部9a以外の部分が当接する構成としている。
このように構成したワーク受けダイ9とリード押え10によりリードフレームを挟持すると、樹脂部5a表面と凸部9a表面とを隙間なく密接させることができる。
次に切断工程では、先端に切断刃11aを有する切断パンチ11を用意する。まず切断刃11aについて詳細に説明する。図1に示すように切断刃11aを切断パンチ11の両端に形成する。このように形成することで隣接する半導体装置の間に配置された、リード連結部7を同時に切断することができる。切断刃11aの刃先は、鋭角の片刃形状とするのが好ましく、図1に示すように、切断パンチ11の両側面の延長に切断刃11aの刃先を配置することで、切断後に残るリード2や樹脂部5aに不要な負荷をかけずに切断することが可能となっている。切断刃11aの刃先形状は、リード連結部7を良好に切断できれば、特に限定しない。
なお、切断刃11aを切断パンチ11の先端面の一方端側のみに設けることも可能である。この場合は、切断後に残るリード2や樹脂部5aに不要な負荷をかけずに切断できるようにすればよい。
切断を行う際には、リード2をワーク受けダイ9とリード押え10とにより隙間なく挟持した後、上述の切断パンチ11により切断する。切断パンチ11の先端に設けた切断刃11aは、その先端がリード連結部7のリード2と樹脂部5aに接触し、この接触部に剪断応力が集中することにより良好に切断される。特に本実施例では、リード連結部7のリード2と樹脂部5aは、ワーク受けダイ9とリード押え10によって隙間なく挟持しているため、切断されずに残る樹脂部5aに、樹脂欠けを起こさせるだけの切断刃11aによる剪断応力が伝わらない。その結果、樹脂部5aに欠けが生じることはない。
このように切断パンチを用いることにより、ダイシングソーを用いて切断する方法に比べて、一括で製造できるので、低コスト、高スループットが可能となる。
図3及び図4は、上述の製造方法によって形成した半導体装置であり、この半導体装置は樹脂部5aが欠けることはない。
次に第2の実施例について説明する。上述の第1の実施例では、図4に示すように段差dは端子8の一方の面のみに形成される場合について説明した。本実施例では、端子8の表裏両面に段差dが形成される場合について説明する。
図5は、本発明の第2の実施例の半導体装置の製造方法におけるリード連結部の切断方法の説明図を示す。また図6及び図7は、本発明の第2の実施例の半導体装置の製造方法により形成した半導体装置を示す。
本実施例の半導体装置の製造方法では、上記第1の実施例同様、半導体装置をダイボンドするダイパッド1(半導体素子載置領域に相当)とその周囲に配置されたリード2の組が、複数リード連結部によって連結されたリードフレームを用いる。
まず、リードフレームのダイパッド1に半導体素子3をダイボンドし、この半導体素子3の電極パッドとリード2とを導電性のボンディングワイヤ4で接続する。
次に樹脂封止用の金型を用意する。上述の第1の実施例では、上金型の表面に離型用シートのみを配置する場合について説明したが、本実施例では、更に下金型の表面にも離型用シートを配置して、半導体素子3をダイボンドし、必要な接続を形成したリードフレームを挟持する。そして、キャビティ内へ封止樹脂を注入することにより、半導体素子3、リード2を封止した樹脂封止体を形成する。
また端子8は、図7に示すように封止樹脂5から露出したリード2と樹脂部5aとが、交互に配置する構造となっている。ここで、リードフレームを樹脂封止用の金型で挟持する際、上金型の表面及び下金型の表面に離型用シートを配置して樹脂封止を行うため、挟持した際に離型用シートがリード2間に上下両側から入り込み、図6及び図7に示すようにリード2の表面及び裏面よりリード2間の樹脂部5aの表面及び裏面がそれぞれ低くなり、両面に段差dが形成される。
次に本実施例では、半導体装置に個片化する工程の前に、切断パンチ11の先端に設けた切断刃11aと接触するリード連結部7に、ダイシングソー等を用いて溝12を形成する。図5に示すように溝12は、切断パンチ11の切断刃11aの先端が、切断時に溝12の中でリード2及び樹脂部5aに当接する位置に形成する。この溝12は、図5及び図6に示す形状の他、種々変更した形状とすることができ、例えば、切断パンチ11の幅の大きさの一個所の溝としてもよい。なお、溝12の深さは、切断刃11aの先端が溝12の内面に接触したときに、切断パンチ11の切断刃11a以外の部分が、リード連結部7と接触しないように形成するのが望ましい。
なお、溝12には予めはんだめっきを施すことによって、リード2の一部が側面電極としても機能し、実装信頼性の向上、実装基板へ実装した後のはんだによる接合状態の可視化にも有効である。
続いて、上述の第1の実施例で説明したワーク受けダイ9、リード押え10及び切断パンチ11を用いて個片化する。まず、リード2と樹脂部5aとをワーク受けダイ9とリード押え10とにより挟持した後に、溝12に切断刃11aを侵入させる。このとき切断刃11aは、その先端が溝12の内に露出するリード2と封止樹脂5に同時に接触し、この接触部に剪断応力が集中することにより良好に切断される。特に本実施例では、リード2と樹脂部5aが、少なくとも切断パンチ11により応力が加わる側と反対側をワーク受けダイ9に密着させ、応力が加わる側はわずかに隙間(段差による隙間)がある状態でリード押え10で挟持した場合であっても、溝12を設けることで、切断されずに残る樹脂部5aに、樹脂欠けを起こさせるだけの切断刃11aによる剪断応力が伝わらない。その結果、樹脂部5aに欠けが生じることはない。
このようにして形成した半導体装置は、端子8の先端の底面側に、図6及び図7に示すように、溝12の一部が残る構造となる。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、上述の第1の実施例において、上述の第2の実施例同様、溝12を形成したり、上述の第2の実施例においてリード押え10にワーク受けダイ9に設けた凸部9aに相当する凸部を形成し、溝12を形成しない構成としたりしても、樹脂部5aに欠けを発生させることなく、半導体装置を製造することができる。
1…ダイパッド、2…リード、3…半導体素子、4…ボンディングワイヤ、5…封止樹脂、5a…樹脂部、6…欠け、7…リード連結部、8…端子、9…ワーク受けダイ、9a…凸部、10…リード押え、11…切断パンチ、11a…切断刃、12…溝、d,D…段差。

Claims (3)

  1. 半導体素子搭載領域とリードがリード連結部により複数連結されたリードフレームを用意し、前記半導体素子搭載領域にそれぞれ半導体素子を搭載すると共に、各半導体素子を前記リードに接続する半導体素子搭載工程と、
    前記半導体素子と前記リードを封止樹脂で封止し、前記リードの一部を露出させた樹脂封止体を形成する樹脂封止工程と、
    前記リード連結部を切断して個々の半導体装置に個片化する切断工程と、を含み、
    前記樹脂封止工程は、前記露出するリード及び前記リード連結部のリード間に前記封止樹脂を充填し、少なくとも一方の面の前記リード間の封止樹脂表面が、前記一方の面の前記リード表面より低くなるように段差が形成される工程であることと、
    前記切断工程は、前記段差が形成された前記封止樹脂表面と前記リード表面とを隙間なく挟持し、該隙間なく挟持された前記一方の面の裏面側から、該裏面側の前記封止樹脂表面と前記リード表面に同時に接触する切断パンチを用いて切断する工程であることを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、前記切断工程は、前記段差を有する前記封止樹脂表面と前記リード表面とを隙間なく挟持する凹凸形状を表面に備えた金型により挟持する工程であることを特徴とする半導体装置の製造方法。
  3. 請求項1又は2いずれか記載の半導体装置の製造方法において、前記切断工程は、前記切断パンチが接触する部分の前記裏面側の前記封止樹脂表面及び前記リード表面の一部を除去し、前記切断パンチの先端が、前記裏面側の前記封止樹脂表面及び前記リード表面に同時に接触する工程であることを特徴とする半導体装置の製造方法。
JP2017098654A 2017-05-18 2017-05-18 半導体装置の製造方法 Active JP6856199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017098654A JP6856199B2 (ja) 2017-05-18 2017-05-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017098654A JP6856199B2 (ja) 2017-05-18 2017-05-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018195720A true JP2018195720A (ja) 2018-12-06
JP6856199B2 JP6856199B2 (ja) 2021-04-07

Family

ID=64571558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017098654A Active JP6856199B2 (ja) 2017-05-18 2017-05-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6856199B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019006538A1 (de) 2018-10-17 2020-04-23 Suzuki Motor Corporation Abgasvorrichtung
JP2020107815A (ja) * 2018-12-28 2020-07-09 新日本無線株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019006538A1 (de) 2018-10-17 2020-04-23 Suzuki Motor Corporation Abgasvorrichtung
JP2020107815A (ja) * 2018-12-28 2020-07-09 新日本無線株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6856199B2 (ja) 2021-04-07

Similar Documents

Publication Publication Date Title
US20140353809A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2002076228A (ja) 樹脂封止型半導体装置
US9363901B2 (en) Making a plurality of integrated circuit packages
KR102330402B1 (ko) 반도체 장치 및 그 제조 방법
US20160148877A1 (en) Qfn package with improved contact pins
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US9548285B2 (en) Method of manufacturing semiconductor device
US20120112333A1 (en) Semiconductor device with nested rows of contacts
JP6856199B2 (ja) 半導体装置の製造方法
JP7147501B2 (ja) 半導体装置の製造方法
JP4889169B2 (ja) 半導体装置およびその製造方法
JP2016192523A (ja) 半導体装置の製造方法
JP6663294B2 (ja) 半導体装置の製造方法
JP2018085487A (ja) 半導体装置の製造方法および半導体装置
JP5410465B2 (ja) 半導体装置および半導体装置の製造方法
JP5347934B2 (ja) モールドパッケージの製造方法及びモールドパッケージ
JP5534559B2 (ja) モールドパッケージの製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
JP5347933B2 (ja) モールドパッケージの製造方法及びモールドパッケージ
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
US20150097278A1 (en) Surface mount semiconductor device with additional bottom face contacts
JP2017152496A (ja) リードフレーム、及び半導体パッケージの製造方法
JP2005033043A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
KR101660442B1 (ko) 반도체 패키지 제조용 리드프레임 및 이의 제조 방법
US20150340324A1 (en) Integrated Circuit Die And Package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6856199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250