JP2010186896A - 半導体装置用パッケージおよびその製造方法 - Google Patents

半導体装置用パッケージおよびその製造方法 Download PDF

Info

Publication number
JP2010186896A
JP2010186896A JP2009030567A JP2009030567A JP2010186896A JP 2010186896 A JP2010186896 A JP 2010186896A JP 2009030567 A JP2009030567 A JP 2009030567A JP 2009030567 A JP2009030567 A JP 2009030567A JP 2010186896 A JP2010186896 A JP 2010186896A
Authority
JP
Japan
Prior art keywords
resin
hole
semiconductor device
package
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009030567A
Other languages
English (en)
Other versions
JP5246662B2 (ja
Inventor
Asako Kamiyasu
朝子 上安
Tsunaichi Tawara
綱一 田原
Yoshiyuki Sugita
善之 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009030567A priority Critical patent/JP5246662B2/ja
Publication of JP2010186896A publication Critical patent/JP2010186896A/ja
Application granted granted Critical
Publication of JP5246662B2 publication Critical patent/JP5246662B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】外形寸法を拡大することなく、低背化を実現することを目的とする。
【解決手段】少なくとも樹脂成形体形成予定部2にかかる第一の孔5と樹脂成形体形成予定部2外に形成される第二の孔6とが設けられたリード3を用い、成形金型7のリードフレーム1を挟持するパーティングラインから第一の孔5を介して樹脂を注入することにより、半導体装置用パッケージ底部にゲート逃がしを形成する必要がなくなり、リードフレーム1の折り曲げ部にゲート残り14が残存するために、外形寸法を拡大することなく、低背化を実現することができる。
【選択図】図2

Description

本発明は、半導体素子搭載領域を備え、樹脂成型された半導体装置用パッケージおよびその製造方法に関する。
一般に、半導体装置用パッケージ等の樹脂射出成形において、特に小型形状のものを樹脂射出成形する際には、成形後に金型プレートを開く際に、スプルー、ランナーと樹脂成形体とを該プレート間で自動的に分離させることが行われており、その方法として、ピンポイントゲート方式が採用されている。
この方式では、分離の際に、樹脂成形体側にゲート残りが発生する事を想定し、樹脂成形体のゲート部にゲート逃がしと称される凹部の底面に設け、ゲート残りがこのゲート逃がしの深さ範囲に収まり、樹脂成形体の外形の表面からはみ出す事を防止する形態が取られている。
以下、図4を用いて、上述のゲート逃がしを採用する半導体装置用パッケージの製造方法を説明する。
図4は従来の半導体装置用パッケージの製造方法を説明する図であり、図4(a)は成型金型にてリードをインサート成形する方法を示す断面で、図4(b)は完成した半導体装置用パッケージを示す断面である。なお、この説明における半導体装置用パッケージ100は、リードフレームに半導体素子搭載部となる収容部104cを設けた樹脂成形体104が形成される構造である。
図4において、100は光半導体装置用パッケージ、103はリード、103aは接続用電極、103bはアウターリード、104は樹脂成形体、104aはゲート残り、104bはゲート逃がし、104cは収容部、110は成型金型、110aは下型、110bは上型、111はスプルーを各々示している。
樹脂成形の際には、成型金型110である下型110aと上型110bとでリード103を挟持し、成型金型110内部に形成される樹脂成形体104の成形領域となる空隙に熔融した成形樹脂を注入して樹脂成形体104がリード103と一体に成形される。
樹脂成形体104には半導体素子の搭載領域となる有底凹形状の収容部104cが形成され、リード103は収容部104cの底面から樹脂成形体104の外側へ延出する形状となる。
樹脂成形体104の、収容部104cを有する側と表裏反対側の面から熔融した成形樹脂が注入され、上金型110bにスプルー111と成る樹脂導入路が前記空隙と連通して設けられる。該スプルー111は樹脂成形体104の方向へ先細りしながら空隙に達してピンポイントゲートを成している。
樹脂成形体104において、前記ピンポイントゲートの端部には、凹形状のゲート逃がし104bが形成されている(図4(a))。
樹脂注入後、成形樹脂が固化した後に、下型110aと上型110bとを型開きすると、樹脂成形体104の形状により、該樹脂成形体104は下型110aに対する接触面積が上型110bに対する接触面積よりも大きいので、樹脂成形体104およびリード103は下型110aと離れずに上型110bが離れることと成る。この際に、上型110bと共にスプルー111がピンポイントゲートにて切断され、樹脂成形体104側にはゲート逃がし104bの底面にゲート残り104aとして痕跡が残る。
しかる後に、下型110aから、一体に形成された樹脂成形体104およびリード103を取り出し、必要に応じて樹脂成形体104の外側に延出したリード103を曲げ加工して半導体装置用パッケージ100を形成する。
即ち、従来の半導体装置用パッケージ100は、半導体素子を収容する為の収容部104cを有する箱形の樹脂成形体104が包含する形で、収容部104cの底面に露出する接続用電極103aと、樹脂成形体104の外側へ延出するアウターリード103bとから成るリード103を有し、樹脂成形体104の収容部104cが形成される側と表裏反対側の面にゲート逃がし104bが形成され、該ゲート逃がし104bの底面にゲート残り104aが残る(図4(b))。
このようにゲート逃がし104bを形成することにより、ピンポイントゲート方式によってスプルー111先端部に残るゲート残り104aがゲート逃がし104b内に収まることにより、パッケージの外寸から突出することを防止していた(例えば、特許文献1参照)。
特開2003−25379号公報
ところで、近年は、光半導体素子を用いた光半導体装置の進歩が目覚しく、特にディスプレイのバックライトとしての使用拡大が予測されており、ディスプレイの薄型化を目的として光半導体装置に対しても低背化が求められている。
しかしながら、前記従来の構成では、樹脂成形体104の収容部104cと表裏反対側の面にゲート残り104aを収める凹形状のゲート逃がし104bを設ける必要があり、リード103下部に設ける樹脂の厚みを確保するために、低背化が阻害される要因と成るという課題を有していた。
本発明の半導体装置用パッケージおよびその製造方法は、前記従来の課題を解決するもので、外形寸法を拡大することなく、低背化及び小型化を実現することを目的とする。
上記目的を達成するために、本発明の半導体装置用パッケージの製造方法は、リードフレームを成型金型で挟持した状態で前記成形金型内部に形成される空隙に成形樹脂を注入して前記リードフレームと前記成形樹脂とを一体に形成するインサート成形の際に、前記成型金型のパーティングラインの、前記リードフレームのアウターリードが挟持される部分から前記空隙へ前記成形樹脂を注入することを特徴とする。
また、前記リードフレームが樹脂成型体形成予定部にかかって形成される1または複数の第一の孔と、前記アウターリードに形成される1または複数の第二の孔とを備え、前記第二の孔から前記第一の孔に渡るサイドゲートを備えるスプルーを前記第二の孔に接続し、前記スプルーから前記第二の孔を介して前記空隙へ前記成形樹脂を注入することを特徴とする。
また、前記サイドゲートの前記スプルーとの接続部分に前記第二の孔と繋がる樹脂溜めを設け、前記樹脂溜めから前記サイドゲートを介して前記第一の孔に渡る樹脂流路を形成することを特徴とする。
また、前記樹脂溜めにくびれ部を設けることを特徴とする。
また、前記第二の孔に前記樹脂溜めに近づくにつれて孔の径が広がるようにテーパーを設けることを特徴とする。
さらに、本発明の半導体装置用パッケージは、半導体素子を搭載する半導体装置用パッケージであって、前記半導体素子と接続する接続電極および外部端子となるアウターリードが一体形成される複数のリードと、前記リードに形成される樹脂成形体と、前記樹脂成形体に設けられて前記接続電極を露出して前記半導体素子の搭載領域となる収容部と、前記リードの前記樹脂成形体内から前記樹脂成形体の外側にかかって設けられる第一の孔と、前記アウターリード上の前記第一の孔に残るゲート残りとを有することを特徴とする。
また、前記アウターリードに第二の孔がさらに設けられることを特徴とする。
以上により、外形寸法を拡大することなく、低背化を実現することができる。
以上のように、本発明の半導体装置およびその製造方法によれば、ゲート残りを収容するゲート逃がしが底部に不要になるため、外形寸法を拡大することなく、低背化を実現することができる。
本発明の半導体装置用パッケージの製造方法は、成形金型のリードフレームを挟持するパーティングラインから樹脂を注入することにより、半導体装置用パッケージ底部にゲート逃がしを形成する必要がなくなり、リードフレームの折り曲げ部にゲート残りが残存するために、外形寸法を拡大することなく、低背化を実現することができる。つまり、半導体装置用パッケージの側面から樹脂を注入するため、厚み方向にゲート逃がしを形成する必要がなくなり、少なくとも半導体装置用パッケージの低背化を実現することができる。さらに、アウターリードが存在する領域から樹脂を注入することにより、ゲート残りがアウターリードの曲げ領域に収まり外形寸法を拡大することもない。
以下本発明の実施の形態について、図面を参照しながら説明する。
図1は本発明の半導体装置用パッケージに用いるリードフレームの構成を示す図であり、図1(a)は平面図,図1(b)は図1(a)のA−A断面図である。図2は本発明の半導体装置用パッケージの製造方法を示す工程断面図であり、図2(a)は図1(b)と同様のリードフレームの断面図である。
図1,図2において、1はリードフレーム、2は樹脂成形体形成予定部、3はリード、3aは接続用電極、3bはアウターリード、4はリードフレーム1を保持する枠体、5は第一の孔、6は第二の孔、6aはテーパー面、7は成型金型、7aは上型、7bは下型、8は樹脂成形体、9はサイドゲート、10はスプルー、11は樹脂溜め、11aはくびれ部、12はエジェクターピン、13はゲートパンチ、14はゲート残り、15は収容部を各々示している。
図1は製造に用いるリードフレーム1の構成を示し、1つの半導体装置用パッケージに用いるリード3が枠体4により複数接続された状態で樹脂成型される。リードフレーム1は搭載される半導体素子と接続される接続用電極3aと外部端子となるアウターリード3bとからなる複数のリード3から構成され、リード3には、少なくとも樹脂成形体形成予定部2にかかる第一の孔5と樹脂成形体形成予定部2外に形成される第二の孔6とが設けられている。このリードフレーム1の樹脂成形体形成予定部2に樹脂成型体8を形成して半導体装置用パッケージとなる。
図2において、リードフレーム1は、上述のように、枠体4を形成する4辺のうちの対向する1組の2辺に各々リード3が支持されて形成されている。各々のリード3には各々のリード3を跨いで包含する樹脂成形体形成予定部2が想定され、樹脂成形体形成予定部2の内側から外側にかかる第一の孔5と、該第一の孔5よりも樹脂成形体形成予定部2から離れた位置に第二の孔6が開けられている(図2(a))。
本発明の半導体装置用パッケージの製造方法は、リードフレームを成型金型7で挟持して成形金型7の内部に形成された空隙に成形樹脂を注入してリードフレーム1と成形樹脂とを一体に形成するインサート成形を行なうもので、成型金型7の上型7aと下型7bとのパーティングラインの、リードフレームのリード3が挟持される部分から成型金型7の空隙へ成形樹脂を注入するものである。
この時、リードフレームとして、上述のリードフレーム1を用いる事が好ましい。以下、リードフレーム1を用いた製造方法を説明する。
注入される成形樹脂の流路として、リードフレーム1を挟持する成型金型7の上型7aに樹脂供給部(図示せず)から連通するスプルー10がリードフレーム1に対して実質的に垂直に形成される。該スプルー10はリードフレーム1であるリード3に近づくに従い先細りするピンポイントゲートの形態を成し、その先端は、樹脂注入時にリード3に開けられた第二の孔6に接続されるように位置し、下型7bの第二の孔6が接続される部分にはスプルー10から第二の孔6を経て連続に繋がる所定の容量を有する円柱状の樹脂溜め11が形成される。該樹脂溜め11からリード3に沿って、下型7b側表面を這う様に第一の孔5に達するサイドゲート9が形成されている。樹脂溜め11の底面には下型7bに埋設されたエジェクターピン12の頂面が位置している。これにより、樹脂供給部(図示せず)から圧送される成形樹脂はスプルー10からリード3の第二の孔6を経て樹脂溜め11に溜り、サイドゲート9内を通って第一の孔5に達し、成型金型7の空隙に充填される。
成型金型7の下型7bにはリード3の表面へ達する凸部が台形状に形成されており、凸部によって収容部15が形成される。収容部15の底部ではリード3が成形樹脂から露出しており、接続用電極3aとなっている。以上のように、成型金型7の空隙に樹脂成形体8が形成される(図2(b))。
次に、樹脂成形体8の成形が終了した後に、上型7aと下型7bとを型開きさせる。この際には、樹脂成形体8の形状と樹脂溜め11やサイドゲート9の存在により、上型7aよりも下型7bに対する接触面積が大きく、密着力が大きいので樹脂成形体8とリード3は下型7b側に残り、上型7aとは離れることに成る(図2(c))。
また、ピンポイントゲートであるスプルー10の先端で成形樹脂が切断されて上型7aと共にスプルー10が離れる。
ここで、拡大図に示す様に、樹脂溜め11の周部にくびれ部11aを設けた場合には、樹脂溜め11と下型7bとのアンカー効果が得られて、型開きの際にスプルー10によって樹脂溜め11が下型7bから離れて浮き上がる事を確実に防止出来る。
次に、エジェクターピン12で樹脂溜め11を突き上げることで、一体に成形されたリード3と樹脂成形体8とサイドゲート9と樹脂溜め11を下型7bから離型させて取りだす(図2(d))。
次に、ゲートカット機(図示せず)のゲートパンチ13にてリード3のサイドゲート9が形成された側の表裏反対面より第二の孔6を通して樹脂溜め11を押圧することで該樹脂溜め11とサイドゲート9とを共にカットする。
これにより、樹脂成形体8に残るゲート残り14は、樹脂成形体8から外側へ位置する第一の孔5内または第一の孔5上に止めることが可能である。
ここで、拡大図に示す様に、第二の孔6の断面を樹脂溜め11の側に拡がるテーパー面6aとした場合には、ゲートカットが容易と成り、リード3にかかるストレスを軽減することが可能と成る(図2(e))。
次に、必要に応じてリード3を定寸カットし、該リード3に、サイドゲート9が存在した面を外側として折り曲げてアウターリード3bを形成することにより半導体装置を形成する。アウターリード3bはガルウィング状に折り曲げても良いし、Jベンドを施してもよく、端子形状は任意である。
このように、パーティングラインから樹脂を注入することにより、半導体装置用パッケージの底部にゲート逃がし104bを設けることが不要となり、半導体装置用パッケージの厚みを薄くすることが可能となる。
また、リード3のサイドゲート9が存在した面を外側として樹脂成形体8の側面に沿って曲げることで、ゲート残り14が第一の孔5からリード3の曲げの上側へ位置する関係と成るので、ゲート残り14が曲げの妨げと成ることが無い。
また、樹脂成形体8に残るゲート残り14は第一の孔5の範囲に止まるので樹脂成形体8の側面からリード3を超えて突出すること無く、パッケージ寸法に影響を与えることが無い(図2(f))。
かかる構成によれば、樹脂成形体8のゲート残り14を収めるためにゲート逃がし104bを底面に設ける必要が無いので、半導体装置用パッケージの肉厚を薄く形成可能となり、また、リード3の曲げ部分にゲート残り14を納めることができるので、低背化や小型化が可能となる。
また、図1に示すリードフレーム1を用いない場合であっても、パーティングラインから樹脂を注入することにより、半導体装置用パッケージの底部にゲート逃がし104bを設けることが不要となり、少なくとも半導体装置用パッケージの厚みを薄くすることが可能となる。
また、1つの成形金型7で複数の半導体装置用パッケージを同時に樹脂成型する場合において、成形樹脂の流路のスペースとしてリード3の第一の孔5を利用することにより、成形金型7のパーティングラインである上型7aと下型7bとの接合面から成形樹脂を注入する際に、樹脂流路を別途確保する必要がなくなるので、成形金型7とリードフレーム1の配列のスペース効率を向上でき、同じ大きさの成形金型7で同時に多くの半導体装置用パッケージを成形することができる。
本発明の光半導体装置用パッケージの製造方法から得られる半導体装置用パッケージは、図2(f)に示すものである。
即ち、半導体素子を収容する為の収容部15を備える箱型の樹脂成形体8と、該収容部15の底面に露出する接続用電極3aから樹脂成形体8の外側へ延出してアウターリード3bと成る一または複数対のリード3を備え、アウターリード3bには樹脂成形体8内から樹脂成形体8の外側にかかる第一の孔5と該第一の孔5よりも樹脂成形体8から離れた所に位置する第二の孔6が開けられ、アウターリード3bは樹脂成形体8の収容部15が形成される表裏反対側方向へ樹脂成形体8の側面に沿って曲げられている。
また、樹脂成形体8の側面に残るゲート残り14はアウターリード3bの第一の孔5上に位置する。
この様な半導体装置用パッケージを用いた半導体装置について、図3を用いて説明する。
図3は本発明の半導体装置用パッケージを用いた半導体装置の構成を示す図である。
図3においては、半導体素子として光半導体素子を用いた光半導体装置を例として説明し、図1,図2と同じ構成要素は同じ符合を用い、説明を省略する。
図3に示す光半導体装置は、収容部15の底面に位置する接続用電極3aの一方に光半導体素子16が固着され、光半導体素子16のボンディング電極(図示せず)と他方の接続用電極3aとの間をワイヤー17でワイヤーボンドされ、光半導体素子16を含んで収容部15に透光性の封止樹脂18を満たしたものである。
なお、本発明の光半導体装置として、アウターリード3bの曲げ形状としては、樹脂成形体8の、収容部15が形成される表裏反対側方向へ該成形体8の側面に沿って曲げられ、さらに樹脂成形体8の収容部15が形成される面と平行な方向に曲げられているので、樹脂成形体8の収容部15が形成される表裏反対面で実装基板(図示せず)に実装されて、該実装基板(図示せず)の実装面に対して実質的に垂直方向の光軸を有する光を発する、所謂トップビュータイプとして説明したが、これに限定されるものでは無く、アウターリード3bの形状や曲げ方向によっては、実装基板(図示せず)に対する樹脂成形体8の実装面を変更して、該実装基板(図示せず)の実装面に対して実質的に平行な光軸を有する光を発する、所謂サイドビュータイプとすることも可能である。
以上の説明では、外部端子となるアウターリード3bをガルウィング状に形成する例を図示して説明したが、Jベンドを施しても良く、端子形状は任意である。
本発明は、外形寸法を拡大することなく、低背化を実現することができ、半導体素子搭載領域を備え、樹脂成型された半導体装置用パッケージおよびその製造方法等に有用である。
本発明の半導体装置用パッケージに用いるリードフレームの構成を示す図 本発明の半導体装置用パッケージの製造方法を示す工程断面図 本発明の半導体装置用パッケージを用いた半導体装置の構成を示す図 従来の半導体装置用パッケージの製造方法を説明する図
1 リードフレーム
2 樹脂成形体形成予定部
3、103 リード
3a、103a 接続用電極
3b、103b アウターリード
4 枠体
5 第一の孔
6 第二の孔
6a テーパー面
7、110 成型金型
7a、110b 上型
7b、110a 下型
8、104 樹脂成形体
9 サイドゲート
10、111 スプルー
11 樹脂溜め
11a くびれ部
12 エジェクターピン
13 ゲートパンチ
14、104a ゲート残り
15、104c 収容部
16 光半導体素子
17 ワイヤー
18 封止樹脂
100 半導体装置用パッケージ
104b ゲート逃がし

Claims (7)

  1. リードフレームを成型金型で挟持した状態で前記成形金型内部に形成される空隙に成形樹脂を注入して前記リードフレームと前記成形樹脂とを一体に形成するインサート成形の際に、
    前記成型金型のパーティングラインの、前記リードフレームのアウターリードが挟持される部分から前記空隙へ前記成形樹脂を注入することを特徴とする半導体装置用パッケージの製造方法。
  2. 前記リードフレームが樹脂成型体形成予定部にかかって形成される1または複数の第一の孔と、前記アウターリードに形成される1または複数の第二の孔とを備え、
    前記第二の孔から前記第一の孔に渡るサイドゲートを備えるスプルーを前記第二の孔に接続し、前記スプルーから前記第二の孔を介して前記空隙へ前記成形樹脂を注入することを特徴とする請求項1記載の半導体装置用パッケージの製造方法。
  3. 前記サイドゲートの前記スプルーとの接続部分に前記第二の孔と繋がる樹脂溜めを設け、前記樹脂溜めから前記サイドゲートを介して前記第一の孔に渡る樹脂流路を形成することを特徴とする請求項2記載の半導体装置用パッケージの製造方法。
  4. 前記樹脂溜めにくびれ部を設けることを特徴とする請求項3記載の半導体装置用パッケージの製造方法。
  5. 前記第二の孔に前記樹脂溜めに近づくにつれて孔の径が広がるようにテーパーを設けることを特徴とする請求項3または請求項4のいずれかに記載の半導体装置用パッケージの製造方法。
  6. 半導体素子を搭載する半導体装置用パッケージであって、
    前記半導体素子と接続する接続電極および外部端子となるアウターリードが一体形成される複数のリードと、
    前記リードに形成される樹脂成形体と、
    前記樹脂成形体に設けられて前記接続電極を露出して前記半導体素子の搭載領域となる収容部と、
    前記リードの前記樹脂成形体内から前記樹脂成形体の外側にかかって設けられる第一の孔と、
    前記アウターリード上の前記第一の孔に残るゲート残りと
    を有することを特徴とする半導体装置用パッケージ。
  7. 前記アウターリードに第二の孔がさらに設けられることを特徴とする請求項6記載の半導体装置用パッケージ。
JP2009030567A 2009-02-13 2009-02-13 半導体装置用パッケージおよびその製造方法 Active JP5246662B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009030567A JP5246662B2 (ja) 2009-02-13 2009-02-13 半導体装置用パッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009030567A JP5246662B2 (ja) 2009-02-13 2009-02-13 半導体装置用パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010186896A true JP2010186896A (ja) 2010-08-26
JP5246662B2 JP5246662B2 (ja) 2013-07-24

Family

ID=42767362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009030567A Active JP5246662B2 (ja) 2009-02-13 2009-02-13 半導体装置用パッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5246662B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140073965A (ko) * 2012-12-07 2014-06-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
EP3000579A1 (en) 2014-09-29 2016-03-30 Nichia Corporation Method for manufacturing package, method for manufacturing light emitting device, package and light emitting device
DE102016123746A1 (de) 2015-12-09 2017-06-14 Nichia Corporation Baugruppenherstellungsverfahren, Lichtemittervorrichtungs-Herstellungsverfahren, Baugruppe und Lichtemittervorrichtung
JP2017107965A (ja) * 2015-12-09 2017-06-15 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
KR101760574B1 (ko) * 2014-09-29 2017-07-21 니치아 카가쿠 고교 가부시키가이샤 패키지의 제조 방법 및 발광 장치의 제조 방법 및 패키지 및 발광 장치
US9954151B2 (en) 2015-11-30 2018-04-24 Nichia Corporation Package, package intermediate body, light emitting device, method for manufacturing same
US10032972B2 (en) 2015-08-07 2018-07-24 Nichia Corporation Lead frame, package, light emitting device, and method for producing the same
US10367127B2 (en) 2016-03-31 2019-07-30 Nichia Corporation Lead frame including hanger lead, package, and light-emitting device
JP2020038969A (ja) * 2018-08-31 2020-03-12 日亜化学工業株式会社 半導体装置およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669366A (ja) * 1992-08-21 1994-03-11 Ricoh Co Ltd 半導体装置実装体及び実装方法
JPH10150135A (ja) * 1996-11-19 1998-06-02 Nec Corp リードフレーム及び樹脂成形方法並びにその装置
JP2002313827A (ja) * 2001-04-13 2002-10-25 Matsushita Electric Works Ltd 半導体実装用パッケージの製造方法及び半導体実装用パッケージ製造用の金型
JP2003046016A (ja) * 2001-07-30 2003-02-14 Toyo Commun Equip Co Ltd 発振器用モールドパッケージの構造
JP2005001159A (ja) * 2003-06-10 2005-01-06 Towa Denki Kk プラスチックパッケージ用容器の製造方法
JP2005317661A (ja) * 2004-04-27 2005-11-10 Sharp Corp 半導体発光装置およびその製造方法
JP2006029928A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2008166535A (ja) * 2006-12-28 2008-07-17 Nichia Chem Ind Ltd 表面実装型側面発光装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669366A (ja) * 1992-08-21 1994-03-11 Ricoh Co Ltd 半導体装置実装体及び実装方法
JPH10150135A (ja) * 1996-11-19 1998-06-02 Nec Corp リードフレーム及び樹脂成形方法並びにその装置
JP2002313827A (ja) * 2001-04-13 2002-10-25 Matsushita Electric Works Ltd 半導体実装用パッケージの製造方法及び半導体実装用パッケージ製造用の金型
JP2003046016A (ja) * 2001-07-30 2003-02-14 Toyo Commun Equip Co Ltd 発振器用モールドパッケージの構造
JP2005001159A (ja) * 2003-06-10 2005-01-06 Towa Denki Kk プラスチックパッケージ用容器の製造方法
JP2005317661A (ja) * 2004-04-27 2005-11-10 Sharp Corp 半導体発光装置およびその製造方法
JP2006029928A (ja) * 2004-07-15 2006-02-02 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2008166535A (ja) * 2006-12-28 2008-07-17 Nichia Chem Ind Ltd 表面実装型側面発光装置及びその製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102019504B1 (ko) 2012-12-07 2019-11-04 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
KR20140073965A (ko) * 2012-12-07 2014-06-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 시스템
US9640743B2 (en) 2014-09-29 2017-05-02 Nichia Corporation Method for manufacturing package, method for manufacturing light emitting device, package and light emitting device
CN105470206A (zh) * 2014-09-29 2016-04-06 日亚化学工业株式会社 封装的制造方法、发光装置的制造方法及封装、发光装置
US11043623B2 (en) 2014-09-29 2021-06-22 Nichia Corporation Package including lead component having recess
EP3000579A1 (en) 2014-09-29 2016-03-30 Nichia Corporation Method for manufacturing package, method for manufacturing light emitting device, package and light emitting device
KR101760574B1 (ko) * 2014-09-29 2017-07-21 니치아 카가쿠 고교 가부시키가이샤 패키지의 제조 방법 및 발광 장치의 제조 방법 및 패키지 및 발광 장치
CN105470206B (zh) * 2014-09-29 2018-12-28 日亚化学工业株式会社 封装的制造方法、发光装置的制造方法及封装、发光装置
EP3511147A1 (en) 2014-09-29 2019-07-17 Nichia Corporation Method for manufacturing package, method for manufacturing light emitting device, package and light emitting device
US10505090B2 (en) 2014-09-29 2019-12-10 Nichia Corporation Package including lead component having recess
US10886448B2 (en) 2015-08-07 2021-01-05 Nichia Corporation Method for producing lead frame, method for producing package and method for producing light emitting device
US10032972B2 (en) 2015-08-07 2018-07-24 Nichia Corporation Lead frame, package, light emitting device, and method for producing the same
US10600944B2 (en) 2015-08-07 2020-03-24 Nichia Corporation Lead frame, package and light emitting device
US9954151B2 (en) 2015-11-30 2018-04-24 Nichia Corporation Package, package intermediate body, light emitting device, method for manufacturing same
US10580947B2 (en) 2015-11-30 2020-03-03 Nichia Corporation Package and package intermediate body
JP2017107989A (ja) * 2015-12-09 2017-06-15 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
US10490705B2 (en) 2015-12-09 2019-11-26 Nichia Corporation Package and light emitting device
US10177282B2 (en) 2015-12-09 2019-01-08 Nichia Corporation Method for manufacturing package, method for manufacturing light emitting device, package, and light emitting device
US10079332B2 (en) 2015-12-09 2018-09-18 Nichia Corporation Package manufacturing method, light emitting device manufacturing method, package, and light emitting device
US10847683B2 (en) 2015-12-09 2020-11-24 Nichia Corporation Package and light emitting device
JP2017107965A (ja) * 2015-12-09 2017-06-15 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
DE102016123746A1 (de) 2015-12-09 2017-06-14 Nichia Corporation Baugruppenherstellungsverfahren, Lichtemittervorrichtungs-Herstellungsverfahren, Baugruppe und Lichtemittervorrichtung
US10367127B2 (en) 2016-03-31 2019-07-30 Nichia Corporation Lead frame including hanger lead, package, and light-emitting device
US10937666B2 (en) 2016-03-31 2021-03-02 Nichia Corporation Method for manufacturing lead frame including electrode and hanger lead, method for manufacturing package having lead frame, and method for manufacturing light-emitting device having package
JP2020038969A (ja) * 2018-08-31 2020-03-12 日亜化学工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP5246662B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5246662B2 (ja) 半導体装置用パッケージおよびその製造方法
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
JP4857791B2 (ja) 半導体装置の製造方法
EP1848045A2 (en) Housing for semiconductor light emitting or receiving device
JP2002280616A (ja) パッケージ成形体及びそれを用いた発光装置
CN105655318B (zh) 半导体装置及其制造方法
JP2008177496A (ja) リードフレーム、パッケージ部品、半導体装置およびそれらの製造方法
KR101326888B1 (ko) 반도체 발광소자 패키지
JP4894783B2 (ja) 半導体装置および半導体装置の製造方法
JP2008091527A (ja) 半導体装置の製造方法
JP2006294857A (ja) リードフレーム、半導体装置、半導体装置の製造方法および射出成型用金型
CN103137593A (zh) 用于集成电路封装的引线框及相应的封装器件
JP2004235541A (ja) 光素子の製造方法および光素子多連ワーク
KR20180021192A (ko) 반도체 장치의 제조 방법
JP5359135B2 (ja) 発光装置
JP2007268819A (ja) インサート成型品および製造方法
CN106409694B (zh) 半导体装置及其制造方法
JP2006253344A (ja) Led用リードフレーム及びそのインサートモールド加工に用いる射出成形金型
JP2011238963A (ja) パッケージ部品の製造方法
JP5250756B2 (ja) 半導体装置の製造方法及び半導体装置
JP5489741B2 (ja) 樹脂封止用金型、樹脂封止パッケージの製造方法、及び、樹脂封止パッケージ
WO2010092853A1 (ja) フレームパッケージの製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
JP5066833B2 (ja) 半導体パッケージの製造方法
KR20100032083A (ko) 사이드뷰 led 패키지 및 그것의 몸체를 성형하기 위한 금형 세트 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130402

R151 Written notification of patent or utility model registration

Ref document number: 5246662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350