JP2002313827A

JP2002313827A - 半導体実装用パッケージの製造方法及び半導体実装用パッケージ製造用の金型

Info

Publication number: JP2002313827A
Application number: JP2001115947A
Authority: JP
Inventors: Takefumi Mizushima; 武文水島; Masamichi Nakayama; 正道中山; Yoshinori Toyoda; 義則豊田
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2001-04-13
Filing date: 2001-04-13
Publication date: 2002-10-25

Abstract

(57)【要約】【課題】半導体素子とリードの接続性が良好でリード
の短絡が生じない半導体実装用パッケージの製造方法を
提供する。【解決手段】樹脂製の基体１にリード２を備えて形成
される半導体実装用パッケージの製造方法に関する。金
型３のキャビティ４に端子配置面５を形成すると共に端
子配置面５に対向する押圧部６をキャビティ４に設け
る。リード２の端子部２ａを端子配置面５に接触させて
配置すると共に端子配置面５に配置された端子部２ａと
押圧部６との間に成形材料７を投入する。押圧部６を端
子配置面５に向かって移動させて成形材料７を押圧する
ことによって、成形材料７を介して押圧部６で端子部２
ａを押圧して端子部２ａを端子配置面５に密着させなが
ら成形材料７をキャビティ４に充填する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子（半導
体チップ）を実装するための半導体実装用パッケージの
製造方法及びこの製造方法に用いられる半導体実装用パ
ッケージ製造用の金型に関するものであり、特に、ＣＣ
Ｄ（電荷結合デバイス）やフォトダイオードアレイ等の
光電変換素子に代表される半導体素子を実装するのに好
適に用いられる半導体実装用パッケージの製造方法及び
半導体実装用パッケージ製造用の金型に関するものであ
る。

【０００２】

【従来の技術】従来より、樹脂製の基体に複数本の金属
製のリードを備えて形成される半導体実装用パッケージ
は、半導体素子の封止成形に代表されるようなトランス
ファー成形法にて製造されていた。図３に半導体実装用
パッケージの製造方法の一例を示す。この製造方法で用
いられる金型３は上型１０と下型１１で構成されてい
る。上型１０の下面はパーティングラインとなる上成形
面１２として形成されており、この上成形面１２に開口
する凹所１３が上型１０に設けられている。また、下型
１１の上面はパーティングラインとなる下成形面１４と
して形成されており、この下成形面１４に開口する四角
枠状の凹部１５が下型１１に設けられている。下型１１
の凹部１５に囲まれる部分はコア部１６として形成され
ていると共に下型１１には凹部１５に連通するゲート１
７が設けられている。

【０００３】このような金型３を用いて半導体実装用パ
ッケージを形成するにあたっては、次のようにして行わ
れる。まず、図３（ａ）に示すように、上型１０と下型
１１とを分離して型開きした状態で、リードフレームに
一体化された複数本のリード２を下成形面１４に載せて
配置する。この時、リード２はその端子部２ａがコア部
１６の上面に接触するようにして配置される。次に、図
３（ｂ）に示すように、上型１０と下型１１とを合わせ
て型締めする。この時、リード２の端子部２ａ以外の部
分は上型１０の上成形面１２と下型１１の下成形面１４
とに挟持されることになり、これにより、リード２が動
かないように固定される。また、型締めにより上型１０
の凹所１３と下型１１の凹部１５とが連通状態となって
合致し、これにより、凹所１３と凹部１５からなるキャ
ビティ４が形成される。この後、図３（ｃ）に示すよう
に、ゲート１７を通じてキャビティ４に成形材料７を溶
融状態で注入して充填する。この後、充填した成形材料
７をキャビティ４内で加熱するなどして硬化させること
によって、リード２が一体化された基体１を形成する。
そして、上型１０と下型１１とを型開きし、リード２が
一体化された基体１を脱型することによって、半導体実
装用パッケージを製造することができるものである。

【０００４】この半導体実装用パッケージは基体１の略
中央部に実装用凹部１８が凹設された断面略コ字状に形
成されるものであって、この実装用凹部１８は下型１１
のコア部１６により成形されるものである。従って、コ
ア部１６の上面に載せられた状態で成形されたリード２
の端子部２ａは実装用凹部１８の底面に露出した状態に
なっており、実装用凹部１８の底面に実装した半導体素
子をこの端子部２ａにワイヤボンディングやバンプによ
り接合することによって、リード２と半導体素子を電気
的に接続することができるものである。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
製造方法では図３（ｄ）に示すように、キャビティ４に
注入される成形材料７の圧力によりリード２の端子部２
ａが変形することがあり、図３（ｅ）に示すように端子
部２ａが変形したままキャビティ４に成形材料７が充填
されて硬化することがあった。そして、端子部２ａがコ
ア部１６の上面から離れるように変形した場合は、端子
部２ａとコア部１６の上面との間に成形材料７が流入
し、図４（ａ）に示すようにこの成形材料７が端子部２
ａの表面を覆って硬化してバリとなることがあり、この
結果、リード２と半導体素子との接続不良が生じること
があった。また、図４（ｂ）に示すように、端子部２ａ
の変形により隣の端子部２ａに接触することがあり、こ
の結果、リード２の短絡が生じることがあった。

【０００６】本発明は上記の点に鑑みてなされたもので
あり、半導体素子とリードの接続性が良好でリードの短
絡が生じない半導体実装用パッケージの製造方法及び半
導体実装用パッケージ製造用の金型を提供することを目
的とするものである。

【０００７】

【課題を解決するための手段】本発明の請求項１に係る
半導体実装用パッケージの製造方法は、樹脂製の基体１
にリード２を備えて形成される半導体実装用パッケージ
の製造方法において、金型３のキャビティ４に端子配置
面５を形成すると共に端子配置面５に対向する押圧部６
をキャビティ４に設け、リード２の端子部２ａを端子配
置面５に接触させて配置すると共に端子配置面５に配置
された端子部２ａと押圧部６との間に成形材料７を投入
し、押圧部６を端子配置面５に向かって移動させて成形
材料７を押圧することによって、成形材料７を介して押
圧部６で端子部２ａを押圧して端子部２ａを端子配置面
５に密着させながら成形材料７をキャビティ４に充填す
ることを特徴とするものである。

【０００８】また、本発明の請求項２に係る半導体実装
用パッケージの製造方法は、請求項１の構成に加えて、
成形材料７がタブレット又はシートであることを特徴と
するものである。

【０００９】また、本発明の請求項３に係る半導体実装
用パッケージの製造方法は、請求項１又は２の構成に加
えて、成形材料７が半硬化状態であることを特徴とする
ものである。

【００１０】また、本発明の請求項４に係る半導体実装
用パッケージの製造方法は、請求項１乃至３のいずれか
の構成に加えて、成形材料７の溶融粘度が１０００００
〜２５００００ｃｐｓであることを特徴とするものであ
る。

【００１１】また、本発明の請求項５に係る半導体実装
用パッケージの製造方法は、請求項１乃至４のいずれか
の構成に加えて、成形材料７のゲルタイムが１５〜３０
秒であることを特徴とするものである。

【００１２】本発明の請求項６に係る半導体実装用パッ
ケージ製造用の金型３は、樹脂製の基体１にリード２を
備えて形成される半導体実装用パッケージを製造するの
に用いられる金型３であって、リード２の端子部２ａを
接触して配置するための端子配置面５をキャビティ４に
形成し、端子配置面５と対向する押圧部６をキャビティ
４に設け、端子配置面５に配置された端子部２ａと押圧
部６との間に投入された成形材料７を介して押圧部６で
端子部２ａを押圧して端子部２ａを端子配置面５に密着
させながら成形材料７をキャビティ４に充填するため
に、押圧部６を端子配置面５に向かって移動自在に形成
して成ることを特徴とするものである。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を説明
する。

【００１４】本発明の半導体実装用パッケージ製造用の
金型３は上型１０と下型１１とで構成されている。上型
１０は上下動自在な可動型として形成されており、上型
１０を下型１１に対して上下動させることにより、上型
１０と下型１１を型締め及び型開きすることができるも
のである。

【００１５】上型１０の下面はパーティングラインとな
る上成形面１２として形成されており、この上成形面１
２に開口する凹所１３が上型１０に設けられている。ま
た、凹所１３には押圧部６が挿入されている。凹所１３
の内周面と押圧部６の外周面とはほとんど隙間なく密接
しており、これにより、成形材料７が凹所１３の内周面
と押圧部６の外周面の間から漏れるのを防止している。
また、押圧部６は空気コンプレッサー等を用いた駆動装
置により上下駆動自在に形成されている。

【００１６】下型１１の上面はパーティングラインとな
る下成形面１４として形成されており、この下成形面１
４に開口する四角枠状の凹部１５が下型１１に設けられ
ている。下型１１の凹部１５に囲まれる部分はコア部１
６として形成されていると共にコア部１６の上面が平坦
な端子配置面５として形成されている。そして、上型１
０の押圧部６の下面と下型１１のコア部１６の端子配置
面５とが対向するように上型１０と下型１１が上下に配
置されている。

【００１７】このように形成される本発明の金型３を用
いて半導体実装用パッケージを圧縮成形により形成する
にあたっては、次のようにして行われる。まず、図１
（ａ）に示すように、上型１０と下型１１とを分離して
金型３を型開きした状態で、リードフレームに一体化さ
れた複数本のリード２を下成形面１４に載せて配置す
る。リード２は銅やその合金や４２アロイ等の金属で矩
形状に形成されるものであって、リード２を下成形面１
４に載せることにより、端子部２ａの下面が端子配置面
５に接触するようにして配置される。

【００１８】次に、図１（ｂ）に示すように、固形の成
形材料７を端子部２ａの上に載せるようにして金型３に
投入し、これにより、端子配置面５に配置された端子部
２ａと押圧部６の下面との間に成形材料７を投入する。
成形材料７としてはエポキシ樹脂等の熱硬化樹脂や熱硬
化性樹脂とその硬化剤等を含む樹脂組成物などを用いる
ことができる。また、成形材料７は図１（ｂ）のように
タブレットに成形したものを用いてもよいし、あるいは
シートに成形した成形材料７を用いてもよい。

【００１９】次に、図１（ｃ）に示すように、上型１０
と下型１１とを合わせて型締めする。この時、リード２
の端子部２ａ以外の部分は上型１０の上成形面１２と下
型１１の下成形面１４とに挟持されることになり、これ
により、リード２が動かないように固定される。また、
この型締めにより上型１０の凹所１３と下型１１の凹部
１５とが合致して連通状態となり、これにより、凹所１
３と凹部１５からなるキャビティ４が形成される。そし
て、この型締めと同時にあるいは型締め後に押圧部６を
端子配置面５に向かって下動させることにより、押圧部
６の下面で成形材料７の上面を押圧し、この押圧により
成形材料７の下面で端子部２ａの上面を押圧することに
よって、端子部２ａの下面を端子配置面５に隙間なく密
着させる。

【００２０】この後、押圧部６で成形材料７を上側から
押圧しながら金型３を介して成形材料７を加熱していく
ことによって、成形材料７を溶融状態にすると共に溶融
状態となった成形材料７をキャビティ４に充填してい
く。この時、押圧部６による加圧は成形材料７を介して
端子部２ａに伝えられており、これにより、端子部２ａ
を端子配置面５に密着させながら溶融状態の成形材料７
をキャビティ４に充填することができる。従って、成形
材料７の流動による端子部２ａの変形を抑えることがで
きると共に端子部２ａと端子配置面５の間に成形材料７
が進入するのを防止することができる。

【００２１】次に、図１（ｅ）に示すように、キャビテ
ィ４の全体に亘って成形材料７を充填した後、押圧部６
の下動を停止し、この状態で加熱により成形材料７を硬
化させることによって、リード２が一体化された基体１
を形成する。そして、上型１０と下型１１とを型開き
し、リード２が一体化された基体１を脱型することによ
って、図２（ａ）（ｂ）に示すような半導体実装用パッ
ケージを形成することができるものである。この半導体
実装用パッケージでは、押圧部６による押圧で端子部２
ａを端子配置面５に密着させながら溶融状態の成形材料
７をキャビティ４に充填するので、端子部２ａの変形が
なく且つ端子部２ａを覆うようなバリの発生が無いもの
である。

【００２２】上記の成形材料７としては、加熱等により
半硬化状態（Ｂステージ状態）にしたものを用いるのが
好ましい。完全硬化した成形材料７では基体１を成形す
ることができないので、使用不可であるのは明らかであ
るが、全く未硬化の成形材料７を用いると、押圧部６の
押圧により成形材料７が流動しやすくなり、押圧部６に
よる加圧をリード２の端子部２ａに十分に伝達させるこ
とができず、成形材料７の流動により端子部２ａが変形
したり端子部２ａと端子配置面５の間に成形材料７が進
入したりする恐れがある。従って、押圧部６による加圧
を端子部２ａに確実に伝達させるために、成形材料７と
しては半硬化状態のものを用いるのが好ましい。

【００２３】また、成形材料７としては１５０℃におけ
る溶融粘度が１０００００〜２５００００ｃｐｓのもの
を用いるのが好ましい。１５０℃における溶融粘度が１
０００００未満の成形材料７を用いると、押圧部６の押
圧により成形材料７が流動しやすくなり、押圧部６によ
る加圧をリード２の端子部２ａに十分に伝達させること
ができず、成形材料７の流動により端子部２ａが変形し
たり端子部２ａと端子配置面５の間に成形材料７が進入
したりする恐れがある。一方、１５０℃における溶融粘
度が２５００００より大きい成形材料７を用いると、溶
融状態の成形材料７への空気の巻き込みが多くなって基
体１にボイドが多量に発生し、成形不良となる恐れがあ
り、また、溶融状態の成形材料７の流動による圧力が高
くなって端子部２ａが変形したり端子部２ａと端子配置
面５の間に成形材料７が進入したりする恐れがある。従
って、押圧部６による加圧をリード２の端子部２ａに十
分に伝達させると共に成形材料７への空気の巻き込みを
少なくし、且つ成形材料７の流動による圧力が高くなら
ないようにするために、１５０℃における溶融粘度が１
０００００〜２５００００ｃｐｓの成形材料７を用いる
のが好ましい。尚、成形材料７の溶融粘度を調整するに
あたっては、例えば、熱硬化性樹脂とその硬化剤の配合
割合を変えるなど、成形材料７の組成を適宜設定するこ
とにより行うことができる。

【００２４】また、成形材料７としてはゲルタイムが１
５〜３０秒のものを用いるのが好ましい。尚、ゲルタイ
ムの測定条件は温度が１７０℃、検出トルクが１．０ｋ
ｇｃｍである。ゲルタイムが１５秒未満の成形材料７を
用いると、成形材料７の硬化スピードが速すぎて、溶融
状態の成形材料７への空気の巻き込みが多くなって基体
１にボイドが多量に発生し、成形不良となる恐れがあ
り、また、溶融状態の成形材料７の流動による圧力が高
くなって端子部２ａが変形したり端子部２ａと端子配置
面５の間に成形材料７が進入したりする恐れがある。一
方、ゲルタイムが３０秒を超える成形材料７を用いる
と、成形材料７の硬化スピードが遅すぎて、押圧部６の
押圧により成形材料７が流動しやすくなり、押圧部６に
よる加圧をリード２の端子部２ａに十分に伝達させるこ
とができず、成形材料７の流動により端子部２ａが変形
したり端子部２ａと端子配置面５の間に成形材料７が進
入したりする恐れがある。従って、押圧部６による加圧
をリード２の端子部２ａに十分に伝達させると共に成形
材料７への空気の巻き込みを少なくし、且つ成形材料７
の流動による圧力が高くならないようにするために、ゲ
ルタイムが１５〜３０秒の成形材料７を用いるのが好ま
しい。尚、成形材料７のゲルタイムを調整するにあたっ
ては、例えば、熱硬化性樹脂とその硬化剤の配合割合を
変えるなど、成形材料７の組成を適宜設定することによ
り行うことができる。

【００２５】上記の実施の形態では、上型１０に押圧部
６があり、下型１１に端子配置面５を有するコア部１６
がある金型３の例を示したが、これに限らず、上型１０
に端子配置面５を有するコア部１６があり、下型１１に
押圧部６がある金型３であってもよい。この場合、下型
１１に設けた押圧部６を上型１０の端子配置面５に向か
って上動させる以外は、上記実施の形態と同様にして半
導体実装用パッケージを製造することができる。

【００２６】

【発明の効果】上記のように本発明の請求項１の発明
は、樹脂製の基体にリードを備えて形成される半導体実
装用パッケージの製造方法において、金型のキャビティ
に端子配置面を形成すると共に端子配置面に対向する押
圧部をキャビティに設け、リードの端子部を端子配置面
に接触させて配置すると共に端子配置面に配置された端
子部と押圧部との間に成形材料を投入し、押圧部を端子
配置面に向かって移動させて成形材料を押圧することに
よって、成形材料を介して押圧部で端子部を押圧して端
子部を端子配置面に密着させながら成形材料をキャビテ
ィに充填するので、成形材料が端子部と端子配置面の間
に進入するのを防止して端子部を覆うバリの発生を防ぐ
ことができると共に成形材料の流動による端子部の変形
を抑えて隣合う端子部の接触を防ぐことができ、半導体
素子とリードの接続性が良好でリードの短絡が生じない
半導体実装用パッケージを製造することができるもので
ある。

【００２７】また、本発明の請求項２の発明は、成形材
料がタブレット又はシートであるので、押圧部による型
締圧力をタブレット又はシートを介してリードに均等に
伝達させることが可能となり、リードを金型に確実に押
さえつけることで端子部への成形材料の回り込みや端子
部の変形を防止することができるものである。

【００２８】また、本発明の請求項３の発明は、成形材
料が半硬化状態であるので、押圧部による押圧時に成形
材料の流動性を低くして押圧部からの加圧を端子部に確
実に伝達させることができ、端子配置面への端子部の密
着性を高くすることができるものであり、これにより、
端子部の変形や端子部と端子配置面の間への成形材料の
進入を確実に防止することができるものである。

【００２９】また、本発明の請求項４の発明は、成形材
料の溶融粘度が１０００００〜２５００００ｃｐｓであ
るので、押圧部の加圧をリードの端子部に十分に伝達さ
せることができると共に、成形材料への空気の巻き込み
を少なくし、且つ成形材料の流動による圧力が高くなら
ないようにすることができ、これにより、端子部の変形
や端子部と端子配置面の間への成形材料の進入を確実に
防止することができると共にボイドなどの成形不良の発
生を防止することができるものである。

【００３０】また、本発明の請求項５の発明は、成形材
料のゲルタイムが１５〜３０秒であるので、押圧部によ
る加圧をリードの端子部に十分に伝達させることができ
ると共に、成形材料への空気の巻き込みを少なくし、且
つ成形材料の流動による圧力が高くならないようにする
ことができ、これにより、端子部の変形や端子部と端子
配置面の間への成形材料の進入を確実に防止することが
できると共にボイドなどの成形不良の発生を防止するこ
とができるものである。

【００３１】また、本発明の請求項６の発明は、樹脂製
の基体にリードを備えて形成される半導体実装用パッケ
ージを製造するのに用いられる金型であって、リードの
端子部を接触して配置するための端子配置面をキャビテ
ィに形成し、端子配置面と対向する押圧部をキャビティ
に設け、端子配置面に配置された端子部と押圧部との間
に投入された成形材料を介して押圧部で端子部を押圧し
て端子部を端子配置面に密着させながら成形材料をキャ
ビティに充填するために、押圧部を端子配置面に向かっ
て移動自在に形成するので、押圧部を端子配置面に向か
って移動させることによって、成形材料を介して押圧部
で端子部を押圧して端子部を端子配置面に密着させなが
ら成形材料をキャビティに充填することができ、成形材
料が端子部と端子配置面の間に進入するのを防止して端
子部を覆うバリの発生を防ぐことができると共に成形材
料の流動による端子部の変形を抑えて隣合う端子部の接
触を防ぐことができるものであり、これにより、半導体
素子とリードの接続性が良好でリードの短絡が生じない
半導体実装用パッケージを製造することができるもので
ある。

【図面の簡単な説明】

【図１】本発明の実施の形態の一例を示し、（ａ）乃至
（ｅ）は断面図である。

【図２】同上の本発明により製造された半導体実装用パ
ッケージの一例を示し、（ａ）は断面図、（ｂ）は底面
図である。

【図３】従来の半導体実装用パッケージの製造工程を示
し、（ａ）乃至（ｅ）は断面図である。

【図４】従来の製造方法により製造された半導体実装用
パッケージの一例を示し、（ａ）は断面図、（ｂ）は底
面図である。

【符号の説明】

１基体２リード２ａ端子部３金型４キャビティ５端子配置面６押圧部７成形材料

───────────────────────────────────────────────────── フロントページの続き (72)発明者豊田義則大阪府門真市大字門真1048番地松下電工株式会社内Ｆターム(参考） 5F061 AA01 BA07 CA22 DA06

Claims

【特許請求の範囲】

【請求項１】樹脂製の基体にリードを備えて形成され
る半導体実装用パッケージの製造方法において、金型の
キャビティに端子配置面を形成すると共に端子配置面に
対向する押圧部をキャビティに設け、リードの端子部を
端子配置面に接触させて配置すると共に端子配置面に配
置された端子部と押圧部との間に成形材料を投入し、押
圧部を端子配置面に向かって移動させて成形材料を押圧
することによって、成形材料を介して押圧部で端子部を
押圧して端子部を端子配置面に密着させながら成形材料
をキャビティに充填することを特徴とする半導体実装用
パッケージの製造方法。
【請求項２】成形材料がタブレット又はシートである
ことを特徴とする請求項１に記載の半導体実装用パッケ
ージの製造方法。
【請求項３】成形材料が半硬化状態であることを特徴
とする請求項１又は２に記載の半導体実装用パッケージ
の製造方法。
【請求項４】成形材料の溶融粘度が１０００００〜２
５００００ｃｐｓであることを特徴とする請求項１乃至
３のいずれかに記載の半導体実装用パッケージの製造方
法。
【請求項５】成形材料のゲルタイムが１５〜３０秒で
あることを特徴とする請求項１乃至４のいずれかに記載
の半導体実装用パッケージの製造方法。
【請求項６】樹脂製の基体にリードを備えて形成され
る半導体実装用パッケージを製造するのに用いられる金
型であって、リードの端子部を接触して配置するための
端子配置面をキャビティに形成し、端子配置面と対向す
る押圧部をキャビティに設け、端子配置面に配置された
端子部と押圧部との間に投入された成形材料を介して押
圧部で端子部を押圧して端子部を端子配置面に密着させ
ながら成形材料をキャビティに充填するために、押圧部
を端子配置面に向かって移動自在に形成して成ることを
特徴とする半導体実装用パッケージ製造用の金型。