JP2014167977A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014167977A
JP2014167977A JP2013039284A JP2013039284A JP2014167977A JP 2014167977 A JP2014167977 A JP 2014167977A JP 2013039284 A JP2013039284 A JP 2013039284A JP 2013039284 A JP2013039284 A JP 2013039284A JP 2014167977 A JP2014167977 A JP 2014167977A
Authority
JP
Japan
Prior art keywords
lead frame
mold
semiconductor device
manufacturing
air vent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013039284A
Other languages
English (en)
Inventor
Takahiro Ishibashi
貴弘 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP2013039284A priority Critical patent/JP2014167977A/ja
Publication of JP2014167977A publication Critical patent/JP2014167977A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームに搭載した半導体素子を、樹脂封止して成る半導体装置の製造方法において、モールド金型に対する封止樹脂の付着・残留を未然に防止することにより、モールド金型の清掃作業の頻度を可及的に低減させることの可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、帯状のリードフレーム材1Mに対して、エッチング加工によってリードパターンを形成するとともに、モールド金型のエアベントに臨む部位1gにディンプル1dを形成することで、リードフレーム1を形成するエッチング工程と、このエッチング工程の後に、リードフレーム1におけるモールド金型のエアベントに臨む側の縁部1gをサイドカットするサイドカット工程と、このサイドカット工程の後に、モールド金型においてリードフレーム1に対して樹脂封止を行うモールド工程とを含んで成ることを特徴とする。
【選択図】図1

Description

本発明は半導体装置の製造方法に関し、詳しくは、エッチング加工によって形成したリードフレームを用い、該リードフレームに半導体素子を搭載したのち、モールド金型において樹脂封止を行う半導体装置の製造方法に関する。
図7は、半導体装置の製造に関わる一連の工程のうち、モールド金型において樹脂封止を実施するモールド工程を示している。
上記モールド金型Mは、下型Mbおよび上型Mtを具備しており、その内部にはモールドゲートMgとキャビティMcとエアベントMaとが設けられ、図7(a),(b)に示す如く、半導体素子Dを搭載したリードフレームLを下型Mbと上型Mtとの間にセットしたのち、モールドゲートMgからキャビティMc内に封止樹脂P(図7(c)参照)を注入することでモールド工程が実施される。
ここで、上述の如くモールド金型Mにおいては、封止樹脂Pの注入とともにキャビティMcの空気を外部に排出し、封止樹脂Pの充填を完全なものとするためのエアベントMaが設けられており、このためモールド工程の最終段階においては、図7(c)に示すように上記エアベントMaにも封止樹脂Pが流入することとなる。
このとき、モールド金型MとリードフレームLとを形成する金属材料の相違等から、リードフレームLと封止樹脂Pとの密着性よりも、モールド金型Mと封止樹脂Pとの密着性が高いため、モールド工程においてモールド金型MのエアベントMaに流入した封止樹脂Pは、リードフレームL側ではなくモールド金型M側に付着してしまい、上記モールド金型Mに残留してエアベントMaを塞ぐことがあった。
上述のようにエアベントMaが塞がれた状態のまま、後続のリードフレームLに対してモールド工程を実施した場合、封止樹脂Pを注入した際にキャビティMcの空気が排出されずに留まることで、キャビティMc内における封止樹脂Pの流れが阻害され、樹脂不足による製品の欠陥を生ずるため、モールド金型Mを頻繁に清掃する必要があった。
そこで、モールド金型Mを頻繁に清掃する必要を回避するべく、図8に示す如く、リードフレームLにおけるモールド金型MのエアベントMaに臨む表面に、複数個のディンプル(凹み)Ld、Ld…を形成し、リードフレームLと封止樹脂Pとの密着性を高めることによって、エアベントMaに流入した封止樹脂Pを可及的にリードフレームL側に付着させ、モールド金型Mへの封止樹脂の付着・残留を防止する方法が提供されている(例えば、特許文献1参照)。
特開平06−037231号公報
一方、半導体装置の製造に用いられるリードフレームLは、先ず、図9(a)に示す如き帯状のリードフレーム材LMを用意し、次いで、該リードフレーム材LMをエッチング加工し、図9(b)の如くリードパターンLpを形成することによって製造されている。
ここで、図10(a)の如くリードフレーム材LMの端面LMeは平坦であるものの、エッチング加工においてエッチング液に浸漬される等の工程を経ることで、図10(b)の如くリードフレームLの端面Leは中央の抉られた形状を呈することとなり、図11(a)に示す如く端面Leにおいて尖った縁部Lcは、エッチング加工に次ぐメッキ工程や搬送の途中、不用意な外力が加わることで図11(b)の如く潰れることが往々に生じる。
このように、リードフレームLの端面Leが変形した状態では、モールド金型MにリードフレームLをセットした際、下型Mbに対して上型Mtが完全に下がり切らず、エアベントMaの空間が仕様よりも拡大することで、モールド金型Mに封止樹脂Pを注入した際、上記エアベントMaに多くの封止樹脂Pが流入することとなる。
このため、モールド金型MのエアベントMaに臨む表面にディンプルLdを形成したリードフレームLでも、エアベントMa内の多くの封止樹脂Pを付着させることができず、上記エアベントMaに封止樹脂Pが付着・残留することとなり、もってモールド金型Mを頻繁に清掃せざるを得ない不都合を招いていた。
本発明の目的は、上記実状に鑑みて、モールド金型に対する封止樹脂の付着・残留を未然に防止し、もってモールド金型に対する清掃作業の頻度を可及的に低減させることの可能な半導体装置の製造方法を提供することにある。
上記目的を達成するべく、請求項1の発明に係る半導体装置の製造方法は、帯状のリードフレーム材に対して、エッチング加工によってリードパターンを形成するとともに、モールド金型のエアベントに臨む部位にディンプルを形成することでリードフレームを形成するエッチング工程と、このエッチング工程の後に、リードフレームにおけるモールド金型のエアベントに臨む側の縁部をサイドカットするサイドカット工程と、このサイドカット工程の後に、モールド金型においてリードフレームに対して樹脂封止を行うモールド工程とを含んで成ることを特徴としている。
請求項2の発明に係る半導体装置の製造方法は、請求項1の発明に係る半導体装置の製造方法において、半導体素子が、発光ダイオードであることを特徴としている。
請求項3の発明に係る半導体装置の製造方法は、請求項1の発明に係る半導体装置の製造方法において、サイドカット工程におけるサイドカット寸法が、0.5mm以上であることを特徴としている。
請求項1の発明に係る半導体装置の製造方法によれば、リードフレームにディンプルを形成したことで、リードフレームに対する封止樹脂の密着性が増大し、併せてリードフレームの縁部をサイドカットして端面を平坦としたことで、モールド金型のエアベントに多くの封止樹脂が流入することを防止でき、これによってモールド金型に封止樹脂が付着・残留することがなくなり、上記モールド金型に対する清掃作業の頻度を可及的に低減させることが可能となる。
請求項2の発明に係る半導体装置の製造方法によれば、請求項1の構成に基づいてリードフレームに対する封止樹脂の密着性が増大し、かつモールド金型のエアベントに多くの封止樹脂が流入することを防止できるため、一般的な半導体装置よりもリードフレームと封止樹脂との密着性が悪く、封止樹脂がモールド金型に付着・残留し易いLEDパッケージ、すなわち半導体素子が発光ダイオードである半導体装置を製造する場合でも、上記モールド金型に対する清掃作業の頻度を可及的に低減させることが可能となる。
請求項3の発明に係る半導体装置の製造方法によれば、サイドカット工程におけるサイドカットの寸法を0.5mm以上としたことで、エッチング工程においてリードフレームの端面に形成された抉れた部位を確実に除去することができ、もってモールド金型のエアベントに多くの封止樹脂が流入することを防止でき、上記モールド金型に対する清掃作業の頻度を可及的に低減させることが可能となる。
本発明に係る半導体装置の製造方法においてリードフレームを製造する工程を示し、(a)は帯状を呈するリードフレーム材の平面図、(b)はエッチング加工によってリードパターンとディンプルとを形成したリードフレームの平面図、(c)は縁部におけるサイドカットラインを示すリードフレームの平面図、(d)は縁部をサイドカットしたリードフレームの平面図。 (a)は図1の(b)に示したリードフレームの要部平面図、(b)は(a)中のb−b線断面図。 (a)は図1の(c)に示したリードフレームの要部平面図、(b)は(a)中のb−b線断面図。 (a)は図1の(d)に示したリードフレームの要部平面図、(b)は(a)中のb−b線断面図。 (a)、(b)、(c)は、ディンプルの変形例を示すリードフレームの要部平面図。 本発明に係る半導体装置の製造方法において樹脂封止を行う工程を示し、(a)はモールド金型にリードフレームをセットした状態の要部側面断面図、(b)はモールド金型に封止樹脂を充填した状態の要部側面断面図。 従来の半導体装置の製造方法を示し、(a)はモールド金型にリードフレームをセットした状態の平面図、(b)はモールド金型にリードフレームをセットした状態の側面断面図、(c)はモールド金型に封止樹脂を充填した状態の側面断面図。 従来の半導体装置の製造方法を示し、(a)はモールド金型にリードフレームをセットした状態の平面図、(b)は(a)中のb−b線断面図。 従来の半導体装置の製造方法における工程を示し、(a)は帯状を呈するリードフレーム材の平面図、(b)はエッチング加工によりリードパターンを形成したリードフレームの平面図。 (a)は図9(a)におけるリードフレーム材の縁部を示すa−a線断面図、(b)は図9(b)におけるリードフレームの縁部を示すb−b線断面図。 (a)は端面が潰れていないリードフレームの要部断面図、(b)はダメージにより端面が潰れたリードフレームの要部断面図。
以下、本発明に係る半導体装置の製造方法について、実施例を示す図面を参照しつつ詳細に説明する。
因みに、本実施例においては、半導体装置の一態様であるQFNタイプ(Quad Flat Non-leaded Package)のLEDパッケージを、リードフレーム上に搭載した複数の発光ダイオード(半導体素子)を一括して樹脂封止したのち、ダイシングにより個々のLEDパッケージに個別化するMAP(Molded Array Process)方式の製造方法に本発明を適用した例を示している。
本発明に係る半導体装置の製造方法は、エッチング加工によってリードフレームを形成する工程と、モールド金型を用いて樹脂封止を行う工程とを含んでおり、リードフレームを形成する工程においては、先ず、図1(a)に示す如く、帯状のリードフレーム材1Mを用意する。
次いで、図1(b)に示す如く、上記リードフレーム材1Mに対して、エッチング加工により、リードパターンとしての複数の単位リードフレーム群1u,1u…を形成すると同時に、複数個のディンプル1d,1d…を形成することによって、所期の形状を呈するリードフレーム1の作成を行う《エッチング工程》。
ここで、上記単位リードフレーム群1uは、複数の単位リードフレーム1s,1s…をマトリクス状に配置したもので、個々の単位リードフレーム1sは、1つのLEDパッケージにおけるリードフレームを構成する。
また、上記ディンプル1d,1d…は、リードフレーム1の表面において、モールド金型10のエアベント10a(図6参照)に臨む部位1aに形成され、詳しくは、図2(a),(b)、および図3(a),(b)に示す如く、リードフレーム1の幅方向に延在するとともに、かつリードフレーム1の長手方向に並列しており、その横断面(図2(b)参照)は半円形状を呈している。
上述の如く、エッチング加工によってリードフレーム1を形成したのち、図1(c)および図3に示す如く、上記リードフレーム1におけるモールド金型10のエアベント10a(図6参照)に臨む側の縁部1gを、サイドカットラインl−l上においてサイドカットする《サイドカット工程》。
ここで、図3(b)に示す如く、エッチング加工によって形成されたリードフレーム1の端面1eは、エッチング液に浸漬される等の工程を経ることで、中央の抉られた形状を呈しているが、リードフレーム1をサイドカットラインl−l上でサイドカットすることにより、上記端面1eは除去されることとなる。
このとき、図3(a),(b)に示す如く、リードフレーム1の端面1eからカットラインl−lまでのサイドカット寸法cを、0.5mm以上に設定することで、エッチング工程において形成された端面1eの抉れた部位を確実に除去することができる。
図1(d)は、リードフレーム1の縁部1gをサイドカットして成るリードフレーム1であり、図4(a),(b)に示す如く、上記端面1eを切除したのちのリードフレーム1の端面1Eは、不用意に抉れた部位の存在しない平坦な面を呈するものとなっている。
図1(d)に示したリードフレーム1に対して、メッキ工程等の周知の処理を施すことによって、上記リードフレーム1は完成した最終的な製品となる。
ここで、リードフレーム1の端面1Eが平坦な面を呈していることで、上述したメッキ工程や搬送の途中に不用意な外力が加わった場合でも、上記端面1Eが容易に潰れて変形してしまうことはない。
なお、上述した実施例においては、個々のディンプル1d,1d…を、リードフレーム1の幅方向に延びる長溝としたが、リードフレーム1と封止樹脂3(図5参照)との密着性を向上させ得る形状であれば、図5(a)に示す如く×形状を呈するディンプル1dを縦横に配列形成する、図5(b)に示す如く+形状を呈するディンプル1dを縦横に配列形成する、図5(c)に示す如く矩形状を呈するディンプル1dを縦横に配列形成する等、様々な形態を採用し得ることは勿論である。
完成したリードフレーム1に対して、個々の単位リードフレーム1sに半導体素子としての発光ダイオード2(図6参照)を搭載する工程、ボンディングワイヤ(図示せず)を介して単位リードフレーム1sと発光ダイオード2とを接続する工程等を経たのち、図6に示す如く、モールド金型10においてリードフレーム1に対する樹脂封止を行う《モールド工程》。
上記リードフレーム1に対して樹脂封止を行うには、先ず、図6(a)に示す如く、モールド金型10における下型10Bと上型10Tとの間に、発光ダイオード2を搭載したリードフレーム1をセットする。
このとき、上述した如く平坦な面を呈しているリードフレーム1の端面1Eは、不用意な外力が加わった場合でも容易に潰れて変形しないので、上記リードフレーム1を挟持する下型10Bと上型10Tとは、互いに正規な相対位置において閉じることとなり、エアベント10aも所期の大きさ(容積)に画成されることとなる。
次いで、図6(b)に示す如く、モールド金型10のモールドゲート(図示せず)からキャビティ10c内に封止樹脂3を注入することで、リードフレーム1に対する樹脂封止が実施され、最終段階においてエアベント10aに封止樹脂3が流入することとなる。
このとき、エアベント10aに流入した封止樹脂3の一部が、リードフレーム1における複数のディンプル1dにも流入することで、リードフレーム1と封止樹脂3との密着性が高まることは言うまでもない。
一方、モールド金型10におけるエアベント10aは、リードフレームの変形に起因して仕様よりも拡大するといった従来の問題を生じることなく、上述したように所期の大きさに画成されることから、不用意に多量の封止樹脂3が流入することはない。
このように、本実施例によれば、リードフレーム1にディンプル1dを形成したことで、リードフレーム1に対する封止樹脂3の密着性が増大し、併せてリードフレーム1の縁部1gをサイドカットして、上記リードフレーム1の変形を抑えたことにより、モールド金型10のエアベント10aに多くの封止樹脂3が流入することを防止でき、かくしてモールド金型10に封止樹脂3が付着・残留することがなくなり、上記モールド金型10に対する清掃作業の頻度を可及的に低減させることが可能となる。
上記モールド金型10に注入した封止樹脂3が固化したのち、ダイシングにより個々のLEDパッケージに個片化することで、半導体装置であるLEDパッケージが製品として完成する。
なお、上述した実施例においては、半導体装置の一態様であるQFNタイプのLEDパッケージを、MAP方式によって製造する方法に本発明を適用した例を示したが、本発明に係る製造方法は、“半導体装置としてのLEDパッケージ”や“QFNタイプの半導体装置”、さらには“MAP方式によって製造される半導体装置”のみを対象とするものではなく、様々な半導体装置の製造方法としても有効に適用し得ることは勿論である。
1M…リードフレーム材、
1…リードフレーム、
1s…単位リードフレーム、
1u…単位リードフレーム群、
1a…部位(エアベントに臨む部位)、
1d…ディンプル、
1g…縁部(エアベントに臨む側の縁部)、
1e…端面(サイドカット前の端面)、
1E…端面(サイドカット後の端面)、
2…発光ダイオード(半導体素子)、
3…封止樹脂、
10…モールド金型、
10T…上型、
10B…下型、
10c…キャビティ、
10a…エアベント、
l…サイドカットライン、
c…サイドカット寸法。

Claims (3)

  1. エッチング加工によってリードフレームを形成し、前記リードフレームに半導体素子を搭載したのち、モールド金型において樹脂封止を行う半導体装置の製造方法であって、
    帯状のリードフレーム材に対して、エッチング加工によってリードパターンを形成するとともに前記モールド金型のエアベントに臨む部位にディンプルを形成することでリードフレームを形成するエッチング工程と、
    前記エッチング工程の後に、前記リードフレームにおける前記モールド金型のエアベントに臨む側の縁部をサイドカットするサイドカット工程と、
    前記サイドカット工程の後に、前記モールド金型において前記リードフレームに対して樹脂封止を行うモールド工程と、
    を含んで成ることを特徴とする半導体装置の製造方法。
  2. 前記半導体素子が、発光ダイオードであることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記サイドカット工程におけるサイドカット寸法が、0.5mm以上であることを特徴とする請求項1記載の半導体装置の製造方法。
JP2013039284A 2013-02-28 2013-02-28 半導体装置の製造方法 Pending JP2014167977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013039284A JP2014167977A (ja) 2013-02-28 2013-02-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039284A JP2014167977A (ja) 2013-02-28 2013-02-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014167977A true JP2014167977A (ja) 2014-09-11

Family

ID=51617541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013039284A Pending JP2014167977A (ja) 2013-02-28 2013-02-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014167977A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643332B1 (ko) * 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192695A (ja) * 2009-02-18 2010-09-02 Mitsui High Tec Inc 半導体装置の製造方法及びそのリードフレームの製造方法
JP2011035142A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192695A (ja) * 2009-02-18 2010-09-02 Mitsui High Tec Inc 半導体装置の製造方法及びそのリードフレームの製造方法
JP2011035142A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101643332B1 (ko) * 2015-03-20 2016-07-27 제엠제코(주) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP5997971B2 (ja) リードフレーム
JP6773197B2 (ja) リードフレームおよびその製造方法
JP2002064114A (ja) 半導体装置及びその製造方法
US20150371933A1 (en) Micro lead frame structure having reinforcing portions and method
JP5549612B2 (ja) 半導体装置の製造方法
JP2007294715A (ja) 半導体装置の製造方法
JP2014167977A (ja) 半導体装置の製造方法
US9054092B2 (en) Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
JP2009088412A (ja) 半導体装置の製造方法
JP6357684B2 (ja) リードフレーム、光半導体装置用樹脂付きリードフレーム及びこれらの製造方法、並びに光半導体装置
US8716845B2 (en) Lead frame strip for reduced mold sticking during degating
US20150144389A1 (en) Method of minimizing mold flash during dambar cut
JP4421934B2 (ja) 半導体装置の製造方法
JP3160584U (ja) 半導体装置
US8273445B2 (en) Reinforced assembly carrier
JP6338406B2 (ja) 半導体装置の製造方法
JP2010056371A (ja) 樹脂封止型半導体装置とその製造方法
JP2013030561A (ja) リードフレーム、成形金型、半導体装置及びパッケージ
JP2018081967A (ja) 半導体装置およびその製造方法
KR101398017B1 (ko) 엠엘에프형 반도체 패키지 및 그 제조 방법
JP6096081B2 (ja) 樹脂封止金型、樹脂封止方法、および樹脂封止金型のクリーニング方法
JP2007005331A (ja) リードフレームおよび樹脂封止型半導体装置
JPH08124950A (ja) 半導体装置の製造方法
JP2015126225A (ja) 半導体装置の製造方法
KR20070013727A (ko) 반도체 패키지 제조용 리드프레임 구조

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606