JP2003229514A - 積層体および樹脂封止パッケージの製造方法 - Google Patents

積層体および樹脂封止パッケージの製造方法

Info

Publication number
JP2003229514A
JP2003229514A JP2002024028A JP2002024028A JP2003229514A JP 2003229514 A JP2003229514 A JP 2003229514A JP 2002024028 A JP2002024028 A JP 2002024028A JP 2002024028 A JP2002024028 A JP 2002024028A JP 2003229514 A JP2003229514 A JP 2003229514A
Authority
JP
Japan
Prior art keywords
barrier layer
alloy
connection terminal
layer
terminal portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002024028A
Other languages
English (en)
Inventor
Yoji Mine
洋二 峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2002024028A priority Critical patent/JP2003229514A/ja
Publication of JP2003229514A publication Critical patent/JP2003229514A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 バリア層で引きはがすことができる積層体を
用いて、選択エッチング技術を利用することで、小型・
薄型化に対応した半導体パッケージをより安価に製造す
ることができる樹脂封止パッケージの製造方法を提供す
る。 【解決手段】 支持部材/バリア層/導体層/内部端子部
で構成される積層体であって、該積層体は、前記支持部
材と、該支持部材に隣接して形成された、CuまたはCu合
金に対してエッチングバリアとして機能する金属または
合金でなるバリア層と、該バリア層に隣接して形成され
たCuまたはCu合金でなる導体層と、該導体層に隣接して
部分的に形成された、導体層に対してエッチングマスク
として機能する金属または合金でなる内部接続端子部と
でなり、前記バリア層には弱接合部が存在する積層体。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は積層体および樹脂封
止パッケージの製造方法に関するものである。
【0002】
【従来の技術】近年携帯電話、ノート型パソコン等とい
った携帯情報機器の急速な普及に伴い、機器の軽量・小
型化ならびに高性能化は急激な進展を遂げており、これ
を構成する電子部品に対しても高密度化が要求されてい
る。特に半導体素子を搭載した半導体パッケージにおい
ては、小型・薄型化が要望されている。
【0003】従来の半導体パッケージにおいてはリード
フレームタイプが主流であった。リードフレームタイプ
は半導体素子の周辺に配置されたインナーリード部と半
導体素子を金属細線で電気的に接合し、インナーリード
部と連続して設けられたアウターリード部を外部接続端
子として使用するものであり、半導体素子、インナーリ
ード、金属細線は樹脂封止されている。また、アウター
リードは封止樹脂より突出しており、折り曲げられて使
用される。
【0004】
【発明が解決しようとする課題】しかしながら、リード
フレームタイプではアウターリード突出部分があるた
め、パッケージサイズが大きくなってしまう。また、半
導体素子の高集積化に対応するには、インナーリードの
ピッチを狭めたいが、厚い素材を用いてプレスまたはエ
ッチングでインナーリードを形成するリードフレームタ
イプパッケージには限界があり、十分な小型化が望めな
い。一方、高密度化に有効な構造を有するBGA(ボール
グリッドアレイ)やLGA(ランドグリッドアレイ)と呼
ばれる面実装タイプの半導体パッケージが主流となりつ
つあるが、これらの半導体パッケージの製造にはレーザ
加工やめっきなどコスト増大の要因となるプロセスを含
んでおり、すべての分野において必ずしも有効ではな
い。本発明の目的は、バリア層で引きはがすことができ
る積層体を用いて、選択エッチング技術を利用すること
で、小型・薄型化に対応した半導体パッケージをより安
価に製造することができる樹脂封止パッケージおよびそ
の製造方法を提供することである。
【0005】
【課題を解決するための手段】本発明者は、バリア層で
引きはがすことができる積層体を用いて、選択エッチン
グ技術を利用することで、小型・薄型化に対応した半導
体パッケージのコスト削減が実現できることを知見し、
本発明に到達した。
【0006】即ち本発明は、支持部材/バリア層/導体層
/内部端子部で構成される積層体であって、該積層体
は、前記支持部材と、該支持部材に隣接して形成され
た、CuまたはCu合金に対してエッチングバリアとして機
能する金属または合金でなるバリア層と、該バリア層に
隣接して形成されたCuまたはCu合金でなる導体層と、該
導体層に隣接して部分的に形成された、導体層に対して
エッチングマスクとして機能する金属または合金でなる
内部接続端子部とでなり、前記バリア層には弱接合部が
存在する積層体である。好ましくは、内部接続端子部の
最表層がAu、Ni、Sn、Agの何れかの金属またはAu、Ni、
Sn、Agの何れかの合金でなる積層体である。また、さら
に好ましくは、バリア層がTi、Ni、Snの何れかの金属ま
たはTi、Ni、Snの何れかの合金でなる積層体である。
【0007】また、本発明の樹脂封止パッケージの製造
方法は、上記何れかの積層体を用いて、内部接続端子部
をエッチングマスクとし、バリア層まで導体層をエッチ
ングして、内部接続端子部を設けた導体パターンを形成
し、半導体素子を前記積層体に固定し、前記内部接続端
子部と前記半導体素子が導通するように金属細線で接続
し、前記導体パターン、内部接続端子部、金属細線、半
導体素子を封止樹脂で埋め固めた後、支持部材を引きは
がして除去し、残留したバリア層を除去し、露出した前
記導体パターンの端部に外部接続端子部を形成する工程
を含む樹脂封止パッケージの製造方法である。好ましく
は、バリア層の除去方法がエッチング法である樹脂封止
パッケージの製造方法である。また、好ましくは、バリ
ア層の除去方法が平面研削法である樹脂封止パッケージ
の製造方法である。
【0008】
【発明の実施の形態】以下に実施例の図を用いて詳しく
本発明について説明する。本発明の重要な特徴は図1に
示すように、CuまたはCu合金に対してエッチングバリア
として機能する金属または合金でなるバリア層(2)に弱
接合部(5)が存在し、支持部材(1)と内部接続端子部(4)
を設けた導体層(3)とを引きはがしにより分離できるこ
とにある。本発明の積層体を用いることの最大の利点
は、選択エッチング技術を利用し、パッケージ部材を形
成した後、不要になった支持部材を引きはがしにより簡
便に除去できる点にある。また、本発明の積層体を用い
ることで、後述する樹脂封止パッケージにおける内部接
続端子部をエッチングマスクとして利用し、導体パター
ンを形成することができるため、効率良く樹脂パッケー
ジを作製することができる。
【0009】以下に、本発明の積層体を用いた樹脂封止
パッケージの製造方法を示して具体的に説明する。例え
ば、図4に示すように、先ず、(d) 支持部材(1)と、該
支持部材に隣接して形成された、CuまたはCu合金に対し
てエッチングバリアとして機能する金属または合金でな
るバリア層(2)と、該バリア層に隣接して形成されたCu
またはCu合金でなる導体層と、該導体層に隣接して部分
的に形成された、CuまたはCu合金に対してエッチングマ
スクとして機能する金属または合金でなる内部接続端子
層(4)とでなり、バリア層(2)に弱接合部(5)を有する積
層体を準備する。
【0010】なお、本発明でいう弱接合部は、後述する
導体層にエッチングで形成した導体パターンを支持でき
る接合力を有し、かつ相対的に導体パターンと封止樹脂
との密着力より弱い接合力を有する部分を指す。したが
って、未接合部が狭ピッチで存在し、巨視的に弱接合部
と見なせるものも含む。この場合、ピッチは導体パター
ンのサイズに対して十分に小さければ良い。また、弱接
合部がバリア層の内部に存在することで、エッチングバ
リアとして機能する際、エッチングにより直接弱接合層
をアタックしないため、導体層のエッチングに対しては
エッチングバリアとして機能でき、かつ導体パターンと
支持部材とを引きはがしにより分離できる程度の適切な
強度に制御することができる。
【0011】(e) 前記積層体の内部接続端子部(4)をエ
ッチングマスクとして、バリア層(2)でエッチングが停
止するように導体層(3)をエッチングし、内部接続端子
部を端部に有する導体パターン(8)を形成する。ここ
で、導体層はCuまたはCu合金でなるため、内部接続端子
部およびバリア層はCuまたはCu合金のエッチング液に対
しては不溶のもの、若しくはエッチング速度が十分に遅
いものでなければならない。特に内部接続端子部は後工
程で接続に使用されるため、Au、Ni、Sn、Agの何れかの
金属またはAu、Ni、Sn、Agの何れかの合金が好ましい。
内部接続端子部の最表層がエッチングバリアとして機能
することが重要であり、内部接続端子部は単層である必
要はなく、積層構造をとっていても良い。一般的に半導
体素子との接続方法に用いられる端子側の処理として
は、Ni/AuめっきやSn/Agめっきなどが用いられており、
好ましい。また、NiやSnの金属または合金を単層で用い
て、導体層をエッチングしたのち、AuやAgの金属または
合金を積層させても良い。積層方法としてはめっきが一
般的ではあり好ましいが、蒸着、スパッタ、イオンプレ
ーティングなどの乾式成膜法を用いても良い。
【0012】バリア層としては、バリア層内に最適な接
合力を有する弱接合部を形成させやすい金属または合金
を選ぶことが望ましく、Ti、Ni、Sn、Ag、Au、Al、Crな
どの金属またはTi、Ni、Sn、Ag、Au、Al、Crなどの合金
が良く、より好ましくは、Ti、Ni、Snの何れかの金属ま
たはTi、Ni、Snの何れかの合金である。特にTiは従来Cu
またはCu合金のエッチング液として用いられている、塩
化第二鉄溶液、塩化第二銅溶液、アルカリエッチャン
ト、硫酸−過酸化水素系エッチング液などに対して、エ
ッチングバリアとして機能する。また、NiやSnはアルカ
リエッチャントに対して有効なエッチングバリアとして
機能する。導体パターンはバンプ形状としても良いし、
配線を引き回した構造としても良い。また、導体パター
ンの断面形状はサイドエッチの影響で内部接続端子部に
隣接する面のほうが、バリア層に隣接する面よりも幅が
小さくなり、内部接続端子部はオーバーハング形状とな
るため、後述の樹脂封止後の引きはがし工程で、導体パ
ターン引きはがれの発生を防止するのに効果的である。
【0013】次に、(f) 半導体素子(9)を(e)で作製し
た積層体にダイボンド(10)で固定する。(g) 半導体素
子(9)と内部接続端子部(4)を金属細線(11)でワイヤーボ
ンディング接続する。(h) 半導体素子(9)と導体パター
ン(8)と内部接続端子部(4)と金属細線(11)を覆うよう
に、封止樹脂で埋め固める。
【0014】そして、図5に示すように、(i) 封止樹
脂(11)で埋め固めた導体パターン(8)および半導体素子
(9)と支持部材(1)を引きはがす。次に、(j) 導体パタ
ーン上に残留したバリア層を除去する。除去方法として
は、CuまたはCu合金に対する選択エッチングによる方法
であっても良いし、平面研削による方法であっても良
い。選択エッチングする場合、ダストの発生がなく、好
ましい。また、平面研削の場合は、半導体素子ごと研削
し、薄型化に有効である。バリア層は必ず、前面除去す
る必要はなく、導体パターンに合わせて残留させ、さら
にその表面に外部接続端子部を形成しても良い。上述の
ように、バリア層が金属で形成されているため、バリア
層の除去方法に選択の幅が広がる。そして、次に(k)
露出した導体パターン表面に外部接続端子部を形成し、
樹脂封止パッケージを得る。外部接続端子部は従来のNi
/AuめっきやSn/Agめっきなどにより形成すると良い。
【0015】得られた樹脂封止パッケージ(14)は図6に
示すように、外部接続端子部(13)にソルダーボール(15)
を搭載しても良いし、図7に示すように、ソルダーボー
ルを用いずに実装に供しても良い。図6に示したソルダ
ーレジスト(16)は導体パターンを保護する役割のもの
で、必要ない場合もある。また、図7に示した放熱部材
(17)は、導体層を利用し、導体パターン形成の際に併せ
て形成すると良い。図8に示すように平面研削によりバ
リア層を除去することにより、パッケージ高さを低くす
ることができ、薄型化に効果がある。
【0016】本発明の積層体の内部端子部はめっき法、
またはエッチング法などで作製すると効率が良い。先
ず、図2に従い、めっき法に関して説明する。 (a) CuまたはCu合金からなる導体層(3)とバリア層(2)
と支持部材(1)からなる積層体を準備する。このバリア
層内には弱接合部(5)が存在するように形成する。バリ
ア層内に弱接合層を有する積層体の作製法としては、導
体層表面にバリア層を形成したものと、支持部材を準備
し、それぞれの表面にイオンボンバードを施し、活性化
した後、付き合わせて接合する表面活性化接合法や、導
体層と支持部材を準備し、真空中でバリア層となる金属
または合金を蒸着し、ロール接合する蒸着ロール接合法
や、めっきにより順次積み上げて形成するめっき法など
があるが、エッチングバリアとして機能し、かつ導体パ
ターンを支持でき、樹脂封止後、支持部材を引きはがす
ことができるような適度な接合力を制御するのに蒸着ロ
ール接合法が好ましい。蒸着ロール接合法で作製した積
層体においては、エッチングバリアとして機能する界面
は導体層とバリア層の界面となり、弱接合部はバリア層
の中間部に形成される蒸着表面同士の接合部となる。そ
のため、独立して制御することができる。支持部材とし
ては引きはがしの際に、破壊しないもので、工程の熱履
歴で変質し難いものが良く、金属でも、樹脂でも良い
が、熱履歴の膨張・収縮に伴い発生する反り等を考慮す
ると、金属が好ましい。具体的にはCu、Cu合金、Fe、ス
テンレス鋼、Fe-Ni系合金、Al、Al合金、Ti、Ti合金な
どが良い。
【0017】(b) 三層積層体の表面にレジスト(6)を付
着させ、所望のパターンを得る。レジストはドライフィ
ルムタイプをラミネートしても良いし、液状タイプをデ
ィッピングやスピンコートなどの方法で塗布しても良
い。付着させたレジストに所望のパターンを描画したフ
ィルムまたはガラス板をのせ、露光し、現像して、めっ
きマスクとする。
【0018】次に、 (c) 内部接続端子部(4)をめっきにより形成する。めっ
きは単層でもよいが、半導体素子接続も考慮して、多層
めっきにしておくと効率が良い。 (d) レジストを剥離し、積層体を得る。
【0019】次に、図3に従い、エッチング法について
説明する。 (a) めっき法の場合と同様の方法で三層箔を製造し、
導体層(3)側表面に内部接続端子形成層(7)を形成し、四
層積層体を準備する。 (b) エッチングマスクとなるレジスト(6)を形成する。 (c) 内部接続端子形成層をエッチングし、内部接続端
子部を形成する。 (d) レジストを剥離し、積層体を得る。
【0020】以上のように、本発明の積層体および樹脂
封止パッケージの製造方法を用いると、薄型・小型化に
対応できる樹脂封止パッケージを安価で得ることができ
る。
【0021】
【発明の効果】本発明によれば、バリア層で引きはがす
ことができる積層体を用いて、選択エッチング技術を利
用することで、小型・薄型化に対応した半導体パッケー
ジをより安価に製造することができる樹脂封止パッケー
ジの製造方法を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の積層体の一例を示す断面模式図であ
る。
【図2】本発明の積層体の製造方法の一例を示す概略図
である。
【図3】本発明の積層体の製造方法の一例を示す概略図
である。
【図4】本発明の樹脂封止パッケージの製造方法の一例
を示す概略図である。
【図5】本発明の樹脂封止パッケージの製造方法の一例
を示す概略図である。
【図6】本発明の樹脂封止パッケージの製造方法により
製造した樹脂封止パッケージの使用例を示す断面模式図
である。
【図7】本発明の樹脂封止パッケージの製造方法により
製造した樹脂封止パッケージの使用例を示す断面模式図
である。
【図8】本発明の樹脂封止パッケージの製造方法により
製造した樹脂封止パッケージの使用例を示す断面模式図
である。
【符号の説明】
1.支持部材、2.バリア層、3.導体層、4.内部接
続端子部、5.弱接合部、6.レジスト、7.内部接続
端子形成層、8.導体パターン、9.半導体素子、1
0.ダイボンド、11.金属細線、12.封止樹脂、1
3.外部接続端子部、14.樹脂封止パッケージ、1
5.ソルダーボール、16.ソルダーレジスト、17.
放熱部材

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 支持部材/バリア層/導体層/内部端子部
    で構成される積層体であって、該積層体は、前記支持部
    材と、該支持部材に隣接して形成された、CuまたはCu合
    金に対してエッチングバリアとして機能する金属または
    合金でなるバリア層と、該バリア層に隣接して形成され
    たCuまたはCu合金でなる導体層と、該導体層に隣接して
    部分的に形成された、導体層に対してエッチングマスク
    として機能する金属または合金でなる内部接続端子部と
    でなり、前記バリア層には弱接合部が存在することを特
    徴とする積層体。
  2. 【請求項2】 内部接続端子部の最表層がAu、Ni、Sn、
    Agの何れかの金属またはAu、Ni、Sn、Agの何れかの合金
    でなることを特徴とする請求項1に記載の積層体。
  3. 【請求項3】 バリア層がTi、Ni、Snの何れかの金属ま
    たはTi、Ni、Snの何れかの合金でなることを特徴とする
    請求項1または2に記載の積層体。
  4. 【請求項4】 請求項1乃至3の何れかに記載の積層体
    を用いて、内部接続端子部をエッチングマスクとし、バ
    リア層まで導体層をエッチングして、内部接続端子部を
    設けた導体パターンを形成し、半導体素子を前記積層体
    に固定し、前記内部接続端子部と前記半導体素子が導通
    するように金属細線で接続し、前記導体パターン、内部
    接続端子部、金属細線、半導体素子を封止樹脂で埋め固
    めた後、支持部材を引きはがして除去し、残留したバリ
    ア層を除去し、露出した前記導体パターンの端部に外部
    接続端子部を形成する工程を含むことを特徴とする樹脂
    封止パッケージの製造方法。
  5. 【請求項5】 バリア層の除去方法がエッチング法であ
    ることを特徴とする請求項4に記載の樹脂封止パッケー
    ジの製造方法。
  6. 【請求項6】 バリア層の除去方法が平面研削法である
    ことを特徴とする請求項4に記載の樹脂封止パッケージ
    の製造方法。
JP2002024028A 2002-01-31 2002-01-31 積層体および樹脂封止パッケージの製造方法 Pending JP2003229514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002024028A JP2003229514A (ja) 2002-01-31 2002-01-31 積層体および樹脂封止パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002024028A JP2003229514A (ja) 2002-01-31 2002-01-31 積層体および樹脂封止パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2003229514A true JP2003229514A (ja) 2003-08-15

Family

ID=27746582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002024028A Pending JP2003229514A (ja) 2002-01-31 2002-01-31 積層体および樹脂封止パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2003229514A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031388A (ja) * 2002-06-21 2004-01-29 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006019363A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007103853A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体装置
JPWO2010052973A1 (ja) * 2008-11-05 2012-04-05 株式会社三井ハイテック 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031388A (ja) * 2002-06-21 2004-01-29 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006019363A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4522167B2 (ja) * 2004-06-30 2010-08-11 三洋電機株式会社 半導体装置およびその製造方法
JP2007103853A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 半導体装置
JPWO2010052973A1 (ja) * 2008-11-05 2012-04-05 株式会社三井ハイテック 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US8230591B2 (en) Method for fabricating an electronic device substrate
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
JP3189703B2 (ja) 半導体装置及びその製造方法
JP3773896B2 (ja) 半導体装置の製造方法
JP2001506057A (ja) 集積回路パッケージ用チップスケールボールグリッドアレイ
US6989291B2 (en) Method for manufacturing circuit devices
JP4052915B2 (ja) 回路装置の製造方法
US7030033B2 (en) Method for manufacturing circuit devices
JP4604641B2 (ja) 半導体装置
JP3786339B2 (ja) 半導体装置の製造方法
JP2001068512A (ja) スティフナ付きtabテープおよびbgaパッケージ
JP2003229514A (ja) 積層体および樹脂封止パッケージの製造方法
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
TWI380425B (en) Fine pitch bump structure and its manufacturing process
JP2006093576A (ja) 半導体装置及びその製造方法
JP3719863B2 (ja) 半導体パッケージおよび製造方法
JP3497774B2 (ja) 配線基板とその製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
JP3076302B2 (ja) 半導体装置
JP3548814B2 (ja) 突起電極の構造およびその形成方法
JP3077649B2 (ja) Tcp用テープを用いた半導体装置
JPH05160288A (ja) 半導体装置実装用基板の製造方法
JP2003318357A (ja) 半導体パッケージの製造方法
JP2008147237A (ja) Qfn用金属積層板及びその製造方法、並びに該qfn用金属積層板を用いたqfnの製造方法
JPH0855947A (ja) 半導体装置とリードフレーム及びこれを用いたリード接合方法