JP2006019363A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 異種材料の境界が外部に露出しない構成の半導体装置およびその製造方法を提供する。
【解決手段】 半導体装置１０Ａは、外部電極１４が下面に設けられた半導体素子１１と、外部電極１４を露出させて半導体素子１１を被覆する封止樹脂１２とを具備する構成となっている。半導体素子１１の表面には電気回路が形成されており、そしてその裏面には外部電極１４が形成されている。半導体素子１１の表面に形成された電気回路と外部電極１４とは、貫通電極１３を介して電気的に接続されている。貫通電極１３は、半導体素子１１を厚み方向に貫通して形成された電極である。
【選択図】 図１

Description

本発明は、面実装型の半導体装置およびその製造方法に関し、特に、内蔵される半導体素子の電極を封止樹脂から露出させる半導体装置およびその製造方法に関する。

図１７を参照して、第１の従来例である半導体装置１００の構成を説明する（例えば特許文献１を参照）。図１７（Ａ）は半導体装置１００の平面図であり、図１７（Ｂ）は半導体装置１００の断面図である。

半導体素子１０３は、ランド１０２の上面に載置された半導体素子１０３と、半導体素子１０３を囲むように配置されたリード１０１を有する構成となっている。

半導体素子１０３の表面に設けた電極とリード１０１とは、金属細線１０４を介して電気的に接続されている。封止樹脂１０５は、半導体素子１０３、ランド１０２、金属細線１０４およびリード１０１を封止している。上記した半導体素子１０３として、受光部あるいは発光部を具備した半導体素子が採用された場合は、封止樹脂１０３として透明性を有する樹脂を採用する。

図１８を参照して、第２の従来例であるＣＳＰ１１０の構成を説明する。図１８（Ａ）はＣＳＰ１１０の斜視図であり、図１８（Ｂ）はその断面図である。

ＣＳＰ１１０は、表面に電気回路が形成された半導体素子１１１と、電気回路が形成された面の半導体素子１１１の表面を被覆する被覆樹脂１１２とを具備する。更に、外部電極１１３は、半導体素子１１１の表面に形成された電気回路と電気的に接続されて、被覆樹脂１１２を貫通して外部に露出している。このように、ＣＳＰ１１０の平面的な大きさは、半導体素子１１１と同等であるので、小型の半導体装置を提供することができる。

半導体素子１１１の表面に形成された電極１１４と外部電極１１３とは、再配線１１５を介して電気的に接続されている。再配線１１５を用いることにより、電極１１４が狭ピッチに形成された場合でも、所定の距離にて離間された外部電極１１３を再配置することができる。
特開平５−１０２４４９号公報（第３頁、第１図）

上述した従来例は以下のような問題を有していた。

第１の従来例では、内蔵される半導体素子１０３のサイズによって、異なるサイズのランドを用意しなければならない問題があった。具体的には、半導体素子１０３はランド１０２の上面に載置されることから、安定した実装を行うために、両者の平面的な大きさは同等にされていた。従って、半導体素子１０３のサイズに応じて、異なる大きさのランドを有するリードフレームを準備する必要があり、このことがコストアップを招いていた。

第２の従来例では、半導体素子１１１と被覆樹脂１１２との境界が側面に露出することにより、使用雰囲気によっては信頼性が低下する問題があった。例えば、前記境界から水分等が内部に侵入してしまう問題があった。特に、自動車の内部等の温度変化が激しい環境にＣＳＰが実装された場合、被覆樹脂と半導体チップには熱応力が加わり、この問題が顕著に発生する。

本発明は上記した問題点を鑑みて成されたものであり、本発明の一つの目的は、半導体素子が載置されるランドを省いて構成される半導体装置およびその製造方法を提供することにある。本発明の他の目的は、異種材料の境界が外部に露出しない構成の半導体装置およびその製造方法を提供することにある。

本発明の半導体装置は、電気回路が一主面に形成され、前記一主面に対向する他の主面に前記電気回路と電気的に接続された電極が設けられた半導体素子と、前記電極を露出させて前記半導体素子を被覆する封止樹脂とを具備することを特徴とする。

更に本発明の半導体装置は、受光部または発光部を含む電気回路が一主面に形成され、前記一主面に対向する他の主面に前記電気回路と電気的に接続された電極が設けられた半導体素子と、前記一主面を被覆する被覆層と、前記電極および前記被覆層を露出させて、前記半導体素子と前記被覆層との境界を被覆する被覆樹脂とを具備することを特徴とする。

更に本発明の半導体装置は、一主面およびそれに対向する他の主面の両方に、内蔵された電気回路と電気的に接続された第１の電極および第２の電極を有する半導体素子と、接続手段を介して前記第１の電極と電気的に接続される導電部材と、前記第２の電極および前記導電部材の両方を露出させた状態で前記半導体素子を封止する封止樹脂とを具備することを特徴とする。

更に本発明の半導体装置は、一主面およびそれに対向する他の主面の両方に、前記一主面に形成されて受光部または発光部を含む電気回路と電気的に接続された第１の電極および第２の電極を有する半導体素子と、接続手段を介して前記第１の電極と電気的に接続される導電部材と、前記一主面を被覆する被覆層と、前記被覆層、前記第２の電極および前記導電部材を露出させた状態で前記半導体素子を封止する封止樹脂とを具備することを特徴とする。

本発明の半導体装置の製造方法は、半導体素子の電極が形成された主面を、シートの表面に貼り付ける工程と、前記シートの表面に封止樹脂を形成し、前記電極を前記封止樹脂から露出させた状態で前記半導体素子を被覆する工程とを具備することを特徴とする。

更に本発明の半導体装置の製造方法は、半導体素子およびそれに一端が接近する導電部材を、シートの表面に貼り付ける工程と、前記半導体素子の表面に設けられた電極と前記導電部材とを電気的に接続する工程と、前記シートの表面に封止樹脂を形成し、前記導電部材を前記封止樹脂から露出させた状態で前記半導体素子を被覆する工程とを具備することを特徴とする。

更に本発明の半導体装置の製造方法は、半導体素子が載置される予定の載置領域に一端が接近するように配置された複数のリードから構成されるユニットが複数個形成されたフレームを用意する工程と、前記フレームをシートの表面に貼着し、前記載置領域に対応する領域の前記シートの表面に前記半導体素子を貼着する工程と、前記半導体素子と前記リードとを電気的に接続する工程と、前記半導体素子および前記リードが封止されるように前記シートの表面に封止樹脂を形成する工程と、前記各ユニットの外周部の前記封止樹脂を切断することにより各前記ユニットを分離することを特徴とする。

更に本発明の半導体装置の製造方法は、第１の分離溝と、載置予定の半導体素子よりも平面的に大きく形成される第２の分離溝と、前記両分離溝が形成されることにより凸状に厚み方向に突出したパッドが表面に形成された導電箔を用意する工程と、一主面およびそれに対向する他の主面の両方に、内蔵された電気回路と電気的に接続された第１の電極および第２の電極を有する前記半導体素子を、前記第１の電極が前記第２の分離溝の底部に当接するように、前記第２の分離溝に配置する工程と、前記半導体素子の上面に位置する第２の電極と、前記パッドとを電気的に接続する工程と、前記半導体素子が封止され且つ前記分離溝が充填されるように封止樹脂を形成する工程と、前記分離溝に充填された前記封止樹脂および前記半導体素子の前記第１の電極が露出するまで、前記導電箔を裏面から除去する工程とを具備することを特徴とする。

本発明の半導体装置に依れば、ウェハスケールＣＳＰの様な、表面に形成される被覆樹脂と半導体チップの界面、半導体チップ内に形成される絶縁層の界面が露出するタイプは、ＣＳＰ全体が樹脂で被覆されるため、安定した特性が得られる。例えば、車載等の使用環境の厳しい状況下の温度変化に対して信頼性が極めて高い半導体装置を提供することができる。

本発明の半導体装置の製造方法に依れば、シートに半導体素子を貼着することにより、従来例のランドを不要にした製造方法を実現することができる。従って、内蔵される半導体素子の大きさに応じて、対応する大きさのランドを有するフレームを用意する必要が無くなる。従って、フレームの共用化を行うことができる。

（第１の実施の形態）
図１から図２を参照して、本形態の半導体装置１０Ａおよびその製造方法を説明する。図１（Ａ）は半導体装置１０Ａの斜視図であり、図１（Ｂ）はその断面図であり、図１（Ｃ）は裏面図である。図１（Ｄ）および図１（Ｅ）は他の形態の半導体装置１０Ａの断面図である。

半導体装置１０Ａは、外部電極１４が下面に設けられた半導体素子１１と、外部電極１４を露出させて半導体素子１１を被覆する封止樹脂１２とを具備する構成となっている。

半導体素子１１は、上面に拡散、ポリシリコンおよび金属材料により電気回路が形成されたＬＳＩチップである。半導体素子１１の上面には、内蔵された電気回路の入力・出力端子、電源端子として機能する電極１１Ａが形成されている。更に、半導体素子１１の上面には、電極１１Ａと電気的に接続された第１の再配線１３Ａが形成されている。この第１の再配線１３Ａにより、貫通電極１３の位置が調整され、電極１１Ａと貫通電極１３が電気的に接続される。

貫通電極１３は、半導体素子１１を厚み方向に貫通して形成された孔に、銅やポリシリコン等の導電部材を埋め込むことにより形成された電極である。この貫通電極１３を介して、半導体素子１１の表面に形成された電気回路と、裏面に形成された外部電極１４とが接続されている。具体的には、貫通電極１３の上部は、第１の再配線１３Ａを介して、半導体素子１１表面に形成された電気回路と接続している。そして、貫通電極１３の下部は、第２の再配線１３Ｂを介して、外部電極１４に接続している。このように、貫通電極１３を用いることにより、チップ裏面に電極を配置することができる。更に、半導体素子１１の表面に形成された電気回路と外部とを、比較的短い経路で接続することが可能となる。従って、高速動作や高放熱に対応した半導体デバイス構成を実現することができる。尚、貫通電極１３は円筒状に形成されており、その径は４０μｍ程度である。また、貫通電極１３は、半導体素子１１の周辺部付近に形成されているが、他の領域に貫通電極１３を設けることも可能である。

外部電極１４は、半導体素子１１の下面に形成されており、下面が封止樹脂１２から外部に露出している。この外部電極１４は、半導体素子１０Ａ全体の入出力端子として機能する電極である。ここでは、半導体素子１１の下面に形成された第２の再配線１３Ｂを介して、外部電極１４は貫通電極１３から離間して配置されている。しかしながら、第２の再配線１３Ｂを排除して、貫通電極１３の直下に外部電極１４を形成することも可能である。外部電極１４の平面的な大きさは、例えば径が３００μｍ程度の円形である。

図１（Ｃ）の裏面図を参照して、外部電極１４は、半導体素子１０Ａの外形を成す封止樹脂１２からマトリックス状に露出している。更にこの図では、貫通電極１３が形成される平面的な位置を、黒丸で示している。貫通電極１３と外部電極１４とは、平面的に異なる位置に形成され、両者は第２の再配線１３Ｂにより接続されている。図示の如く、この第２の再配線１３Ｂを採用することにより、半導体素子１１の裏面の任意の箇所に、外部電極１４を形成することが可能となる。ここでは、封止樹脂１２から露出する外部電極１４が入出力用のパッドとして機能するＬＧＡ（Land Grid Array）が形成されている。更に、露出する外部電極１４に半田ボール等のロウ材を付着させたＢＧＡ（Ball Grid Array）を形成することも可能である。

封止樹脂１２は、外部電極１４を下面から露出させて半導体素子１１を封止している。具体的には、半導体装置１０Ａの主たる外形を形成しているのは封止樹脂１２であり、他の構成要素は、露出する外部電極１４を除いて封止樹脂１２により封止されている。封止樹脂１２の材料としては、熱硬化性樹脂あるいは熱可塑性樹脂の両方を全般的に採用することができる。更に、放熱性が考慮されて、フィラーが混入された樹脂が封止樹脂１２の材料として採用される。

上述した半導体装置１０Ａは、ＣＳＰの側面に形成される界面、封止樹脂と半導体チップの界面、半導体チップに形成されるＳｉＯ２、ＴＥＯＳ、ＳｉＮ等の絶縁層の界面が封止樹脂１２により保護されている。従って、構成要素の境界部からの水分等の侵入を抑止できる構成となっている。

図１（Ｄ）の断面図を参照して、他の形態の半導体装置１０Ａを説明する。この図に示す半導体装置１０Ａでは、電気回路が形成される半導体素子１１の主面に、外部電極１４が形成されている。ここでは、半導体素子１１の主面は紙面にて下面に位置している。ここでは、外部電極１４が、厚み方向に突出しているので、半導体素子１１の下方に、封止樹脂１２が充填されるための間隙を確保することができる。他の構成は、図１（Ａ）等に示す半導体装置１０Ａと基本的に同様である。

図１（Ｅ）を参照して、他の形態の半導体装置１０Ａの構成を説明する。ここでは、外部電極１４の電気的コンタクト部分を除いて被覆樹脂１２Ａがチップの裏面にカバーされている。この構成により、半導体素子１１の下面が被覆樹脂１２Ａにより被覆されているので、モールドの工程にて半導体素子１１の下面に封止樹脂１２を充填させる必要がない。従って、半導体素子１１の下面に封止樹脂１２が回り込まないことによるボイドの発生を抑止することができる。

次に図２を参照して、図１に構成を示した半導体装置１０Ａの製造方法を説明する。図２の各図は、各工程を示す断面図である。

図２（Ａ）を参照して、先ず、シート３６の表面に半導体素子１１を貼着する。シート３６は、熱に対して伸縮性の低い素材から採用される。例えば、ＰＥＴ（ポリエチレンテレフタレート）材等を用いることができる。更に、シート３６の表面には、予め半導体素子１１を接着させるために接着剤が塗布される。ここでは、半導体素子１１の下方に突出する外部電極１４の裏面が、シート３６の表面に貼着されることで、半導体素子１１が固定される。シート３６の表面には、等間隔で複数個の半導体素子１１が配置されている。ここで、半導体素子１１がマトリックス状に複数個配置されている。本形態では、１つの半導体装置を形成する構成要素の集合をユニット１９と表現する。従って、ここでは、シート３６の表面に複数個のユニット１９が形成される。尚、図１（Ｅ）に示したような半導体装置を製造する場合は、半導体素子１１の表面を被覆する被覆樹脂１２Ａが、シート３６の表面に貼着される。

図２（Ｂ）を参照して、次に、各半導体素子１１が被覆されるように封止樹脂１２を形成する。封止樹脂１２の形成方法としては、トランスファーモールド、インジェクションモールド、ポッティング等の封止方法を採用することができる。ここでは、上金型２０Ａおよび下金型２０Ｂを用いたトランスファーモールド法で説明している。

先ず、表面に半導体素子１１が載置されたシート３６を下金型２０Ｂの表面に載置する。次に、上金型２０Ａと下金型２０Ｂとを当接させ、キャビティ２０Ｃの内部に複数個の半導体素子１１を収納させる。次に、金型に設けた不図示のゲートから、キャビティ２０Ｃの内部に封止樹脂１２を注入する。このことにより、シート３６の表面に載置された半導体素子１１は、封止樹脂１２により封止される。また、半導体素子１１の外部電極１４の裏面は、シート３６の表面に当接していることから、封止後にシートを剥がすことにより、露出する。更に、本工程では、半導体素子１１の下面とシート３６の表面の間にも被覆樹脂１２が充填される。

次に、図２（Ｃ）を参照して、図１（Ｅ）に示すタイプの半導体素子１１を、シート３６の上面に載置してモールドする方法を説明する。ここでは、半導体素子１１の下面に形成された被覆樹脂１２Ａがシート３６の表面に当接している。更に、本形態では、半導体素子１１がシート３６に沈み込む。そこで本形態では、被覆樹脂１２Ａの厚みＬ１を、この沈み込みの量Ｌ２よりも厚くすることにより、被覆樹脂１２Ａと半導体素子１１との界面Ｋを封止樹脂１２により封止している。このことにより、半導体素子１１と被覆樹脂１２との境界Ｋを含めて半導体素子１２の封止を行うことが可能となる。具体的には、被覆樹脂１２Ａの厚みＬ１が沈み込みの量Ｌ２と同等以下である場合を考えると、境界Ｋがシート３６の表面よりも下方に位置する。従って、この場合では、境界Ｋが封止樹脂１２により封止されず、外部に露出してしまう恐れがある。そこで本形態では、被覆樹脂１２Ａの厚みＬ１をＬ２よりも厚くすることで、境界Ｋをシート３６の上面よりも上方に位置させて、境界Ｋを含めた半導体素子１１の封止を行っている。上記した工程により、封止樹脂１２から被覆樹脂１２Ａが僅かに外部に突出した構成となる。

図２（Ｄ）を参照して、次に、各ユニット１９を分割することで、個々の半導体装置を得る。具体的には、分割線２１に沿ってダイシングを行う。

上記した製造工程では、研削等等の工程に依らずに、外部電極１４を露出させた状態で封止樹脂１２を形成することができる。従って、接続信頼性を向上させた半導体装置を提供することができる。

（第２の実施の形態）
図３および図４を参照して、半導体装置１０Ｂおよびその製造方法を説明する。本形態にて説明する半導体装置１０Ｂでは、半導体素子１１の表面に、受光部または発光部を含む電気回路が形成されている。少なくとも発光面または受光面には、ガラス等の透明な被覆層１５が配置されている。また透明樹脂を被覆しても良い。この被覆層１５は、表面を除いて、光を遮断する通常の封止樹脂１２で封止されている。

図３（Ａ）を参照して、半導体装置１０Ｂの主たる外形を形成する封止樹脂１２の上面からは、被覆層１５の一表面が外部に露出している。更に、図３（Ｃ）から判るように、封止樹脂１２の裏面からは外部電極１４が露出している。

図３（Ｂ）を参照して、半導体素子１１の表面には、受光部または発光部を含む電気回路が形成されている。即ち、半導体素子１１は、いわゆる光半導体素子である。受光素子としては、ＣＣＤ（Charged Coupled Device）イメージセンサやＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像素子や、フォトダイオードやフォトトランジスタ等のフォトセンサを採用することができる。発光素子としては、発光ダイオードまたは半導体レーザーを採用することができる。

被覆層１５は、半導体素子１１の表面に於いて、少なくとも受光部または発光部を被覆するように形成されている。更に、被覆層１５の上面は、全体を封止する封止樹脂１２から外部に露出している。被覆層１５の材料としては、半導体素子１１に入・出力される光に対して透明なものが用いられる。例えば、半導体素子１１が可視光線を感知する素子であれば、可視光線に対して透明性を有する材料が被覆層１５として採用される。具体的には、ガラス板またはアクリル板等を被覆層１５として用いることができる。更に、半導体素子１１がＣＣＤイメージセンサ等の撮像素子である場合は、フィルタ等が付加される。

封止樹脂１２は、外部電極１４および被覆層１５を露出させた状態で構成要素を封止している。更に、封止樹脂１２は、半導体素子１１と被覆層１５との境界面、半導体素子に積層される絶縁膜の界面等を被覆している。従って、この境界面からの水分等の侵入が封止樹脂により抑止されている。封止樹脂１２の他の詳細は、第１の実施の形態と同様である。

図３（Ｃ）を参照して、外部電極１４の下面は、封止樹脂１２から外部に露出している。貫通電極１３および外部電極１４の詳細は、第１の実施の形態と同様である。上記した半導体装置１０Ｂでは、被覆層１５および外部電極１４の電気的接続部分が露出するように封止樹脂１２により被覆されている。

次に図４を参照して、上述した半導体装置１０Ｂの製造方法を説明する。

図４（Ａ）を参照して、先ず、第１のシート３６Ａの表面に複数個の半導体素子１１を配置する。各半導体素子１１の上面は、被覆層１５により被覆されている。そして、各回路素子１１の下面から突出する外部電極１４が、第１のシート３６Ａの表面に貼着される。第１のシート３６Ａとしては、第１の実施の形態にて説明したシート３６と同様のものを採用することができる。被覆層１５として、ガラスやアクリルを用いる場合、予め接着剤が塗布されたモノを用いると比較的簡単に組立が可能である。

図４（Ｂ）を参照して、次に、各半導体素子１１の封止を行う。ここでは、金型を用いた封止樹脂１２の形成方法を説明する。先ず、下金型２０Ｂの上面に、半導体素子１１が配置された第１のシート３６Ａを配置する。次に、上金型２０Ａと下金型２０Ｂとを噛み合わせることにより、キャビティ２０Ｃの内部に半導体素子１１を収納させる。ここで、キャビティ２０Ｃを構成する上金型２０Ａの内壁には、第２のシート３６Ｂが貼着されている。そして、各半導体素子１１の上部に配置された被覆層１５の上面は、この第２のシート３６Ｂにより被覆されている。次に、金型に設けたゲートからキャビティ２０Ｃに封止樹脂１２を封入することで、各半導体素子１１の封止を行う。

第２のシート３６Ｂとしては、上述した第１のシート３６Ａと同様のものを採用することができる。更に、上述の説明では、上金型２０の内壁の殆どを第２のシート３６Ｂにて被覆していたが、個々の被覆層１５の上面を個別に第２のシート３６Ｂにて保護することもできる。この場合でも、被覆層１５の上面を露出させた状態で、封止樹脂１２の形成を行うことができる。更に、この場合では、第２のシート３６Ｂの厚みに対応して、被覆層１５の表面が封止樹脂１２から凹状に形成される。

シートがあることにより、被覆層の表面保護が可能となり、更には、シートが柔らかく当接部材が若干潜り込むため、被覆層、外部電極は、封止後にシートを剥がすと、封止樹脂から突状に若干突出する。

図４（Ｃ）を参照して、次に、各ユニット１９の境界に位置する封止樹脂１２を切断することにより、個々の半導体装置１０Ｂを得る。本工程の詳細は、上述した第１の実施の形態と同様である。

（第３の実施の形態）
図５および図６を参照して、本形態の半導体装置１０Ｃおよびその製造方法を説明する。本形態の半導体装置１０Ｃでは、内蔵される半導体素子１１の表面に第１の電極１１Ａが形成され、更に裏面には第２の電極１１Ｂが形成されている。ここでは、電気回路が形成される面と同一の面に形成される電極を第１の電極１１Ａと呼ぶ。また、電気回路が形成される面とは反対の面に形成される電極を、第２の電極１１Ｂと呼ぶ。

図５（Ａ）および図５（Ｂ）を参照して、半導体装置１０Ｃは、半導体素子１１とそれと電気的に接続されたパッド１６とが封止樹脂１２により被覆されている。そして、半導体素子１１の裏面から突出する第２の電極１１Ｂとパッド１６とが、封止樹脂１２の裏面から露出する構成となっている。

図５（Ｂ）を参照して、半導体素子１１の詳細を説明する。半導体素子１１の表面には電気回路が構成されている。そして、この電気回路と電気的に接続された第１の電極１１Ａが、半導体素子１１の表面の周辺部に形成されている。ここでは、第１の電極１１Ａは、貫通電極１３よりも外周部寄りに形成されている。しかしながら、貫通電極１３よりも内側に第１の電極１１Ａを形成することも可能である。

貫通電極１３は、半導体素子１１の表面に形成された電気回路と電気的に接続されて、半導体素子１１を厚み方向に貫通して、その裏面まで延在している。そして、第２の電極１１Ｂは、半導体素子１１の裏面に形成された電極であり、貫通電極１３を介して、表面の電気回路と電気的に接続されている。

パッド１６は、半導体素子１１と電気的に接続されて裏面が外部に露出する導電部材である。パッド１６は、金属細線１７を介して、半導体素子１１の上面に形成された第１の電極１１Ａと電気的に接続されている。更に、パッド１６は、半導体素子１１を囲むように複数個が配置されている。

図５（Ｃ）を参照して、半導体装置１０Ｃの裏面の構成を説明する。封止樹脂１２の裏面からは、第２の電極１１Ｂとパッド１６とが露出している。また、第２の電極１１Ｂは、半導体素子１１が載置される領域の裏面に露出している。パッド１６は、チップの外周に位置し、裏面の周辺で露出している。

本形態の半導体装置１０Ｃでは、２つの経路で外部端子と半導体素子１１とが電気的に接続されている。第１の経路は、半導体素子１１の表面に形成された第１の電極１１Ａ、金属細線１７、パッド１６から成る経路である。第２の経路は、半導体素子１１の表面に形成された電気回路、貫通電極１３、第２の電極１１Ｂである。第１の経路と第２の経路を比較すると、第１の経路は金属細線を介していることから、経路の抵抗値が比較的大きくなる。従って、半導体素子１１に入出力される電気信号の電流値の大小に従って、上記経路を使い分けることができる。具体的には、電流値が大きい電気信号を第２の経路を用いて入出力を行い、電流値が小さい電気信号を第１の経路を用いて入出力を行うことができる。このことにより、抵抗値が大きい第１の経路に、電流値が大きい電気信号が通過することによる発熱等の弊害を抑止することができる。また被覆層の形状により、どうしても被覆層と重なる第一の電極が有れば、これは貫通電極を介して形成せざるを得ない。

次に、図６を参照して、上記した半導体装置１０Ｃの製造方法を説明する。図６の各図は、各工程を示す断面図である。

図６（Ａ）を参照して、先ず、シート３６の表面に半導体素子１１およびパッド１６を貼着する。ここでは、半導体素子１１およびその周辺部に配置されるパッド１６により一つのユニット１９が形成されている。半導体素子１１は、下面に露出する第２の電極１１Ｂが、シート３６の表面に貼着される。

図６（Ｂ）を参照して、半導体素子１１表面の周辺部に形成された第１の電極１１Ａと、パッド１６の上面とを、金属細線１７を介して電気的に接続する。

図６（Ｃ）を参照して、次に、各ユニット１９の封止を行う。具体的には、表面に半導体素子１１およびパッド１６が貼着されたシート３６を、下金型２０Ｂの表面に載置する。そして、上金型２０Ａと下金型２０Ｂとでキャビティ２０Ｃを形成した後に、封止樹脂１２をキャビティ２０Ｃに注入することで、封止を行う。この工程では、半導体素子１１の裏面に形成された第２の電極１１Ｂと、パッド１６の裏面が、封止樹脂１２から露出する構成となる。

図６（Ｄ）を参照して、次に、各ユニット１９同士の境界にて封止樹脂１２を切断することにより、個々の半導体装置１０Ｃを得る。

上記した本形態の半導体装置の製造方法では、半導体素子１１を載置させるランドを省いた構成となっている。従って、本形態の製造方法は、内蔵される素子のサイズが変更された場合でも、パッド１６が載置される位置を調節するだけで対応することができる。このことから、内蔵される半導体素子に応じてランドを形成していた従来例と比較すると、製造コストを低減させることができる。

（第４の実施の形態）
図７および図８を参照して、本形態の半導体装置１０Ｄおよびその製造方法を説明する。本形態の半導体装置１０Ｄの基本的な構成は、第３の実施の形態にて説明した半導体装置１０Ｃと同様であり、相違点は被覆層１５を有する点である。この相違点を中心に以下の説明を行う。

図７（Ａ）および図７（Ｂ）を参照して、半導体装置１０Ｄには、周辺にパッド１６が内蔵され、このパッド１６で囲まれる内側に半導体素子１１が配置されている。そして、半導体素子１１の表面を被覆する被覆層１５は、封止樹脂１２の上面から外部に露出している。また、半導体素子１１の裏面に設けた第２の電極１１Ｂおよびパッド１６の裏面は、封止樹脂１２の裏面から露出している。

半導体素子１１の表面には、受光素子または発光素子を含む電気回路が形成されている。この受光素子および発光素子の詳細は、上述した第２の実施の形態と同様である。半導体素子１１の周辺部は第１の電極１１Ａが形成されている。第１の電極１１Ａが形成される領域の半導体素子１１の表面は、被覆層１５により被覆されない。そして、第１の電極１１Ａとパッド１６とは、金属細線１７を介して電気的に接続されている。

図７（Ｃ）の裏面図を参照して、封止樹脂１２の裏面には、第２の電極１１Ｂとパッド１６の裏面が露出する。ここでは、半導体素子１１が載置される領域の内部に第２の電極１１Ｂが露出している。更に、第２の電極１１Ｂを囲むようにパッド１６の裏面が露出している。

次に、図８を参照して、上述した半導体装置１０Ｄの製造方法を説明する。図８の各図は、各工程を示す断面図である。

図８（Ａ）を参照して、先ず、第１のシート３６Ａの表面に、各ユニット１９を構成する半導体素子１１およびパッド１６を貼着する。各ユニット１９では、中央部付近に半導体素子１１が配置され、その半導体素子１１を囲むようにパッド１６が配置される。半導体素子１１は、その裏面に形成された第２の電極１１Ｂが第１のシート３６Ａの表面に貼着されることで、その位置が固定されている。また、半導体素子１１の表面は、被覆層１５により被覆されている。

図８（Ｂ）を参照して、次に、各ユニット１９の半導体素子１１とパッド１６とを金属細線１７により電気的に接続する。

図８（Ｃ）を参照して、次に、各ユニット１９の封止を行う。具体的には、下金型２０Ｂに半導体素子１１が設けられた第１のシート３６Ａを収納させ、上金型２０Ａおよび下金型２０Ｂにて形成されるキャビティ２０Ｃに樹脂１２を注入する。第２の電極１１Ｂおよびパッド１６の裏面は、第１のシート３６Ａにて保護された状態で封止が行われる。また、被覆層１５は、第２のシート３６Ｂにて保護された状態で封止が行われる。

図８（Ｄ）を参照して、第１のシート３６Ａ、第２のシート３６Ｂから剥がし、分割線２１にてダイシングを行うことにより、個別の半導体装置が製造される。

（第５の実施の形態）
本形態では、図９から図１３を参照して、フレーム２２を用いて多数個の半導体装置を製造する製造方法を説明する。尚、本形態の製造方法は、上述した各実施の形態に適用可能である。

図９を参照して、先ず、フレーム２２を用意する。図９（Ａ）はフレーム２２の全容を示す平面図であり、図９（Ｂ）はフレーム２２に形成されるブロック２３の一つを拡大した平面図である。

図９（Ａ）を参照して、フレーム２２は、銅を主材料とする板状のシートであり、打ち抜き加工またはエッチング加工等により形成されている。

フレーム２２には、複数のブロック２３が形成されている。ここでは、５個のブロック２３が所定の距離で離間されて列状に配置されている。各ブロック２３の間には、スリット２４が形成されている。このスリット２４を設けることにより、モールド工程時の熱応力を吸収することができる。フレーム２２の長手方向の周辺部には、フレーム２２を貫通して設けられたガイドホール２５が形成されている。このガイドホール２５は、各工程にてフレーム２２の位置を調整する際に用いられる。

図９（Ｂ）を参照して、ブロック２３の詳細を説明する。ブロック２３の内部には、格子状に連結部が延在して各ユニット１９を形成している。具体的には、第１の連結部２８が、紙面上にて横方向に等間隔に延在している。更に、第２の連結部２９は、紙面上にて垂直方向に延在している。そして、これらの連結部により囲まれるユニット１９の内部に、半導体素子１１の載置領域２６が規定されている。ユニット１９の外周部に位置する第１の連結部２８および第２の連結部２９からは、内側に向かって複数個のリード２７が延在している。

載置領域２６の大きさは、載置予定の半導体素子１１のサイズが数種類有る場合は、その中で最もサイズが大きい半導体素子１１に対応した大きさにするのが好適である。載置領域２６と同等以下のサイズの半導体素子１１であれば共通のフレームで実装が可能となる。

図１０（Ａ）および図１０（Ｂ）を参照して、フレーム２２の全体がシート３６に貼り付けられることにより、リード２７の裏面もシート３６に貼り付けられている。そして、各ユニット１９の内部にて、半導体素子１１がシート３６の表面に貼着される。ここでは、半導体素子１１の裏面に形成された第２の電極１１Ｂが、シート３６の表面に貼着される。また、裏面に電極を具備しない半導体素子１１に於いては、素子の裏面が直にシート３６の表面に貼着される。

図１１を参照して、次に、各ユニット１９の半導体素子１１とリード２７とを電気的に接続する。ここでは、半導体素子１１の上面に設けた第１の電極１１Ａと、リード２７とを金属細線１７を介して電気的に接続している。

図１２を参照して、次に、半導体素子１１の封止を行う。図１２（Ａ）は本工程を示す断面図であり、図１２（Ｂ）は封止された後の状態を示す平面図である。

図１２（Ａ）を参照して、ここでは、上金型２０Ａおよび下金型２０Ｂで形成されるキャビティ２０Ｃに樹脂を注入することで、半導体素子１１の封止を行っている。具体的には、下金型２０Ｂの上面にシート３６を載置して、上金型２０Ａと下金型２０Ｂとを噛み合わせることにより、１つのブロック２３内の複数個のユニット１９を、１つのキャビティ２０Ｃに収納させる。次に、キャビティ２０Ｃに封止樹脂１２を封入させることにより、半導体素子１１の封止を行う。ここでは、半導体素子１１の裏面に形成された第２の電極１１Ｂと、リード２７をシート３６に貼り付けた状態で封止を行っている。従って、第２の電極１１Ｂとリード２７とは、封止樹脂１２の下面から外部に露出する。

図１２（Ｂ）を参照して、各ブロック２３は、１つの一体化した封止樹脂１２により被覆されている。また全てのブロック２３を一体にモールドすることも可能である。しかしながら、モールド後に全体の反りが発生する等の問題がある。

図１３の断面図を参照して、次に、各ユニット１９の分割線２１に沿ってダイシングを行う。また、この工程は、樹脂封止された各ブロック２３を、フレーム２２から分離させてから行っても良い。

（第６の実施の形態）
本実施の形態では、図１４から図１６を参照して、他の形態の半導体装置１０Ｅおよびその製造方法を説明する。

先ず、図１４を参照して、半導体装置１０Ｅの構成を説明する。図１４（Ａ）は半導体装置１０Ｅの斜視図であり、図１４（Ｂ）はその断面図であり、図１４（Ｃ）は裏面図である。また、図１４（Ｄ）は他の形態の半導体装置１０Ｅの断面図である。

図１４（Ａ）から図１４（Ｃ）を参照して、半導体装置１０Ｅの主たる外形を成す封止樹脂１２の表面からは被覆層１５が露出している。更に、被覆層１５が露出する面に対向する面の封止樹脂１２からは、外部端子を構成するパッド１６の裏面および第２の電極１１Ｂが露出している。

半導体素子１１の表面には、受光部または発光部を有する電気回路が形成されている。更に、電気回路が形成された半導体素子１１の表面は、被覆層１５により被覆されている。また、半導体素子１１の周辺部には、第１の電極１１Ａが形成されている。第１の電極１１Ａとパッド１６とは、金属細線１７を介して電気的に接続されている。半導体素子１１の表面に形成された電気回路と、裏面に形成された第２の電極１１Ｂとは、貫通電極１３を介して電気的に接続されている。また、半導体素子１１の裏面には、接着樹脂３５が形成されている。この接着樹脂３５は、金属材料の表面に半導体素子１１を固定させるために用いられるものである。このことから、接着樹脂３５を省いて全体を構成することも可能である。

第２の電極１１Ｂとパッド１６の裏面は、封止樹脂１２の下面から露出している。封止樹脂１２の下面は全面的にレジスト３０により被覆されており、このレジスト３０に形成された開口部から、第２の電極１１Ｂとパッド１６の裏面が露出している。更に、露出する第２の電極１１Ｂとパッド１６の裏面には、半田等のロウ材を付着させた半田電極３１が形成されている。

エッチングにより形成されるパッド１６の側面は、内側に湾曲する形状となっている。この形状により、パッド１６と封止樹脂１２との機械的な結合が確保されている。

図１４（Ｃ）を参照して、他の形態の半導体装置１０Ｅの構成を説明する。ここでは、半導体素子１１の表面を被覆する被覆樹脂１５を省いた構成が実現されている。従って、封止樹脂１２から露出する構成要素は、第２の電極１１Ｂおよびパッド１６の裏面のみである。このことから、この図に示す半導体装置は、耐湿性に優れている。

次に、図１５および図１６を参照して、上述した半導体装置１０Ｅの製造方法を説明する。図１５および図１６の各図は、各構成を示す断面図である。

図１５（Ａ）を参照して、先ず、銅などの金属から成る導電箔３２を用意して、パッド１６等の導電パターンとなる領域に対応する導電箔３２の表面をレジスト３３で被覆する。次に、導電箔３２の表面からウエットエッチングを行うことにより、導電箔の表面に分離溝３４を形成する。本工程では、第１の分離溝３４Ａおよび第２の分離溝３４Ｂを形成する。第１の分離溝３４Ａは、パッド１６等の導電パターン同士を分離させる分離溝である。それに対して第２の分離溝３４Ｂは、半導体装置に内蔵される半導体素子１１が底部に配置される分離溝である。このことから、第２の分離溝３４Ｂの平面的な大きさは、この部分に載置予定の半導体素子１１よりも大きく形成される。

図１５（Ｂ）を参照して、次に、第２の分離溝３４Ｂに半導体素子１１を載置して、半導体素子１１とパッド１６とを電気的に接続する。半導体素子１１は、接着樹脂３５を介して、第２の分離溝３４Ｂの底面に貼着される。ここでは、半導体素子１１の裏面に形成された第２の電極１１Ｂが、第２の分離溝３４Ｂの底面に当接させている。このことにより、導電箔３２の裏面を除去する後の工程にて、第２の電極１１Ｂを外部に露出させることができる。半導体素子１１の周辺部に形成された第１の電極１１Ａとパッド１６の表面とは、金属細線１７を介して電気的に接続される。尚、接着樹脂３５を用いずとも半導体素子１１の固定が行える場合は、接着樹脂３５を省いても良い。

図１５（Ｃ）を参照して、次に、半導体素子１１が被覆されるように導電箔３２の表面に封止樹脂１２を形成する。ここでは、上金型２０Ａおよび下金型２０Ｂを用いたモールドを行っている。具体的には、下金型２０Ｂの表面に導電箔３２を載置する。次に、上金型２０Ａおよび下金型２０Ｂを噛み合わせることにより、キャビティ２０Ｃに半導体素子１１を収納させる。次に、キャビティ２０Ｃに封止樹脂１２を封入させることにより、半導体素子１１を封止する。半導体素子１１を被覆する被覆層１５の上面は、上金型２０Ａの内壁に貼り付けられたシート３６により、保護された状態で封止が行われる。

図１６（Ａ）を参照して、前工程にて樹脂封止が行われた状態の断面図を示す。第１の分離溝３４Ａおよび第２の分離溝３４Ｂには、封止樹脂１２が充填される。そして、シート３６により保護された被覆層１５の表面は、封止樹脂１２から外部に露出している。尚、接着樹脂３５を省いた工程を行った場合は、半導体素子１１の下部にも、封止樹脂１２が充填される。

図１６（Ｂ）を参照して、分離溝３４に充填された封止樹脂１２が露出するまで、導電箔３２を裏面から除去する。このことにより、各パッド１６が電気的に分離する。更に、第２の分離溝３４Ｂに充填された封止樹脂１２および接着樹脂３５も裏面から露出する。また、半導体素子１１の裏面に形成された第２の電極１１Ｂは、接着樹脂３５から外部に露出している。尚、接着樹脂３５を省いた工程の場合は、封止樹脂１２から、第２の電極１１Ｂが露出する構成となる。

図１６（Ｃ）を参照して、次に、パッド１６等が露出する面の封止樹脂１２に、レジスト３０を形成する。更に、レジスト３０の開口部から露出する第２の電極１１Ｂの裏面およびパッド１６に、外部電極を形成する。その後に、分割線２１の部分にて封止樹脂１２を分離することにより、半導体装置１０Ｅを得る。

本発明の第１の実施の形態の半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）、裏面図（Ｃ）、断面図（Ｄ）、断面図（Ｅ）である。 本発明の第１の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 本発明の第２の実施の形態の半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）、裏面図（Ｃ）である。 本発明の第２の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の第３の実施の形態の半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）、裏面図（Ｃ）である。 本発明の第３の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 本発明の第４の実施の形態の半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）、裏面図（Ｃ）である。 本発明の第４の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。 本発明の第５の実施の形態の半導体装置の製造方法を説明する平面図（Ａ）、平面図（Ｂ）である。 本発明の第５の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。 本発明の第５の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。 本発明の第５の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。 本発明の第５の実施の形態の半導体装置の製造方法を説明する断面図である。 本発明の第６の実施の形態の半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）、裏面図（Ｃ）、断面図（Ｄ）である。 本発明の第６の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 本発明の第６の実施の形態の半導体装置の製造方法を説明する断面図（Ａ）−（Ｃ）である。 従来の半導体装置を説明する平面図（Ａ）、断面図（Ｂ）である。 従来の半導体装置を説明する斜視図（Ａ）、断面図（Ｂ）である。

符号の説明

１０Ａ〜１０Ｅ 半導体装置
１１ 半導体素子
１２ 封止樹脂
１３ 貫通電極
１４ 外部電極
１５ 被覆層
１６ パッド
１７ 金属細線
１９ ユニット
２０Ａ 上金型
２０Ｂ 下金型
２１ 分割線
２２ フレーム
２３ ブロック
２４ スリット
２５ ガイドホール
２６ 載置領域
２７ リード
２８ 第１の連結部
２９ 第２の連結部
３０ レジスト
３１ 半田電極
３２ 導電箔
３３ レジスト
３４Ａ 第１の分離溝
３４Ｂ 第２の分離溝
３５ 接着樹脂
３６ シート

Claims (25)

1. 電気回路が一主面に形成され、前記一主面に対向する他の主面に前記電気回路と電気的に接続された電極が設けられた半導体素子と、
   前記電極を露出させて前記半導体素子を被覆する封止樹脂とを具備することを特徴とする半導体装置。
2. 受光部または発光部を含む電気回路が一主面に形成され、前記一主面に対向する他の主面に前記電気回路と電気的に接続された電極が設けられた半導体素子と、
   前記一主面を被覆する被覆層と、
   前記電極および前記被覆層を露出させて、前記半導体素子と前記被覆層との境界を被覆する被覆樹脂とを具備することを特徴とする半導体装置。
3. 前記半導体素子の前記電気回路と前記電極とは、前記半導体素子を厚み方向に貫通して接続されることを特徴とする請求項１または請求項２記載の半導体装置。
4. 前記被覆層は、前記受光部が受光する光または前記発光部が発光する光に対して透明な材料から成ることを特徴とする請求項２記載の半導体装置。
5. 一主面およびそれに対向する他の主面の両方に、内蔵された電気回路と電気的に接続された第１の電極および第２の電極を有する半導体素子と、
   接続手段を介して前記第１の電極と電気的に接続される導電部材と、
   前記第２の電極および前記導電部材の両方を露出させた状態で前記半導体素子を封止する封止樹脂とを具備することを特徴とする半導体装置。
6. 一主面およびそれに対向する他の主面の両方に、前記一主面に形成されて受光部または発光部を含む電気回路と電気的に接続された第１の電極および第２の電極を有する半導体素子と、
   接続手段を介して前記第１の電極と電気的に接続される導電部材と、
   前記一主面を被覆する被覆層と、
   前記被覆層、前記第２の電極および前記導電部材を露出させた状態で前記半導体素子を封止する封止樹脂とを具備することを特徴とする半導体装置。
7. 前記半導体素子の前記電気回路と前記第２の電極とは、前記半導体素子を厚み方向に貫通して接続されることを特徴とする請求項５または請求項６記載の半導体装置。
8. 前記封止樹脂は、前記第２の電極を外部に露出させた状態で、前記半導体素子の他の主面を被覆することを特徴とする請求項５記載の半導体装置。
9. 前記第２の電極と前記導電部材とは、前記封止樹脂の同一の面から露出することを特徴とする請求項５または請求項６記載の半導体装置。
10. 前記導電部材は、前記半導体素子を囲むように配置されることを特徴とする請求項５または請求項６記載の半導体装置。
11. 前記被覆層は、前記受光部が受光する光または前記発光部が発光する光に対して透明な材料から成ることを特徴とする請求項６記載の半導体装置。
12. 半導体素子の電極が形成された主面を、シートの表面に貼り付ける工程と、
    前記シートの表面に封止樹脂を形成し、前記電極を前記封止樹脂から露出させた状態で前記半導体素子を被覆する工程とを具備することを特徴とする半導体装置の製造方法。
13. 半導体素子およびそれに一端が接近する導電部材を、シートの表面に貼り付ける工程と、
    前記半導体素子の表面に設けられた電極と前記導電部材とを電気的に接続する工程と、
    前記シートの表面に封止樹脂を形成し、前記導電部材を前記封止樹脂から露出させた状態で前記半導体素子を被覆する工程とを具備することを特徴とする半導体装置の製造方法。
14. 複数個の前記半導体素子を前記シートに貼り付けて、
    前記封止樹脂を形成した後に、前記封止樹脂を分離することで各前記半導体素子を分離することを特徴とする請求項１２または請求項１３記載の半導体装置の製造方法。
15. 前記半導体素子は離間されてマトリックス状に配置されることを特徴とする請求項１２または請求項１３記載の半導体装置の製造方法。
16. 前記電極を前記半導体素子の前記主面から突出させ、
    突出する前記電極を前記シートに貼り付けた状態で前記封止樹脂を形成することで、前記電極を前記封止樹脂から露出させた状態で、前記半導体素子の前記主面を前記封止樹脂で覆うことを特徴とする請求項１２または請求項１３記載の半導体装置の製造方法。
17. 前記半導体素子の一主面には受光部または発光部を含む電気回路が形成され、
    前記一主面を被覆する被覆層の上面を前記シートとは異なるシートにて被覆した状態で前記封止樹脂による封止を行い、
    前記被覆層を前記封止樹脂から露出させることを特徴とする請求項１２または請求項１３記載の半導体装置の製造方法。
18. 前記半導体素子は、一主面およびそれに対向する他の主面の両方に、内蔵された電気回路と電気的に接続された第１の電極および第２の電極を有し、
    前記第１の電極は接続手段を介して前記導電部材と電気的に接続され、
    前記第２の電極は、前記シートに貼り付けられた状態で封止されることで前記封止樹脂から露出することを特徴とする請求項１２または請求項１３記載の半導体装置の製造方法。
19. 半導体素子が載置される予定の載置領域に一端が接近するように配置された複数のリードから構成されるユニットが複数個形成されたフレームを用意する工程と、
    前記フレームをシートの表面に貼着し、前記載置領域に対応する領域の前記シートの表面に前記半導体素子を貼着する工程と、
    前記半導体素子と前記リードとを電気的に接続する工程と、
    前記半導体素子および前記リードが封止されるように前記シートの表面に封止樹脂を形成する工程と、
    前記各ユニットの外周部の前記封止樹脂を切断することにより各前記ユニットを分離することを特徴とする半導体装置の製造方法。
20. 前記フレームには、マトリックス状に配置された複数個の前記ユニットから成るブロックが、列状に複数個が配置されることを特徴とする請求項１９記載の半導体装置の製造方法。
21. 前記リードは、格子状に延在する第１の連結部および第２の連結部から、前記載置領域に接近するように延在することを特徴とする請求項１９記載の半導体装置の製造方法。
22. 前記半導体素子の一主面には受光部または発光部を含む電気回路が形成され、
    前記一主面を被覆する被覆層の上面を前記シートとは異なるシートにて被覆した状態で前記封止樹脂による封止を行い、
    前記被覆層を前記封止樹脂から露出させることを特徴とする請求項１９記載の半導体装置の製造方法。
23. 前記半導体素子は、一主面およびそれに対向する他の主面の両方に、内蔵された電気回路と電気的に接続された第１の電極および第２の電極を有し、
    前記第１の電極は、接続手段を介して前記導電部材と電気的に接続され、
    前記第２の電極は、前記シートに貼り付けられた状態で封止されることで前記封止樹脂から露出することを特徴とする請求項１９記載の半導体装置の製造方法。
24. 第１の分離溝と、載置予定の半導体素子よりも平面的に大きく形成される第２の分離溝と、前記両分離溝が形成されることにより凸状に厚み方向に突出したパッドが表面に形成された導電箔を用意する工程と、
    一主面およびそれに対向する他の主面の両方に、内蔵された電気回路と電気的に接続された第１の電極および第２の電極を有する前記半導体素子を、前記第１の電極が前記第２の分離溝の底部に当接するように、前記第２の分離溝に配置する工程と、
    前記半導体素子の上面に位置する第２の電極と、前記パッドとを電気的に接続する工程と、
    前記半導体素子が封止され且つ前記分離溝が充填されるように封止樹脂を形成する工程と、
    前記分離溝に充填された前記封止樹脂および前記半導体素子の前記第１の電極が露出するまで、前記導電箔を裏面から除去する工程とを具備することを特徴とする半導体装置の製造方法。
25. 前記半導体素子の一主面には受光部または発光部を含む電気回路が形成され、
    前記一主面を被覆する被覆層の上面を前記シートとは異なるシートにて被覆した状態で前記封止樹脂による封止を行い、
    前記被覆層を前記封止樹脂から露出させることを特徴とする請求項２４記載の半導体装置の製造方法。
    

Images