JP2014192184A - 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置 - Google Patents

半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置 Download PDF

Info

Publication number
JP2014192184A
JP2014192184A JP2013063464A JP2013063464A JP2014192184A JP 2014192184 A JP2014192184 A JP 2014192184A JP 2013063464 A JP2013063464 A JP 2013063464A JP 2013063464 A JP2013063464 A JP 2013063464A JP 2014192184 A JP2014192184 A JP 2014192184A
Authority
JP
Japan
Prior art keywords
support
semiconductor
support means
adhesive sheet
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013063464A
Other languages
English (en)
Other versions
JP6043959B2 (ja
Inventor
Takatoshi Ishikawa
隆稔 石川
Tetsuhiro Kidachi
哲宏 木立
Takashi Nakamura
崇 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013063464A priority Critical patent/JP6043959B2/ja
Priority to US14/437,404 priority patent/US9530680B2/en
Priority to CN201480002863.0A priority patent/CN104756240B/zh
Priority to PCT/JP2014/001475 priority patent/WO2014156035A1/ja
Publication of JP2014192184A publication Critical patent/JP2014192184A/ja
Application granted granted Critical
Publication of JP6043959B2 publication Critical patent/JP6043959B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Adhesive Tapes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体チップの破損を防止しつつ支持基板と粘着シートの分離を簡単に行うことができる半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置を提供することを目的とする。
【解決手段】粘着シート２上で複数の半導体チップ２１を内蔵したモールド体３１を形成後、粘着キャリアシート１Ａを支持基板１Ｂに対して上方に引き出す。支持基板１Ｂの上面ｂ１に接触する粘着キャリアシート１Ａの下面は非粘着層なので、チップ２１の機能面２１ｂにストレスを与えずに粘着キャリアシート１Ａと支持基板１Ｂを簡単に分離させることができる。その後、モールド体３１を粘着シート２から剥離し、機能面２１ｂに外部接続用の再配線層３２とバンプ３３を形成する。次いで、モールド体３１に内蔵された各チップ２１，２１の間を切断し、個片の半導体パッケージ３５を取得する。
【選択図】図９

Description

本発明は、半導体チップを内蔵した半導体パッケージの製造方法、半導体パッケージの製造方法で使用する半導体チップ支持キャリア、及び半導体パッケージの製造方法で使用するチップ搭載装置に関するものである。
近年、携帯型情報端末や携帯電話といった電子機器の高機能化・薄型化に伴い、これに内蔵される半導体パッケージもＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれる小型化された物が使用されている。また、ＣＳＰを製造するプロセスとして近年ではｅＷＬＰ（Ｅｍｂｅｄｅｄｄ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）が注目されており、一部のＣＳＰの製造で既に採用されている（例えば特許文献１，２）。
前述したｅＷＬＰにより半導体パッケージを製造するに際しては、製造過程において半導体チップを下方から支持するための基板（支持基板）を用いる必要がある。そこで特許文献１の製造方法では、両面に粘着層を有する粘着シートを基板に貼り付け、粘着シートの上面に複数の半導体チップを搭載する。次に、粘着シート上の複数の半導体チップを一括して樹脂封止し、半導体チップを内蔵した樹脂部を完成させる。次に、粘着シートを加熱して粘着層を膨張させることにより、粘着層と基板の接着力を低下させて粘着シートと基板を剥離する。そして、粘着シートから樹脂部を剥離させ、これにより露出した半導体チップの面に配線層等を形成し、その後、樹脂部を切り出して個片化する。また、特許文献２の方法では粘着シートと基板の分離方法として、基板を銅で構成し、塩化第二鉄水溶液等を用いたエッチングによって除去する方法も提案されている。
特開２０１１−１３４８１１号公報 特開２０１２−１０９３０６号公報
粘着シートに接触する半導体チップの面は外部接続用の部材が形成される機能面となっているため、基板と粘着シートの剥離時にはこの機能面の破損を防止すべく細心の注意を払う必要がある。そこで、従来は基板を変形させながら粘着シートを剥離することによって、半導体チップへのストレスを抑制して機能面の破損を防止するようにしていた。しかしながら、半導体チップの搭載時や樹脂封止時等には基板に一定以上の硬さが要求されるため、基板にはＳＵＳ等の金属性材料が用いられる。したがって基板が変形しにくく、前述の方法で基板と粘着シートを剥離するのはきわめて困難なものであった。
この点、特許文献１に記載の方法では粘着シートを加熱して粘着層と基板の接着力を低下させることにより粘着シートと基板の剥離を容易にしているが、粘着シートと基板は一定の接着力により接着した状態であることに変わりがない。また、粘着シート上に形成された樹脂部はきわめて薄く、半導体チップの機能面は基板と粘着シートの剥離時に一定のストレスを受けかねない。また、特許文献２に記載の方法ではエッチング用の水溶液に含まれる成分が半導体チップに悪影響を及ぼすおそれがある。以上のような理由から、特許文献１，２に記載の基板と粘着シートの分離方法は、半導体チップ保護の観点からすぐれた方法とは言い難いものであった。
そこで本発明は、半導体チップの破損を防止しつつ支持基板と粘着シートの分離を簡単に行うことができる半導体パッケージの製造方法、半導体パッケージの製造方法で使用する半導体チップ支持キャリア、及び半導体パッケージの製造方法で使用するチップ搭載装置を提供することを目的とする。
請求項１に記載の本発明は、一方の面に粘着層を有し、他方の面は非粘着層から成る粘着シートを枠部材に装着して成る第１の支持手段を、前記一方の面を上向きにした状態で第２の支持手段を構成する支持基板で支持する第１の支持手段支持工程と、前記粘着シートの一方の面に複数の半導体チップを搭載するチップ搭載工程と、前記複数の半導体チップを樹脂封止することにより前記複数の半導体チップを内蔵した樹脂部を前記粘着シート上で形成する樹脂部形成工程と、前記粘着シート上で前記樹脂部が形成された前記第１の支持手段を前記第２の支持手段から取り外す第１の支持手段取り外し工程と、前記樹脂部を前記粘着シートから剥離するシート剥離工程と、前記樹脂部に内蔵された前記複数の半導体チップに外部接続用の部材を形成する外部接続用部材形成工程と、前記樹脂部に内蔵された各半導体チップ間を切断して個片の半導体パッケージを取得する半導体パッケージ取得工程とを含む。
請求項２に記載の本発明は、請求項１に記載の半導体パッケージの製造方法で使用する半導体チップ支持キャリアであって、一方の面に粘着層を有し、他方の面は非粘着層から成る粘着シートを枠部材に装着して成る第１の支持手段と、前記一方の面を上向きにした状態で前記第１の支持手段を支持する支持基板を備えた第２の支持手段を備えた。
請求項５に記載の本発明は、請求項１に記載の半導体パッケージの製造方法で使用するチップ搭載装置であって、一方の面に粘着層を有し、他方の面は非粘着層から成る粘着シートを枠部材に装着して成る第１の支持手段と、前記一方の面を上向きにした状態で前記第１の支持手段を支持する支持基板を備えた第２の支持手段とで構成される半導体チップ支持キャリアを保持するステージと、前記ステージに保持された前記第１の支持手段と前記第２の支持手段を下方から吸引する吸引手段と、前記粘着シートの一方の面に半導体チップを搭載する搭載ヘッドとを備える。
本発明によれば、一方の面に粘着層を有し、他方の面は非粘着層から成る粘着シートを枠部材に装着して成る第１の支持手段を、一方の面を上向きにした状態で第２の支持手段を構成する支持基板で支持し、粘着シートの一方の面に複数の半導体チップを搭載し、複数の半導体チップを樹脂封止することにより複数の半導体チップを内蔵した樹脂部を粘着シート上で形成し、粘着シート上で樹脂部が形成された第１の支持手段を第２の支持手段から取り外し、樹脂部を粘着シートから剥離し、樹脂部に内蔵された複数の半導体チップに外部接続用の部材を形成し、樹脂部に内蔵された各半導体チップ間を切断して個片の半導体パッケージを取得するので、半導体パッケージの製造過程において用いられる支持基板と粘着シートを半導体チップの破損を防止しつつ簡単に分離させることができ、半導体パッケージを容易に製造することができる。
（ａ）本発明の一実施の形態における半導体パッケージの製造方法に用いる第１の支持手段の平面図（ｂ）本発明の一実施の形態における半導体パッケージの製造方法に用いる第１の支持手段の断面図（ｃ）本発明の一実施の形態における半導体パッケージの製造方法に用いる第１の支持手段の部分拡大断面図 （ａ）本発明の一実施の形態における半導体パッケージの製造に用いる第２の支持手段の平面図（ｂ）本発明の一実施の形態における半導体パッケージの製造に用いる第２の支持手段の断面図 （ａ）本発明の一実施の形態における半導体パッケージの製造に用いる半導体チップ支持キャリアの平面図（ｂ）本発明の一実施の形態における半導体パッケージの製造に用いる半導体チップ支持キャリアの断面図 （ａ）（ｂ）（ｃ）本発明の一実施の形態における半導体パッケージの製造工程を示す断面図 （ａ）（ｂ）本発明の一実施の形態における半導体パッケージの製造工程を示す断面図 本発明の一実施の形態における半導体パッケージの製造工程を示す部分断面図 （ａ）（ｂ）本発明の一実施の形態における半導体パッケージの製造工程を示す断面図 （ａ）（ｂ）（ｃ）本発明の一実施の形態における半導体パッケージの製造工程を示す断面図 （ａ）（ｂ）本発明の一実施の形態における半導体パッケージの製造工程を示す断面図 （ａ）（ｂ）（ｃ）（ｄ）本発明の一実施の形態における半導体パッケージの製造工程を示す断面図
以下、図面を参照して半導体パッケージの製造方法、当該方法で使用される半導体チップ支持キャリア及びチップ搭載装置について説明する。本実施の形態において製造される半導体パッケージはｅＷＬＰによって製造され、半導体ウエハから切り出された半導体チップを封止するモールド体と外部接続用の再配線層やバンプを有する構造となっている。このような構造を有する半導体パッケージの製造においては、以下に説明する半導体チップ支持キャリア、チップ搭載装置及びモールド装置が使用される。
次に、図１、図２及び図３を参照して半導体チップ支持キャリア１について説明する。半導体チップ支持キャリア１は、半導体パッケージの製造過程において半導体チップ２１（図５（ｂ））を支持するためのツールであり、図１に示す粘着キャリアシート１Ａと、図２に示す支持基板１Ｂから構成される。図１（ｂ）は図１（ａ）に示す粘着キャリアシート１ＡのＡ−Ａ断面図であり、図２（ｂ）は図２（ａ）に示す支持基板１ＢのＢ−Ｂ断面図である。
図１（ａ）、（ｂ）において、粘着キャリアシート１Ａは粘着シート２の上面に環状の枠部材３を装着して構成される。図１（ｃ）において、粘着シート２はシリコーン樹脂等から成る非粘着層としての透明な基材４の上面に同じく透明な粘着層５を形成した２層構造となっている。粘着層５の上面には粘着層５の劣化を防止するための保護フィルム６が貼り付けられており、半導体パッケージの製造時に粘着シート２から剥ぎ取られる。粘着層５が形成された粘着シート２の一方の面は、半導体チップ２１を保持するためのチップ保持面となっている。なお、基材４と粘着層５はある程度の透明度を有していればよい。
図１（ｂ）、（ｃ）において、枠部材３はその下面３ａが基材４の縁部に沿って粘着層５と保護フィルム６を四方から取り囲んだ状態で装着されている。この枠部材３は、粘着シート２の運搬をはじめとする所定の作業時に作業者が保持するための保持部として用いられる。また、平面視して枠部材３の上面の所定の位置には、第１の基準マーク７が複数個（本実施の形態では１辺につき１個ずつの計４個）形成されている。上記構成において、粘着キャリアシート１Ａは一方の面に粘着層５を有し、他方の面は非粘着層（基材４）から成る粘着シート２を枠部材３に装着して成る第１の支持手段となっている。
図２（ａ）、（ｂ）において、支持基板１ＢはＳＵＳ等の金属性の材料を矩形に成型して成り、一方の面（粘着層５が形成された面）を上向きにした状態の粘着キャリアシート１Ａの下面ａ（図１（ｂ））を下方から支持可能な平坦な上面ｂ１を有している。この支持基板１Ｂの面積は、粘着キャリアシート１Ａの面積よりも大きく設計される。すなわち、支持基板１Ｂは一方の面を上向きにした状態で粘着キャリアシート１Ａを支持する第２の支持手段となっている。支持基板１Ｂの上面ｂ１は、粘着材料が貼り付けられていない非粘着面となっている。
支持基板１Ｂの上面ｂ１の縁部には、一辺につき複数本（本実施の形態では２本）の位置決めピン８が立設されている。粘着キャリアシート１Ａを支持基板１Ｂに載置する際には、図３（ａ）、（ｂ）に示すように、枠部材３の外周の側面３ｂの一部を各位置決めピン８に沿わせながら粘着キャリアシート１Ａを支持基板１Ｂに対して下降させ、非粘着層である基材４を支持基板１Ｂの上面ｂ１に着地させる。したがって、粘着キャリアシート１Ａは支持基板１Ｂ上で枠部材３の外周の側面３ｂの一部が位置決めピン８に当接した状態で支持され、これにより水平方向への移動が規制される。このように、位置決めピン８は粘着キャリアシート１Ａを支持基板１Ｂ上の所定の位置に位置決めするための位置決め手段となっている。なお、位置決めピン８の本数や立設位置は任意である。
図３（ａ）、（ｂ）において、支持基板１Ｂで粘着キャリアシート１Ａを支持した状態において、枠部材３の下方に位置する粘着シート２（基材４）と接触する支持基板１Ｂの所定の位置には、上下方向に貫通した吸引路９が複数個（本実施の形態では８個）形成されている（図２（ａ）も併せて参照）。さらに、支持基板１Ｂで粘着キャリアシート１Ａを支持した状態において、枠部材３に取り囲まれた支持基板１Ｂの上面ｂ１の所定の位置には、第２の基準マーク（基準マーク）１０が複数個（本実施の形態では８個）形成されている。粘着シート２を形成する基材４と粘着層５は透明なため、粘着シート２を介して上方から第２の基準マーク１０を認識することができる。第１の基準マーク７と第２の基準マーク１０は、後述する半導体チップ２１の搭載位置の算出に用いられる。
半導体チップ支持キャリア１は以上のような構成から成り、次に図４〜図９を参照して半導体チップ支持キャリア１を用いた半導体パッケージの製造方法について説明する。以下、水平面との一方向をＸ方向と、水平面上でＸ方向と直交する方向をＹ方向とする。
まず、粘着キャリアシート１Ａと支持基板１Ｂを準備する（ＳＴ１：第１、第２の支持手段準備工程）。次いで図４（ａ）に示すように、粘着シート２に貼り付けられている保護フィルム６を剥ぎ取り、粘着層５をむき出しにする。次いで図４（ｂ）に示すように、粘着層５を上向きにした状態で粘着キャリアシート１Ａを支持基板１Ｂの上面ｂ１上に載置し、粘着キャリアシート１Ａを支持基板１Ｂで支持する（ＳＴ２：第１の支持手段支持工程）。
次いで、図４（ｃ）に示すチップ搭載装置１１を用いて粘着シート２上に半導体チップ２１を搭載する作業を行う。まず、粘着キャリアシート１Ａを支持基板１Ｂで支持して成る半導体チップ支持キャリア１をチップ搭載装置１１に備えられたステージ１２の上面で保持する（ＳＴ３：第１のステージ載置工程）。
ここで、図４（ｃ）を参照してステージ１２による半導体チップ支持キャリア１の保持状態の詳細を説明する。ステージ１２の上面の両端部には位置決め部としての当接部材１３がそれぞれ設けられており、当接部材１３の内側面に支持基板１Ｂの側面ｂ２を沿わせながら半導体チップ支持キャリア１を下降させてステージ１２上に載置する。ステージ１２にはヒータ（図示省略）が内蔵されており、ステージ１２に保持された粘着シート２を所定の温度で加熱する。
ステージ１２には上下方向に貫通した第１の吸引路１４が支持基板１Ｂの吸引路９と連通する位置に複数個形成されている。第１の吸引路１４は第１の吸引機構１５とも連通しており、チップ搭載装置１１に備えられた演算処理機能を有する制御部１８が第１の吸引機構１５を制御することによって、吸引路９と第１の吸引路１４を介して支持基板１Ｂに支持された粘着シート２を下方から吸引する。
さらに、ステージ１２には上下方向に貫通した第２の吸引路１６が第１の吸引路１４よりも内方の位置に複数個形成されている。半導体チップ支持キャリア１をステージ１２で保持した状態において、第２の吸引路１６の上方の開口端は支持基板１Ｂの下面ｂ３の一部と接触する。また、第２の吸引路１６は第２の吸引機構１７に連通しており、制御部１８が第２の吸引機構１７を制御することによって第２の吸引路１６を介して支持基板１Ｂを下方から吸引する。
上記構成において、第１の吸引路１４、第２の吸引路１６、第１の吸引機構１５及び第２の吸引機構１７は、ステージ１２に保持された第１の支持手段（粘着キャリアシート１Ａ）と第２の支持手段（支持基板１Ｂ）を下方から吸引する吸引手段となっている。また、吸引手段による第１の支持手段の吸引は、第２の支持手段に形成された吸引路９を介して行う。以上説明した吸引手段によって粘着キャリアシート１Ａと支持基板１Ｂを下方から吸引することにより、これらの各部材をステージ１２に固定させることができる。
半導体チップ支持キャリア１をステージ１２で保持した後、図５（ａ）に示すように、撮像手段としてのカメラ１９によって第２の基準マーク１０を撮像する（ＳＴ４：基準マーク撮像工程）。カメラ１９はカメラ移動機構によってＸＹ方向に水平移動することができ、これにより全ての第２の基準マーク１０を撮像することができる。取得した撮像データは認識処理部２０によって認識処理され、認識処理結果に基づいて粘着シート２に搭載される全ての半導体チップ２１の搭載位置が求められる。すなわちカメラ１９及び認識処理部２０は、支持基板１Ｂに形成された第２の基準マーク１０を認識する基準マーク認識手段となっている。
なお、透明度の低い粘着シート２を用いることにより第２の基準マーク１０を認識することができない場合には、枠部材３に形成された第１の基準マーク７をカメラ１９によって撮像し、取得した撮像データを基にして半導体チップ２１の搭載位置を求める。また、第２の基準マーク１０を認識可能な場合であっても第１の基準マーク７を認識して搭載位置を求めてもよく、あるいは第１の基準マーク７、第２の基準マーク１０の双方を認識して搭載位置を求めてもよい。
次に、図５（ｂ）に示すチップ搭載装置１１に備えられた搭載ヘッド２２による半導体チップ２１（以下、単に「チップ」と称する）の搭載を行う。この動作の説明に先立ち、搭載ヘッド２２の構成について説明する。搭載ヘッド２２は粘着シート２の一方の面にチップ２１を搭載する機能を有し、ヘッド移動機構によってＸＹ方向へ移動する。
搭載ヘッド２２には、ツールホルダ２３を介して保持ツール２４が昇降可能に装着されている。保持ツール２４の下面には吸着孔が設けられており、この吸着孔に連通する吸引機構を制御することによりチップ２１を吸着して保持することができる。ツールホルダ２３にはヒータ２５が内蔵されており、保持ツール２４に保持されたチップ２１を加熱する。搭載ヘッド２２等の各部は制御部１８によって制御される。
前工程でチップ２１の搭載位置を算出したならば、制御部１８は搭載ヘッド２２をチップ供給位置まで移動させ、この位置でチップ２１を吸着して保持する。このとき、図６に示すように外部接続用端子２１ａが形成された一方の面である機能面２１ｂを下向きにした状態で、機能面２１ｂとは反対の上面を吸着する。そして、制御部１８はチップ２１を保持した搭載ヘッド２２を搭載位置の上方まで移動させる。このとき、チップ２１はヒータ２５によって所定の温度まで加熱される。
次いで図７（ａ）に示すように、所定の温度まで加熱された状態のチップ２１を保持した保持ツール２４を粘着シート２に対して下降させる（矢印Ａ）。そして、チップ２１の下面（機能面２１ｂ）を粘着層５に対して一定時間押圧する。これにより、チップ２１を熱圧着して粘着シート２に搭載する。この時、粘着シート２は一定の硬さを有する支持基板１Ｂによって下方から支持されているので、チップ２１を確実に押圧することができる。
次いで図７（ｂ）に示すように、一定時間が経過した後に搭載ヘッド２２を上昇させることによって保持ツール２４からチップ２１を引き離し、これによりチップ搭載動作が完了する。以上説明したチップ搭載動作を、粘着シート２に搭載すべきチップ２１の数だけ複数回繰り返す。すなわちここでは、粘着シート２の一方の面に複数のチップ２１を搭載する（ＳＴ５：チップ搭載工程）。このとき、基準マーク認識手段によって認識した第２の基準マーク１０若しくは第１の基準マーク７を基準にしてチップ２１を搭載する。本実施の形態においては、粘着シート２に１６個のチップ２１がマトリクス状に搭載される（図９（ａ））。なお、必ずしもツールホルダ２３にヒータ２５を設ける必要はなく、チップ２１を加熱せずに粘着シート２に圧着してもよい。
全てのチップ２１の搭載が終了したならば、次に図８（ｂ）、（ｃ）に示すモールド装置２６を用いて複数のチップ２１を樹脂で封止する樹脂モールド作業を行う。まず、半導体チップ支持キャリア１をチップ搭載装置１１から取り出し（図８（ａ）参照）、モールド装置２６に備えられたステージ２７の上面で保持する（ＳＴ６：第２のステージ保持工程）（図８（ｂ）参照）。ステージ２７の上面の両端部には位置決め部としての当接部材２８がそれぞれ設けられており、当接部材２８の内側面に支持基板１Ｂの側面ｂ２を沿わせながら半導体チップ支持キャリア１を下降させてステージ２７上に載置する。これにより、半導体チップ支持キャリア１をステージ２７上の所定の位置に位置決めする。
次いで図８（ｂ）に示すように、ステージ２７で保持された半導体チップ支持キャリア１の上方から、下面に凹部２９ａが形成された金型２９を下降させ、凹部２９ａと粘着シート２によって形成される空間Ｓに複数個のチップ２１を閉じ込める。次いで図８（ｃ）に示すように、金型２９に形成され、凹部２９ａと上方で連通する連通路２９ｂに溶融した樹脂３０を注入して空間Ｓに充填させる。そして、この状態のまま所定時間放置して空間Ｓに充填された樹脂３０を硬化させた後に金型２９を上昇させる。これにより図９（ａ）に示すように、複数個のチップ２１を樹脂３０で封止して成る樹脂部としてのモールド体３１が粘着シート２上で形成される。すなわちここでは、複数のチップ２１を樹脂封止することにより複数のチップ２１を内蔵した樹脂部を粘着シート２上で形成する（ＳＴ７：樹脂部形成工程）。なお、図９（ｂ）は図９（ａ）に示すＣ−Ｃ断面図である。
モールド体３１を形成したならば、半導体チップ支持キャリア１をモールド装置２６から取り出す。次いで図１０（ａ）に示すように、作業者は枠部材３を保持して粘着キャリアシート１Ａを支持基板１Ｂに対して上方に引き出し、両者を分離させる（矢印Ｂ）。すなわちここでは、粘着シート２上で樹脂部が形成された第１の支持手段（粘着キャリアシート１Ａ）を第２の支持手段（支持基板１Ｂ）から取り外す（ＳＴ８：第１の支持手段取り外し工程）。
ここで、粘着キャリアシート１Ａの下面ａを形成する基材４は非粘着層なので、基材４を下方に向けた状態で粘着キャリアシート１Ａを支持基板１Ｂで支持したとき、両者は接着された状態になっていない。したがって、粘着シート２の粘着層５と接触するチップ２１の機能面２１ｂにストレスを与えることなく、粘着キャリアシート１Ａと支持基板１Ｂを簡単に分離させることができる。これにより、従来では両面に粘着層を有する粘着シートが支持体（支持基板１Ｂに相当）に貼り付けられていたことにより、粘着シートと支持基板１Ｂの分離が困難であったという問題を解消することができる。
粘着キャリアシート１Ａと支持基板１Ｂを分離後、図１０（ｂ）に示すように、作業者は枠部材３を保持してモールド体３１を粘着シート２から剥離する（ＳＴ９：シート剥離工程）。この剥離工程においては、支持基板１Ｂが前工程で取り外されているため、粘着シート２を容易に撓わせながらモールド体３１から簡単に剥ぎ取ることができる。これにより、モールド体３１と粘着キャリアシート１Ａは分離し、チップ２１の機能面２１ｂがむき出しの状態になる。
次に、チップ２１の機能面２１ｂに外部接続用の再配線層３２とバンプ３３を以下のようにして形成する。まず、モールド体３１を反転させて機能面２１ｂを上方に向け、機能面２１ｂに再配線層３２を形成する。次いで、再配線層３２上にバンプ３３を形成する（図１０（ｃ）参照）。すなわちここでは、樹脂部に内蔵された複数のチップ２１に外部接続用の部材（再配線層３２、バンプ３３）を形成する（ＳＴ１０：外部接続用部材形成工程）。これにより、個片前半導体パッケージ部品３４が完成する。
次いで、モールド体３１に内蔵された各チップ２１，２１の間を、ダイシング用の切断刃により図１０（ｃ）に示す破線に沿って切断する。これにより、図１０（ｄ）に示す個片の半導体パッケージ３５を取得することができる。すなわちここでは、樹脂部に内蔵された各チップ２１間を切断して個片の半導体パッケージ３５を取得する（ＳＴ１１：半導体パッケージ取得工程）。以上の工程を経て、半導体パッケージ３５が製造される。
以上説明したように、従来のｅＷＬＰによる半導体パッケージ部品の製造においては、粘着シートへの半導体チップの搭載時に下受け用の硬質の支持体（支持基板１Ｂ）を用いる必要がある。従来では、両面に粘着層を有する粘着テープを支持体の上面に貼り付け、製造過程において粘着テープ上に基板チップを内蔵した樹脂部（モールド体３１）を形成していた。したがって支持体と樹脂部の剥離作業は困難を極め、剥離時に半導体チップの破損が多発していた。
これに対し本発明によれば、半導体チップ２１を内蔵した樹脂部（モールド体３１）は粘着シート２上に形成されるが、支持基板１Ｂに接地する面である粘着シート２の下面は非粘着層である基材４によって形成されている。したがって、粘着シート２を上方に引き出すだけで支持基板１Ｂと簡単に分離させることができるとともに、半導体チップ２１の破損を防止することができる。
本発明はこれまで説明した実施の形態に限定されるものではない。例えば、第１の基準マーク７、第２の基準マーク１０の数はそれぞれ１個でもよいが、半導体チップ２１の搭載位置を精度よく算出するため、各基準マークはそれぞれ少なくとも２個形成することが望ましい。また、位置決め手段は位置決めピン８以外のものを適用することができる。例えば、粘着キャリアシート１Ａと同一若しくはそれ以上の一定の面積を有する溝を支持基板１Ｂの上面ｂ１に形成し、この溝に粘着キャリアシート１Ａをはめ込んで位置決めを行うようにしてもよい。
本発明によれば、半導体パッケージの製造過程において用いられる支持基板と粘着シートを半導体チップの破損を防止しつつ簡単に分離させることができ、ｅＷＬＰにより半導体パッケージを製造する分野において有用である。
１ 半導体チップ支持キャリア
１Ａ 粘着キャリアシート（第１の支持手段）
１Ｂ 支持基板（第２の支持手段）
２ 粘着シート
３ 枠部材
４ 基材（非粘着層）
５ 粘着層
８ 位置決めピン（位置決め手段）
９ 吸引路
１０ 基準マーク
１１ チップ搭載装置
１２ ステージ
１４ 第１の吸引路（吸引手段）
１５ 第１の吸引機構（吸引手段）
１６ 第２の吸引路（吸引手段）
１７ 第２の吸引機構（吸引手段）
１９ カメラ
２０ 認識処理部
２１ 半導体チップ
２２ 搭載ヘッド
３１ モールド体（樹脂部）
３２ 再配線層（外部接続用部材）
３３ バンプ（外部接続用部材）
３５ 半導体パッケージ

Claims (7)

  1. 一方の面に粘着層を有し、他方の面は非粘着層から成る粘着シートを枠部材に装着して成る第１の支持手段を、前記一方の面を上向きにした状態で第２の支持手段を構成する支持基板で支持する第１の支持手段支持工程と、
    前記粘着シートの一方の面に複数の半導体チップを搭載するチップ搭載工程と、
    前記複数の半導体チップを樹脂封止することにより前記複数の半導体チップを内蔵した樹脂部を前記粘着シート上で形成する樹脂部形成工程と、
    前記粘着シート上で前記樹脂部が形成された前記第１の支持手段を前記第２の支持手段から取り外す第１の支持手段取り外し工程と、
    前記樹脂部を前記粘着シートから剥離するシート剥離工程と、
    前記樹脂部に内蔵された前記複数の半導体チップに外部接続用の部材を形成する外部接続用部材形成工程と、
    前記樹脂部に内蔵された各半導体チップ間を切断して個片の半導体パッケージを取得する半導体パッケージ取得工程とを含むことを特徴とする半導体パッケージの製造方法。
  2. 請求項１に記載の半導体パッケージの製造方法で使用する半導体チップ支持キャリアであって、
    一方の面に粘着層を有し、他方の面は非粘着層から成る粘着シートを枠部材に装着して成る第１の支持手段と、
    前記一方の面を上向きにした状態で前記第１の支持手段を支持する支持基板を備えた第２の支持手段を備えたことを特徴とする半導体チップ支持キャリア。
  3. 前記第１の支持手段と接触する前記支持基板の所定の位置には、上下方向に貫通した吸引路が形成されていることを特徴とする請求項２に記載の半導体チップ支持キャリア。
  4. 前記第１の支持手段を前記支持基板上の所定の位置に位置決めするための位置決め手段を前記支持基板に設けたことを特徴とする請求項２又は３に記載の半導体チップ支持キャリア。
  5. 請求項１記載の半導体パッケージの製造方法で使用するチップ搭載装置であって、
    一方の面に粘着層を有し、他方の面は非粘着層から成る粘着シートを枠部材に装着して成る第１の支持手段と、前記一方の面を上向きにした状態で前記第１の支持手段を支持する支持基板を備えた第２の支持手段とで構成される半導体チップ支持キャリアを保持するステージと、
    前記ステージに保持された前記第１の支持手段と前記第２の支持手段を下方から吸引する吸引手段と、
    前記粘着シートの一方の面に半導体チップを搭載する搭載ヘッドとを備えることを特徴とするチップ搭載装置。
  6. 前記吸引手段による前記第１の支持手段の吸引は、前記第２の支持手段に形成された吸引路を介して行うことを特徴とする請求項５に記載のチップ搭載装置。
  7. 前記第２の支持手段に形成された基準マークを認識する基準マーク認識手段をさらに備え、前記基準マーク認識手段によって認識した前記基準マークを基準にして半導体チップを前記粘着シートの一方の面に搭載することを特徴とする請求項５又は６に記載のチップ搭載装置。
JP2013063464A 2013-03-26 2013-03-26 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置 Active JP6043959B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013063464A JP6043959B2 (ja) 2013-03-26 2013-03-26 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
US14/437,404 US9530680B2 (en) 2013-03-26 2014-03-14 Method of fabricating semiconductor package, semiconductor chip supporting carrier and chip mounting device
CN201480002863.0A CN104756240B (zh) 2013-03-26 2014-03-14 半导体封装的制造方法、半导体芯片支撑载体及芯片安装装置
PCT/JP2014/001475 WO2014156035A1 (ja) 2013-03-26 2014-03-14 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013063464A JP6043959B2 (ja) 2013-03-26 2013-03-26 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置

Publications (2)

Publication Number Publication Date
JP2014192184A true JP2014192184A (ja) 2014-10-06
JP6043959B2 JP6043959B2 (ja) 2016-12-14

Family

ID=51623053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013063464A Active JP6043959B2 (ja) 2013-03-26 2013-03-26 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置

Country Status (4)

Country Link
US (1) US9530680B2 (ja)
JP (1) JP6043959B2 (ja)
CN (1) CN104756240B (ja)
WO (1) WO2014156035A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207900A (ja) * 2015-04-24 2016-12-08 大日本印刷株式会社 樹脂封止部品の製造方法
JP2016225340A (ja) * 2015-05-27 2016-12-28 富士機械製造株式会社 グリップリング、アダプタ及びダイ位置特定装置
JP2017139365A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法
CN116313936A (zh) * 2023-05-16 2023-06-23 青岛明毅通达科技有限公司 集成电路芯片封装设备
WO2023127518A1 (ja) * 2021-12-27 2023-07-06 三井金属鉱業株式会社 シート固定装置、シート剥離装置及びシートの剥離方法
WO2023243636A1 (ja) * 2022-06-16 2023-12-21 日東電工株式会社 部材加工方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6547556B2 (ja) * 2015-09-29 2019-07-24 三星ダイヤモンド工業株式会社 脆性基板の分断方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer
JP7088942B2 (ja) * 2017-09-12 2022-06-21 日本碍子株式会社 チップ部品の製造方法
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332649A (ja) * 2000-05-24 2001-11-30 Sanyo Electric Co Ltd 板状体および半導体装置の製造方法
WO2003085726A1 (en) * 2002-04-10 2003-10-16 Renesas Technology Corp. Semiconductor device and its manufacturing method
JP2006019363A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
WO2010058646A1 (ja) * 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP2012009476A (ja) * 2010-06-22 2012-01-12 Fujitsu Ltd 半導体装置とその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2101293C (en) * 1992-08-05 2004-06-29 David A. Nicholas Articulating endoscopic surgical apparatus
US5809987A (en) * 1996-11-26 1998-09-22 Micron Technology,Inc. Apparatus for reducing damage to wafer cutting blades during wafer dicing
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
JP4137471B2 (ja) * 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
US6777265B2 (en) * 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8084335B2 (en) * 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
JP2010165940A (ja) * 2009-01-16 2010-07-29 Shinko Electric Ind Co Ltd 半導体素子の樹脂封止方法
JP5144634B2 (ja) 2009-12-22 2013-02-13 日東電工株式会社 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
JP5647492B2 (ja) 2010-11-15 2014-12-24 新光電気工業株式会社 半導体パッケージの製造方法
JP5926632B2 (ja) * 2012-06-28 2016-05-25 株式会社ディスコ 半導体チップの樹脂封止方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332649A (ja) * 2000-05-24 2001-11-30 Sanyo Electric Co Ltd 板状体および半導体装置の製造方法
WO2003085726A1 (en) * 2002-04-10 2003-10-16 Renesas Technology Corp. Semiconductor device and its manufacturing method
JP2006019363A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
WO2010058646A1 (ja) * 2008-11-21 2010-05-27 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよびその製造方法
JP2012009476A (ja) * 2010-06-22 2012-01-12 Fujitsu Ltd 半導体装置とその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207900A (ja) * 2015-04-24 2016-12-08 大日本印刷株式会社 樹脂封止部品の製造方法
JP2016225340A (ja) * 2015-05-27 2016-12-28 富士機械製造株式会社 グリップリング、アダプタ及びダイ位置特定装置
JP2017139365A (ja) * 2016-02-04 2017-08-10 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法
WO2023127518A1 (ja) * 2021-12-27 2023-07-06 三井金属鉱業株式会社 シート固定装置、シート剥離装置及びシートの剥離方法
JP7406675B2 (ja) 2021-12-27 2023-12-27 三井金属鉱業株式会社 シート固定装置、シート剥離装置及びシートの剥離方法
WO2023243636A1 (ja) * 2022-06-16 2023-12-21 日東電工株式会社 部材加工方法
CN116313936A (zh) * 2023-05-16 2023-06-23 青岛明毅通达科技有限公司 集成电路芯片封装设备
CN116313936B (zh) * 2023-05-16 2023-08-15 青岛明毅通达科技有限公司 集成电路芯片封装设备

Also Published As

Publication number Publication date
WO2014156035A1 (ja) 2014-10-02
CN104756240A (zh) 2015-07-01
CN104756240B (zh) 2018-06-22
JP6043959B2 (ja) 2016-12-14
US9530680B2 (en) 2016-12-27
US20160005634A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
JP6043959B2 (ja) 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
KR101097682B1 (ko) 플라즈마 다이싱 장치 및 반도체 칩의 제조 방법
TWI523162B (zh) 含保護性散熱片的晶片等級封裝
US7476565B2 (en) Method for forming filling paste structure of WL package
US20100159643A1 (en) Bonding ic die to tsv wafers
JP2011181822A (ja) 半導体装置の製造方法
TW201239977A (en) Pick-Up Method of Die Bonder and Die Bonder
US10475764B2 (en) Die bonder and methods of using the same
CN108400096B (zh) 半导体制造装置及半导体器件的制造方法
US20180233470A1 (en) Handling thin wafer during chip manufacture
JP2016152329A (ja) チップ用ピックアップ装置及びチップ用ピックアップ方法
JP2012164951A (ja) 半導体チップの剥離装置、及び半導体チップの剥離方法
US11373888B2 (en) Protective member forming method and protective member forming apparatus
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
TWI685556B (zh) 被加工物的切割加工方法
JP2008159724A (ja) 半導体装置の製造方法
JP2012059829A (ja) 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法
JP6724421B2 (ja) 部品実装装置及び実装方法
KR100564047B1 (ko) 웨이퍼 레벨 반도체 장치와 그 가공 방법
JP4000791B2 (ja) 半導体装置の製造方法
JP2017139365A (ja) 半導体パッケージの製造方法
JP2005322869A (ja) ウエハレベルパッケージの製造ツール及びチップ配置方法
TWI484546B (zh) 補償晶粒厚度之覆晶接合製程
KR20160081289A (ko) 반도체 패키지 제조용 보트 및 반도체 패키지 제조 방법
KR20150046294A (ko) 양산 리플로우를 위한 3d tsv 조립 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R151 Written notification of patent or utility model registration

Ref document number: 6043959

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151