CN115547945A - 一种封装结构及封装方法 - Google Patents

一种封装结构及封装方法 Download PDF

Info

Publication number
CN115547945A
CN115547945A CN202211227901.5A CN202211227901A CN115547945A CN 115547945 A CN115547945 A CN 115547945A CN 202211227901 A CN202211227901 A CN 202211227901A CN 115547945 A CN115547945 A CN 115547945A
Authority
CN
China
Prior art keywords
package
control chip
conductive
packaging
pattern layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211227901.5A
Other languages
English (en)
Inventor
曾智宏
高志强
黄建中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongkai Optoelectronics Jiangsu Co ltd
Original Assignee
Hongkai Optoelectronics Jiangsu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongkai Optoelectronics Jiangsu Co ltd filed Critical Hongkai Optoelectronics Jiangsu Co ltd
Priority to TW111144633A priority Critical patent/TWI819904B/zh
Publication of CN115547945A publication Critical patent/CN115547945A/zh
Priority to PCT/CN2023/088481 priority patent/WO2023186177A1/zh
Priority to US18/264,835 priority patent/US20240105887A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Packaging Frangible Articles (AREA)
  • Basic Packing Technique (AREA)

Abstract

本申请涉及封装技术领域，公开了一种封装结构及封装方法，封装结构包括：第一封装件，第一封装件具有相对设置的第一表面和第二表面；控制芯片，被第一封装件包覆；多个导电件，凸设于控制芯片上且电连接于控制芯片的电性接点，导电件被第一封装件包覆且导电件远离控制芯片的一端与第一表面平齐；导线图案层，设于第一表面上且电连接于多个导电件；至少一发光件，位于第一表面上且通过导线图案层电连接于控制芯片；第二封装件，包覆发光件且贴合第一表面及导线图案层，发光件所发出的光束可通过第二封装件向外射出。上述封装结构及封装方法可将发光件、导线图案层、导电件及控制芯片呈垂直堆栈式分布，可减少平面所需空间，减小封装结构的体积。

Description

一种封装结构及封装方法
技术领域
本申请涉及封装技术领域，尤其涉及一种封装结构及封装方法。
背景技术
目前，发光二极管(Light-Emitting Diode，LED)结合控制芯片的封装产品多采用平面打线式封装，以及上下杯型支架打线型封装方式。这两种封装方式均因为打线空间的保留而造成空间浪费，受限于芯片与打线空间的配置而无法将封装体体积有效地缩小，造成应用上的体积瓶颈。
发明内容
有鉴于此，本申请提供了一种封装结构及封装方法，以解决现有技术中LED结合控制芯片的封装产品体积大的技术问题。
本申请第一方面的实施例提出一种封装结构，包括：第一封装件，所述第一封装件具有相对设置的第一表面和第二表面；控制芯片，被所述第一封装件包覆；多个导电件，所述导电件凸设于所述控制芯片上且电连接于所述控制芯片的电性接点，所述导电件被所述第一封装件包覆且所述导电件远离所述控制芯片的一端与所述第一表面平齐；导线图案层，设于所述第一表面上且电连接于多个所述导电件；至少一发光件，位于所述第一表面上且通过所述导线图案层电连接于所述控制芯片；以及第二封装件，包覆所述发光件且贴合所述第一表面及所述导线图案层，所述发光件所发出的光束可通过所述第二封装件向外射出。
在一实施例中，所述第二封装件为透光材质，所述控制芯片的电性接点朝向所述第一表面。
在一实施例中，所述第一封装件内设有多个电连接件，所述电连接件为导电通道和导电柱中的一种，所述电连接件垂直于所述第一表面且贯穿所述第一封装件，所述电连接件的一端连接于所述导线图案层。
在一实施例中，所述控制芯片不外露于所述第一封装件，所述封装结构还包括多个引脚，所述引脚贴合所述第二表面且连接于所述电连接件背离所述导线图案层的一端，所述发光件的电性接点朝向所述第一表面。
在一实施例中，所述封装结构还包括金属件，所述金属件设于所述控制芯片背离所述导电件的一侧且覆盖所述控制芯片的至少部分表面，所述金属件被所述第一封装件包覆。
在一实施例中，所述金属件背离所述控制芯片的一侧与所述第二表面平齐，所述封装结构还包括设于所述第二表面的接地部；所述接地部电连接于所述金属件，所述接地部可依次通过所述电连接件、所述导线图案层电连接于所述导电件。
在一实施例中，所述封装结构还包括第三封装件，所述第三封装件连接于所述第一封装件且围设在所述第二封装件连接所述第一表面的周侧，所述第三封装件及所述第一封装件均为不透光材质；所述第三封装件背离所述第一表面的一侧与所述第二封装件背离所述第一表面的一侧相平齐，所述第三封装件垂直于所述第一表面的外侧与所述第一封装件中垂直于所述第一表面的外侧相平齐。
在一实施例中，所述封装结构包括多个所述发光件且多个所述发光件位于所述第一表面的中间位置；或者，多个所述发光件在所述第一表面上的投影与所述控制芯片在所述第一表面上的投影至少部分重叠。
本申请提出的封装结构，其中，控制芯片整体被第一封装件包覆，并通过导电件电连接于导线图案层，由于导线图案层与发光件均设于第一封装件上，并通过第二封装件进行封装，则发光件与控制芯片呈垂直堆栈式设计，有效地整合了空间配置，与现有的平面封装方式相比，减小了封装结构的体积，有效地解决了LED结合控制芯片的封装产品体积大的技术问题。
本申请第二方面的实施例提出一种封装方法，用于制备如第一方面中任一实施例所述的封装结构，所述封装方法包括：
在控制芯片上制备多个导电件，所述导电件电连接于所述控制芯片的电性接点；利用第一封装件对所述控制芯片和多个所述导电件进行封装，所述控制芯片不外露于所述第一封装件；在所述第一封装件的第一表面上制备导线图案层，所述导线图案层电连接多个所述导电件；在所述导线图案层背离所述第一封装件的一侧上安装至少一发光件；以及利用第二封装件对所述发光件进行封装，所述第二封装件贴合所述第一表面和所述导线图案层。
在一实施例中，所述封装方法还包括：利用第三封装件对所述第二封装件连接所述第一表面的周侧进行围设；所述在所述控制芯片上制备多个所述导电件，包括通过晶圆凸块制程或植入金属制程制备所述导电件；以及所述利用第一封装件对所述控制芯片和多个所述导电件进行封装之前，还包括制备金属件，并将所述金属件设于所述控制芯片背离所述导电件的一侧。
上述封装方法可将发光件、导线图案层、导电件及控制芯片呈垂直堆栈式分布，可减少平面所需空间，减小封装结构的体积。其中，发光件可通过导线图案层及导电件实现与控制芯片之间的电连接，减少布线。由于不透光的第一封装件将控制芯片整体封装，无需额外的基板，且避免控制芯片外露可能导致的污染、机械损伤等问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例一提供的封装结构的侧视图；
图2为图1所示封装结构的结构示意图；
图3为图1所示封装结构的俯视图；
图4为本申请实施例二提供的封装结构的结构示意图；
图5为图4所示封装结构的俯视图；
图6为图4所示封装结构的底视图；
图7为本申请实施例三提供的封装方法的流程图；
图8为本申请实施例三提供的封装方法中利用第一封装件对控制芯片和多个导电件进行封装后的结构示意图；
图9为本申请实施例三提供的封装方法中在第一封装件的第一表面上制备导线图案层后的结构示意图；
图10为本申请实施例三提供的封装方法中在导线图案层背离第一封装件的一侧上安装至少一发光件后结构示意图；
图11为本申请实施例三提供的封装方法中利用第二封装件对发光件进行封装后的结构示意图；
图12为本申请实施例三提供的封装方法中对第二封装件进行切割后的结构示意图；
图13为本申请实施例五提供的封装方法中利用第二封装件对发光件进行封装后的结构示意图；
图14为本申请实施例五提供的封装方法中对第二封装件进行切割后的结构示意图；
图15为本申请实施例五提供的封装方法中利用第三封装件对间隙进行填充后的结构示意图。
图中标记的含义为：
100、封装结构；
10、第一封装件；11、第一表面；12、第二表面；13、电连接件；
20、控制芯片；201、控制区；
30、导电件；
40、导线图案层；
50、发光件；
61、第二封装件；62、第三封装件；63、接地部；64、延伸电极片；
70、引脚；
80、金属件；
91、切割单元；92、间隙。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
在本申请的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
为了说明本申请所述的技术方案，下面结合具体附图及实施例来进行说明。
本申请第一方面的实施例提供一种封装结构，具体请结合实施例一和实施例二，可用于LED结合控制芯片产品的封装，例如，可作为光源并用于透明显示屏，特别是整合控制芯片的Mini LED。该封装结构有效地整合了空间配置，并运用多层次模压制程与集成化布线，从而将原本的平面封装方式转变成垂直堆栈式封装，并可采用全覆晶封装，很大程度上减少了LED结合控制芯片产品的厚度。
实施例一
请参照图1和图2，本申请的实施例提出一种封装结构100，包括第一封装件10、控制芯片20、多个导电件30、导线图案层40、至少一发光件50和第二封装件61，控制芯片20用以接收外部信号及控制发光件50的发光。
第一封装件10具有相对设置的第一表面11和第二表面12，控制芯片20被第一封装件10包覆，例如，控制芯片20被完全封装在第一封装件10内，即控制芯片20不外露于第一封装件10，如此，既可避免控制芯片20自身受到机械损伤，且制造工艺过程中也可省略额外的基板固晶制程，即将控制芯片20固定于基板上的工艺，从而避免基板产生翘曲后所导致的固晶脱落的潜在失效问题；此外，基板固晶过程的省略，可节省成本，无须使用填充底胶同样能有效避免相关可能形成热应力问题的潜在风险。第一封装件10可为黑胶等不透光材质的环氧树脂，以避免光线穿透造成漏光。
导电件30凸设于控制芯片20上且电连接于控制芯片20的电性接点，导电件30被第一封装件10包覆且导电件30远离控制芯片20的一端与第一表面11平齐。可以理解，导电件30也部分设于第一封装件10内，而导电件30远离控制芯片20的一端与第一表面11平齐，则可保证控制芯片20通过导电件30实现与外界的电连通。
导线图案层40设于第一表面11上且电连接于多个导电件30，以使控制芯片20通过导电件30电连接于导线图案层40。
至少一发光件50位于第一表面11上且电连接导线图案层40，通过导线图案层40电连接于控制芯片20，也即是说，发光件50于第一表面11上的安装位置可通过设置不同形状的导线图案层40来调整，安装灵活。
第二封装件61包覆发光件50且贴合第一表面11及导线图案层40，发光件50所发出的光束可通过第二封装件61向外射出。也即是说，第二封装件61能够为发光件50提供足够的保护，防止发光件50暴露在空气中，同样可避免机械损伤而造成的失效。
可以理解，第二封装件61为透光材质，例如，透明的环氧树脂等，以确保发光件50的发光效率。
其中，控制芯片20例如可以是用来驱动发光件50亮起的驱动芯片，或者可以是各式的微处理器；发光件50可以为红光发光二极管、蓝光发光二极管及绿光发光二极管中的一种或多种。
本申请提出的封装结构100包括第一封装件10、控制芯片20、导电件30、导线图案层40、发光件50和第二封装件61，其中，控制芯片20被第一封装件10包覆，并通过导电件30电连接于导线图案层40，由于导线图案层40与发光件50均设于第一封装件10上，并利用第二封装件61进行封装，则发光件50与控制芯片20呈垂直堆栈式设计，有效地整合了空间配置，与现有的平面封装方式相比，减小了封装结构100的体积，有效地解决了LED结合控制芯片20的封装产品体积大的技术问题。
可以理解，在一实施例中，当封装结构100的发光件50包含红光发光二极管、蓝光发光二极管及绿光发光二极管时，导电件30通过导线图案层40对应发光件50，可分别控制三种发光二极管的发光情况，即三种发光二极管相互独立被控制。
请再次参照图1和图2，控制芯片20的电性接点朝向第一表面11，控制芯片20的电性接点与导电件30电连通。如此，导电件30与控制芯片20之间无需导线连接，可节省平面空间，并提高电性传输，且连接可靠。
此外，发光件50的电性接点朝向第一表面11，使发光件50的电性接点可直接连接导线图案层40，无需打线式导线连接，可节省平面空间，并提高电性传输，且连接可靠。
在本实施例中，可通过晶圆凸块制程(Bumping Process)，在控制芯片20的电性接点上制备导电件30，且导电件30为金属凸块，例如，金凸块、锡铅凸块等。可以理解，在本申请的其他实施例中，可也通过植入金属制程在控制芯片20的电性接点上制备导电件30，在此不作限制。
可以理解，导电件30远离控制芯片20的一端与第一表面11平齐，可便于在平齐的平面上制作导线图案层40，且导电件30的端部不被第一封装件10覆盖，从而确保其与导线图案层40之间的直接接触并实现电连通。此外，导线图案层40相对于传统打线式导线具有更大的面积且贴附于第一表面11上，因此可将光线反射，增加封装结构100的出光量，并且贴附于第一表面11上的大面积的导线图案层40也可在第一表面11形成金属屏蔽界面，有效提升电磁兼容的能力，保护控制芯片20。
请参照图1和图2，在本申请的一个实施例中，第一封装件10内设有多个电连接件13，电连接件13例如为导电通道，导电通道垂直于第一表面11且贯穿第一封装件10，导电通道的一端连接于导线图案层40。在本实施例中，导电通道可以是形成于第一封装件10内的穿孔及填充于穿孔中的导电材料所构成。如此，通过胶体穿孔及重布线(Through mold viahole&Re-Distribution layer)实现包覆于第一封装件10内的控制芯片20、封装在第二封装件61内的发光件50及导电通道彼此之间的电连通，无需导线连接，结构简单。
此外，在本申请的又一实施例中，电连接件13也可以是其他结构，例如电连接件13也可以是导电柱，导电柱垂直于第一表面11且贯穿第一封装件10，导电柱的一端连接于导线图案层40。其中，导电柱可为金属铜柱，不仅能保证电连接件13稳定的导电性，且制备成本低。
请参照图1和图2，在本实施例中，封装结构100还包括多个引脚70，引脚70贴合第二表面12且连接于电连接件13背离导线图案层40的一端。如此，封装结构100可通过引脚70实现与外部相关电子构件之间的电连通，控制芯片20可接受外部控制装置通过引脚70所传递的电信号，以控制发光件50的发光情况，例如亮度或色温等。电连接件13及引脚70的设置位置可分布于第一封装件10的周侧部分，便于引脚70与外部电子构件电连接；此外，导线图案层40、引脚70、发光件50及控制芯片20整体呈垂直堆栈式设计，无需占用额外的平面空间，提高了封装结构100空间的利用率。
可以理解，导线图案层40与控制芯片20、发光件50、引脚70电连通，引脚70作为封装结构100与外部控制装置之间的电连通桥梁，用于连接外部控制装置的电性接点。
请参照图2和图3，在本申请的一个实施例中，封装结构100还包括第三封装件62，第三封装件62连接于第一封装件10且围设在第二封装件61连接第一表面11的周侧，第三封装件62及第一封装件10均为不透光材质。如此，第三封装件62和第一封装件10形成发光件50的挡墙，发光件50在控制芯片20的作用下所发出的光束只能通过第二封装件61未被遮挡的区域，即封装结构100的顶部向外射出，可避免光线从其他位置，特别是从封装结构100的底部及侧部漏光，提高封装质量。第三封装件62的材质可与第一封装件10的材质相同，均为黑胶等不透光材质的环氧树脂，提高防漏光的能力。
请参照图1和图2，在本实施例中，第三封装件62背离第一表面11的一侧与第二封装件61背离第一表面11的一侧相平齐，第三封装件62垂直于第一表面11的外侧与第一封装件10中垂直于第一表面11的外侧相平齐。如此，封装结构100的外边缘平整。
请参照图1和图3，在本申请的一个实施例中，封装结构100包括多个发光件50，例如一个红光发光二极管、一个蓝光发光二极管和一个绿光发光二极管，且多个发光件50位于第一表面11的中间位置。可以理解，当多个发光件50位于第一表面11的中间位置时，封装结构100的混光将更为均匀。
由于控制芯片20与发光件50处于不同的平面上，发光件50的安装位置不受控制芯片20所在位置的影响，从而可将发光件50放置于接近或位于整体封装结构100的光学中心上，以提升混光均匀度与发光效率。可以理解，在本申请的其他实施例中，多个发光件50在第一表面11上的投影与控制芯片20在第一表面上11的投影至少部分重叠。
实施例二
请参照图4至图6，本申请的实施例二所提出的封装结构100与实施例一中封装结构100的结构大致相同，均包括第一封装件10、控制芯片20、多个导电件30、导线图案层40、至少一发光件50、第二封装件61及第三封装件62，且上述各结构之间的连接关系与实施例一相同，因此同样具有上述实施例一的技术方案所带来的所有有益效果，在此不再一一赘述。
本实施例中封装结构100与实施例一中封装结构100的区别在于，本实施例的封装结构100还包括金属件80，金属件80设于控制芯片20背离导电件30的一侧且覆盖控制芯片20的至少部分表面，金属件80被第一封装件10包覆且后续使用时可接地，达到提升控制芯片20抵抗电磁波干扰的效果，从而提升封装结构100抵抗电磁波干扰的能力。
其中，控制芯片20背离导电件30的一侧可局部被金属件80覆盖，或者控制芯片20背离导电件30的一侧可全部被金属件80覆盖。也即是说，金属件80可以大于、等于或小于控制芯片20。
请参照图4至图6，在本申请的实施例中，金属件80背离控制芯片20的一侧与第二表面12平齐，即金属件80背离控制芯片20的端部不被第一封装件10覆盖，以便于控制芯片20的散热。封装结构100还包括设于第二表面12上的接地部63，接地部63可通过延伸电极片64电连接于金属件80，同时，接地部63可依次通过电连接件13、导线图案层40电连接于导电件30。
具体地，延伸电极片64位于第二表面12上，且其两端分别连接金属件80的端部和接地部63，接地部63连接电连接件13，实现电连通。由于电连接件13与导线图案层中的部分导线图案电连通，且该部分导线图案可通过导电件30电连接控制芯片20朝向第一表面11的一侧，则控制芯片20的上下表面皆被金属部分或完全覆盖，且金属连接到接地部63，可以有效提升控制芯片20屏蔽电磁波干扰的能力。
可以理解，第一封装件10内的电连接件13的厚度大于控制芯片20与金属件80的厚度之和。其中，厚度是指，沿垂直于第一表面11和第二表面12的方向，电连接件13的长度，相应地，控制芯片20与金属件80的厚度以此类推。
请参照图4至图6，在本实施例中，以控制芯片20在第一封装件10的第一表面11或第二表面12上的区域定义为控制区201，部分的多个发光件50在第一表面11上的投影位于控制区201外，同时另一部分的多个发光件50在第一表面11上的投影位于控制区201内，但不限于此。例如，在再一实施例中，多个发光件50的投影也可全部位于控制区201内。即多个发光件50在第一表面11上的投影与控制芯片20在第一表面上11的投影至少部分重叠。
本申请提出的封装结构100中发光件50与控制芯片20呈垂直堆栈式设计，有效地整合了空间配置，与现有的平面封装方式相比，减小了封装结构100的体积，有效地解决了LED结合控制芯片20的封装产品体积大的技术问题。此外，增设的金属件80可保证控制芯片20在使用上具有较佳的抗电磁波干扰的效果。
本申请第二方面的实施例提供一种封装方法，具体请结合实施例三和实施例四，可用于制备如第一方面任一实施例中的封装结构。
实施例三
请参照图7至图12，本实施例所提出的封装方法包括：
S10，在控制芯片20上制备多个导电件30，导电件30电连接于控制芯片20的电性接点。
如图8所示，可通过晶圆凸块制程或植入金属制程在控制芯片20的电性接点上制备导电件30，以确保两者之间的电性连接。无需使用常见的金属打线式导线作为电连通的连接件，可以减少布线空间，提高电性传输，且连接更稳固可靠。
此外，在本实施例中，S10之前，多个控制芯片20均匀分布在同一载具上，以在单次晶圆凸块制程或植入金属制程中实现同时在多个控制芯片20的接点面上制备对应的导电件30，提高生产效率。
S20，利用第一封装件10对控制芯片20和多个导电件30进行封装，控制芯片20不外露于第一封装件10。
如图8所示，在控制芯片20和导电件30上制作第一封装件10，将控制芯片20和多个导电件30整体封装，无需额外的基板，且避免控制芯片20外露可能导致的污染、机械损伤等问题；此外，导电件30的一端外露，可确保后续电性连接。
具体地，请参照图8，利用不透光的第一封装件10对控制芯片20和导电件30进行封装，并使导电件30背离控制芯片20的一端外露于第一封装件10，并将第一封装件10的该侧定义为第一表面11，同时，第一封装件10的另一侧为第二表面12。可以理解，控制芯片20的电性接点朝向第一表面11。
S30，在第一封装件10的第一表面11上制备导线图案层40，导线图案层40电连接多个导电件30。
具体地，请参照图8和图9，可通过重布线路(Re-distribution Layer)等制程在第一封装件10的第一表面11上制备导线图案层40，其中，导线图案层40与导电件30直接接触以确保两者之间的电连通。
S40，在导线图案层40背离第一封装件10的一侧上安装至少一发光件50。
如此，发光件50可通过导线图案层40及导电件30实现与控制芯片20之间的电连接，无需打线；此外，发光件50、导线图案层40、导电件30及控制芯片20呈垂直堆栈式分布，可减少平面所需空间，有效减小封装结构100的体积及所占用的空间。
其中，请参照图10，将包括红光发光二极管、蓝光发光二极管及绿光发光二极管的多个发光件50安装在第一表面11的中间位置，此外，发光件50的电性接点与导线图案层40直接接触以确保两者之间的电连通，并通过导电件30电连接于控制芯片20。
其次，请再次参照图2及图9，本申请的实施例还通过胶体穿孔制程制备多个垂直于第一表面11的电连接件13，电连接件13例如为导电通道，并制备贴合第二表面12且连接于导电通道背离导线图案层40的端部的引脚70，从而实现埋设于第一封装件10内的控制芯片20通过导电件30、导线图案层40、导电通道、引脚70实现与外部控制的电连通，无需打线式导线连接，结构简单。
S50，利用第二封装件61对发光件50进行封装，第二封装件61贴合第一表面11和导线图案层40。
由于第二封装件61为透光材质，从而即可保护发光件50，还可确保封装结构100的出光效率。具体地，请参照图11，使用透光的第二封装件61对第一封装件10的第一表面11和导线图案层40、发光件50进行封装并固化。
上述封装方法可将发光件50、导线图案层40、导电件30及控制芯片20呈垂直堆栈式分布，可减少平面所需空间，减小封装结构100的体积。而发光件50可通过导线图案层40及导电件30实现与控制芯片20之间的电连接，减少布线。
请参照图1、图2和图7，在本申请的一个实施例中，在步骤S50之后，封装方法还包括：
S60，利用第三封装件62对第二封装件61连接第一表面11的周侧进行围设。
由于第三封装件62和第一封装件10均为不透光材质，在透光的第二封装件61对发光件50进行封装后，再次利用不透光的第三封装件62对第二封装件61连接第一表面11的周侧进行封装，从而可防止发光件50从封装结构100的底部及侧部漏光。
具体地，请参照图2、图11和图12，对第二封装件61的周侧部分进行切割，并通过封装及固化不透光的第三封装件62以实现对第二封装件61连接第一表面11的周侧封装。
可以理解，在本申请的其他实施例中，也可省略对第二封装件61的周侧部分进行切割的步骤，直接在利用第二封装件61对第一封装件10的第一表面11和发光件50进行封装后，即在图11所示结构的周侧封装第三封装件62，同样可实现封装结构100的底部及侧部无漏光现象的效果。
本申请提出的封装方法可将发光件50、导线图案层40、导电件30及控制芯片20呈垂直堆栈式分布，可减少平面所需空间，从而减小封装结构100的体积。
实施例四
在本实施例中，封装方法所包括的步骤S10至步骤S60均与实施例三中大致相同，具有相同的技术效果，具体不再赘述。其区别在于本实施例中，控制芯片20上还增设金属件80及电连接件13，其中电连接件13为导电柱。
相应地，在本实施例中，在步骤S20之前，即在利用第一封装件10对控制芯片20和多个导电件30进行封装之前，封装方法还包括，制备金属件80，并将金属件80置于控制芯片20背离导电件30的一侧，金属件80与控制芯片20相贴合。
具体地，可将设计好形状的金属件80和电连接件13共同贴附于载具，例如玻璃片上，金属件80为具有局部区域被蚀刻的铜料片，电连接件13为导电柱；然后，再将已带有多个导电件30的控制芯片20利用固晶胶黏着于金属件80上并烘烤。如此，既可以提高控制芯片20抵抗电磁波干扰的能力，且导电柱相较于导电通道的电连接稳定性更强。
本申请提出的封装方法还可以同批次制备多个结构相同的封装结构100，例如，在本申请的实施例五中，封装方法所包括步骤S10至步骤S40均与实施例三中大致相同，具有相同的技术效果，具体不再赘述。
此外，请参照图13和图14，在本实施例中，步骤S50，利用第二封装件61对发光件50进行封装，第二封装件61贴合第一表面11和导线图案层40，包括：
S51，利用第二封装件61对发光件50进行封装，第二封装件61贴合第一表面11和导线图案层40。
S52，对第二封装件61进行切割，得到多个切割单元91，且相邻切割单元91之间具有间隙92。
其中，本实施例中，在导线图案层40背离第一封装件10的一侧上安装多个发光件50，切割后，每个切割单元91包括一个发光单元，每个发光单元均包括分别为红光发光二极管、蓝光发光二极管和绿光发光二极管的三个发光件50。如此，透光的第二封装件61既可以保护发光件50和导线图案层40，还可确保发光件50的发光效果，且多个发光单元同时进行封装可提高操作效率。
进一步地，请参照图15，在本实施例中，步骤S60，利用第三封装件62对第二封装件61连接第一表面11的周侧进行围设，包括：
S61，利用第三封装件62对间隙92进行填充，以使第三封装件62对第二封装件61连接第一表面11的周侧进行围设，形成多个相连接的封装结构100。
S62，对多个相连接的封装结构100进行切单操作。如此，可批量制备封装结构100，提高生产效率。
上述封装方法可将发光件50、导线图案层40、导电件30及控制芯片20呈垂直堆栈式分布，可减少平面所需空间，从而减小封装结构100的体积。由于不透光的第一封装件10将控制芯片20整体封装，无需额外的基板，且避免控制芯片20外露可能导致的污染、机械损伤等问题；此外，可同时制备多个结构相同的封装结构100，提高生产效率，降低生产成本。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种封装结构，其特征在于，包括：
第一封装件，所述第一封装件具有相对设置的第一表面和第二表面；
控制芯片，被所述第一封装件包覆；
多个导电件，所述导电件凸设于所述控制芯片上且电连接于所述控制芯片的电性接点，所述导电件被所述第一封装件包覆且所述导电件远离所述控制芯片的一端与所述第一表面平齐；
导线图案层，设于所述第一表面上且电连接于多个所述导电件；
至少一发光件，位于所述第一表面上且通过所述导线图案层电连接于所述控制芯片；以及
第二封装件，包覆所述发光件且贴合所述第一表面及所述导线图案层，所述发光件所发出的光束可通过所述第二封装件向外射出。
2.根据权利要求1所述的封装结构，其特征在于，所述第二封装件为透光材质，所述控制芯片的电性接点朝向所述第一表面。
3.根据权利要求1所述的封装结构，其特征在于，所述第一封装件内设有多个电连接件，所述电连接件为导电通道和导电柱中的一种，所述电连接件垂直于所述第一表面且贯穿所述第一封装件，所述电连接件的一端连接于所述导线图案层。
4.根据权利要求3所述的封装结构，其特征在于，所述控制芯片不外露于所述第一封装件，所述封装结构还包括多个引脚，所述引脚贴合所述第二表面且连接于所述电连接件背离所述导线图案层的一端，所述发光件的电性接点朝向所述第一表面。
5.根据权利要求3所述的封装结构，其特征在于，所述封装结构还包括金属件，所述金属件设于所述控制芯片背离所述导电件的一侧且覆盖所述控制芯片的至少部分表面，所述金属件被所述第一封装件包覆。
6.根据权利要求5所述的封装结构，其特征在于，所述金属件背离所述控制芯片的一侧与所述第二表面平齐，所述封装结构还包括设于所述第二表面的接地部；
所述接地部电连接于所述金属件，所述接地部可依次通过所述电连接件、所述导线图案层电连接于所述导电件。
7.根据权利要求1-6中任一项所述的封装结构，其特征在于，所述封装结构还包括第三封装件，所述第三封装件连接于所述第一封装件且围设在所述第二封装件连接所述第一表面的周侧，所述第三封装件及所述第一封装件均为不透光材质；所述第三封装件背离所述第一表面的一侧与所述第二封装件背离所述第一表面的一侧相平齐，所述第三封装件垂直于所述第一表面的外侧与所述第一封装件中垂直于所述第一表面的外侧相平齐。
8.根据权利要求7所述的封装结构，其特征在于，所述封装结构包括多个所述发光件且多个所述发光件位于所述第一表面的中间位置；或者，多个所述发光件在所述第一表面上的投影与所述控制芯片在所述第一表面上的投影至少部分重叠。
9.一种封装方法，用于制备如权利要求1-8中任一项所述的封装结构，其特征在于，所述封装方法包括：
在控制芯片上制备多个导电件，所述导电件电连接于所述控制芯片的电性接点；
利用第一封装件对所述控制芯片和多个所述导电件进行封装，所述控制芯片不外露于所述第一封装件；
在所述第一封装件的第一表面上制备导线图案层，所述导线图案层电连接多个所述导电件；
在所述导线图案层背离所述第一封装件的一侧上安装至少一发光件；以及
利用第二封装件对所述发光件进行封装，所述第二封装件贴合所述第一表面和所述导线图案层。
10.根据权利要求9所述的封装方法，其特征在于，所述封装方法还包括：
利用第三封装件对所述第二封装件连接所述第一表面的周侧进行围设；
所述在所述控制芯片上制备多个所述导电件，包括通过晶圆凸块制程或植入金属制程制备所述导电件；以及
所述利用第一封装件对所述控制芯片和多个所述导电件进行封装之前，还包括制备金属件，并将所述金属件设于所述控制芯片背离所述导电件的一侧。
CN202211227901.5A 2022-03-30 2022-10-09 一种封装结构及封装方法 Pending CN115547945A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111144633A TWI819904B (zh) 2022-03-30 2022-11-22 封裝結構及封裝方法
PCT/CN2023/088481 WO2023186177A1 (zh) 2022-03-30 2023-04-14 一种封装结构及封装方法
US18/264,835 US20240105887A1 (en) 2022-03-30 2023-04-14 Package structure and packaging method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210324399.3A CN114783959A (zh) 2022-03-30 2022-03-30 一种封装结构及封装方法
CN2022103243993 2022-03-30

Publications (1)

Publication Number Publication Date
CN115547945A true CN115547945A (zh) 2022-12-30

Family

ID=82427921

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210324399.3A Withdrawn CN114783959A (zh) 2022-03-30 2022-03-30 一种封装结构及封装方法
CN202211227901.5A Pending CN115547945A (zh) 2022-03-30 2022-10-09 一种封装结构及封装方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210324399.3A Withdrawn CN114783959A (zh) 2022-03-30 2022-03-30 一种封装结构及封装方法

Country Status (4)

Country Link
US (1) US20240105887A1 (zh)
CN (2) CN114783959A (zh)
TW (1) TWI819904B (zh)
WO (1) WO2023186177A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023186177A1 (zh) * 2022-03-30 2023-10-05 弘凯光电(江苏)有限公司 一种封装结构及封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100046221A1 (en) * 2008-08-19 2010-02-25 Jason Loomis Posselt LED Source Adapted for Light Bulbs and the Like
TWI703685B (zh) * 2018-11-21 2020-09-01 欣興電子股份有限公司 發光二極體封裝及其製作方法
CN112736072B (zh) * 2019-10-28 2024-02-09 光宝光电(常州)有限公司 发光模组及其制造方法
CN212033019U (zh) * 2020-06-12 2020-11-27 东莞市华彩威科技有限公司 一种垂直集成控制芯片的发光器件
CN114783959A (zh) * 2022-03-30 2022-07-22 弘凯光电(江苏)有限公司 一种封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023186177A1 (zh) * 2022-03-30 2023-10-05 弘凯光电(江苏)有限公司 一种封装结构及封装方法

Also Published As

Publication number Publication date
TW202339308A (zh) 2023-10-01
WO2023186177A1 (zh) 2023-10-05
US20240105887A1 (en) 2024-03-28
TWI819904B (zh) 2023-10-21
CN114783959A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
KR101488448B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
US9512968B2 (en) LED module
US8952404B2 (en) Light-emitting device package and method of manufacturing the light-emitting device package
KR20190053926A (ko) Cob 디스플레이 모듈 및 그 제조방법, led 디바이스 및 그 제조방법
KR101488451B1 (ko) 멀티칩 ｌｅｄ 패키지
KR20120119395A (ko) 발광소자 패키지 및 그 제조방법
EP2490259B1 (en) Light-Emitting Device Package and Method of Manufacturing the Same
US10957676B2 (en) LED package
JP2013012557A (ja) 発光装置
WO2023186177A1 (zh) 一种封装结构及封装方法
EP2820726B1 (en) Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
TW201843847A (zh) 光學模組的製造方法及光學模組
TW201633468A (zh) 封裝模組及其基板結構
EP4270501A1 (en) Packaging structure and display device
CN214956944U (zh) 发光封装模组
KR20080089037A (ko) 크기가 감소된 캐비티를 갖는 ｌｅｄ 패키지
KR20040073040A (ko) 반도체 소자의 패키지 및 그 제조 방법
TWI720338B (zh) 發光模組及發光模組的製作方法
JP2020096014A (ja) 半導体装置の製造方法及びパッケージ部材の製造方法
KR101260855B1 (ko) 발광소자 패키지 및 이를 구비하는 백라이트 유닛
KR101423455B1 (ko) Led 패키지 및 그 제조방법
JP4522167B2 (ja) 半導体装置およびその製造方法
JP2022074868A (ja) 受光装置
CN113540145A (zh) 一种发光器件、发光器件制作方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination