JP2008047830A - 半導体装置および半導体装置製造方法 - Google Patents
半導体装置および半導体装置製造方法 Download PDFInfo
- Publication number
- JP2008047830A JP2008047830A JP2006224530A JP2006224530A JP2008047830A JP 2008047830 A JP2008047830 A JP 2008047830A JP 2006224530 A JP2006224530 A JP 2006224530A JP 2006224530 A JP2006224530 A JP 2006224530A JP 2008047830 A JP2008047830 A JP 2008047830A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor element
- optical semiconductor
- annular metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
【解決手段】半導体装置1では、光半導体素子10、環状金属板20、金属板30およびバンプ41,42が、樹脂50により封止されている。環状金属板20および金属板30それぞれの下面は共通の仮想平面上にある。光半導体素子10の上面は、仮想平面に対して一方の側に設けられた樹脂50により覆われている。光半導体素子10の受光部13,環状金属板20の下面および金属板30の下面は、樹脂50により覆われることなく露出している。
【選択図】図1
Description
Claims (4)
- 互いに対向する第1面および第2面を有し、受光部、この受光部を囲む環状金属層、および、この環状金属層の外側に配置された電極パッドが、該第2面に形成された光半導体素子と、
互いに対向する第1面および第2面を有し、該第1面が前記光半導体素子の前記環状金属層と接続された環状金属板と、
互いに対向する第1面および第2面を有し、該第1面が前記光半導体素子の前記電極パッドと接続された金属板と、
を備え、
前記環状金属板および前記金属板それぞれの第2面が共通の仮想平面上にあり、
前記光半導体素子の第1面が、前記仮想平面に対して一方の側に設けられた樹脂により覆われ、
前記光半導体素子の受光部,前記環状金属板の第2面および前記金属板の第2面が、前記樹脂により覆われることなく露出している、
ことを特徴とする半導体装置。 - 互いに対向する第1面および第2面を有し、受光部および電極パッドが該第1面に形成され、この受光部に対応する該第2面側の領域を囲む環状金属層が該第2面に形成された光半導体素子と、
互いに対向する第1面および第2面を有し、該第1面が前記光半導体素子の前記環状金属層と接続された環状金属板と、
互いに対向する第1面および第2面を有し、該第1面が前記光半導体素子の前記電極パッドと導電性ワイヤで接続された金属板と、
を備え、
前記環状金属板および前記金属板それぞれの第2面が共通の仮想平面上にあり、
前記光半導体素子の第1面および前記導電性ワイヤが、前記仮想平面に対して一方の側に設けられた樹脂により覆われ、
前記光半導体素子の受光部に対応する第2面側の領域,前記環状金属板の第2面および前記金属板の第2面が、前記樹脂により覆われることなく露出している、
ことを特徴とする半導体装置。 - 互いに対向する第1面および第2面を有し、受光部、この受光部を囲む環状金属層、および、この環状金属層の外側に配置された電極パッドが、該第2面に形成された光半導体素子を用いて、請求項1記載の半導体装置を製造する方法であって、
導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターン形成工程において形成されたレジストパターンを除く前記電鋳基板の主面の露出部上に導電性金属を電着して、前記電鋳基板の主面上に、環状金属板を形成するとともに、この環状金属板の外側に金属板を形成する電着工程と、
前記電着工程の後に、前記電鋳基板から前記レジストパターンを除去するレジストパターン除去工程と、
前記レジストパターン除去工程の後に、前記光半導体素子の環状金属層を前記環状金属板に接着するとともに、前記光半導体素子の電極パッドを前記金属板に接続する光半導体素子搭載工程と、
前記光半導体素子搭載工程の後に前記光半導体素子を樹脂で覆う樹脂封止工程と、
前記樹脂封止工程の後に前記電鋳基板を除去する電鋳基板除去工程と、
を備えることを特徴とする半導体装置製造方法。 - 互いに対向する第1面および第2面を有し、受光部および電極パッドが該第1面に形成され、この受光部に対応する該第2面側の領域を囲む環状金属層が該第2面に形成された光半導体素子を用いて、請求項2記載の半導体装置を製造する方法であって、
導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターン形成工程において形成されたレジストパターンを除く前記電鋳基板の主面の露出部上に導電性金属を電着して、前記電鋳基板の主面上に、環状金属板を形成するとともに、この環状金属板の外側に金属板を形成する電着工程と、
前記電着工程の後に、前記電鋳基板から前記レジストパターンを除去するレジストパターン除去工程と、
前記レジストパターン除去工程の後に、前記光半導体素子の環状金属層を前記環状金属板に接着するとともに、前記光半導体素子の電極パッドを導電性ワイヤで前記金属板に接続する光半導体素子搭載工程と、
前記光半導体素子搭載工程の後に前記光半導体素子および前記導電性ワイヤを樹脂で覆う樹脂封止工程と、
前記樹脂封止工程の後に前記電鋳基板を除去する電鋳基板除去工程と、
を備えることを特徴とする半導体装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224530A JP5177977B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体装置および半導体装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006224530A JP5177977B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体装置および半導体装置製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047830A true JP2008047830A (ja) | 2008-02-28 |
JP5177977B2 JP5177977B2 (ja) | 2013-04-10 |
Family
ID=39181243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006224530A Expired - Fee Related JP5177977B2 (ja) | 2006-08-21 | 2006-08-21 | 半導体装置および半導体装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5177977B2 (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63197361A (ja) * | 1987-02-12 | 1988-08-16 | Mitsubishi Electric Corp | 光透過用窓を有する半導体装置とその製造方法 |
JPH01187952A (ja) * | 1988-01-22 | 1989-07-27 | Mitsubishi Electric Corp | 中空モールドパツケージ |
JPH02143466A (ja) * | 1988-11-25 | 1990-06-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0469958A (ja) * | 1990-07-10 | 1992-03-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH11121646A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Cable Ltd | 半導体パッケ−ジおよびその製造方法 |
JP2001250889A (ja) * | 2000-03-06 | 2001-09-14 | Matsushita Electric Ind Co Ltd | 光素子の実装構造体およびその製造方法 |
JP2002118207A (ja) * | 2000-07-24 | 2002-04-19 | Tobu Denshi Kk | 半導体パッケージ及びその製造方法 |
JP2003068939A (ja) * | 2001-08-29 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003209332A (ja) * | 2002-01-11 | 2003-07-25 | Fujikura Ltd | プリント配線基板、プリント配線基板の製造方法、及び実装基板 |
JP2005268567A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 基板およびその製造方法 |
JP2007103555A (ja) * | 2005-10-03 | 2007-04-19 | Texas Instr Japan Ltd | 半導体チップ、半導体装置およびそれらの製造方法 |
-
2006
- 2006-08-21 JP JP2006224530A patent/JP5177977B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63197361A (ja) * | 1987-02-12 | 1988-08-16 | Mitsubishi Electric Corp | 光透過用窓を有する半導体装置とその製造方法 |
JPH01187952A (ja) * | 1988-01-22 | 1989-07-27 | Mitsubishi Electric Corp | 中空モールドパツケージ |
JPH02143466A (ja) * | 1988-11-25 | 1990-06-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH0469958A (ja) * | 1990-07-10 | 1992-03-05 | Mitsubishi Electric Corp | 半導体装置 |
JPH11121646A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Cable Ltd | 半導体パッケ−ジおよびその製造方法 |
JP2001250889A (ja) * | 2000-03-06 | 2001-09-14 | Matsushita Electric Ind Co Ltd | 光素子の実装構造体およびその製造方法 |
JP2002118207A (ja) * | 2000-07-24 | 2002-04-19 | Tobu Denshi Kk | 半導体パッケージ及びその製造方法 |
JP2003068939A (ja) * | 2001-08-29 | 2003-03-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003209332A (ja) * | 2002-01-11 | 2003-07-25 | Fujikura Ltd | プリント配線基板、プリント配線基板の製造方法、及び実装基板 |
JP2005268567A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | 基板およびその製造方法 |
JP2007103555A (ja) * | 2005-10-03 | 2007-04-19 | Texas Instr Japan Ltd | 半導体チップ、半導体装置およびそれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5177977B2 (ja) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5154039B2 (ja) | 半導体装置および半導体装置製造方法 | |
US8174090B2 (en) | Packaging structure | |
JP5427337B2 (ja) | 半導体装置及びその製造方法、カメラモジュール | |
US7981727B2 (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
JP4743631B2 (ja) | 半導体装置及びその製造方法 | |
JP4486005B2 (ja) | 半導体撮像装置およびその製造方法 | |
US8194162B2 (en) | Imaging device | |
JP2008047834A (ja) | 半導体装置および半導体装置製造方法 | |
KR101674537B1 (ko) | 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지 | |
JP2004179495A (ja) | 半導体装置 | |
TW201705426A (zh) | 樹脂密封型半導體裝置及其製造方法 | |
JP5177977B2 (ja) | 半導体装置および半導体装置製造方法 | |
JP2008047836A (ja) | 半導体装置および半導体装置製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP2006245359A (ja) | 光電変換装置及びその製造方法 | |
KR100673354B1 (ko) | 반도체 촬상소자 패키지 및 그 제조방법 | |
JP2010016395A (ja) | 半導体装置の製造方法 | |
KR101324223B1 (ko) | 리드 프레임의 제조방법 | |
JP2010016395A5 (ja) | ||
JP4137981B2 (ja) | 半導体装置の製造方法 | |
KR101036351B1 (ko) | 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법 | |
JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP2008046558A (ja) | 光学レンズ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5177977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |