JP2008047830A - 半導体装置および半導体装置製造方法 - Google Patents

半導体装置および半導体装置製造方法 Download PDF

Info

Publication number
JP2008047830A
JP2008047830A JP2006224530A JP2006224530A JP2008047830A JP 2008047830 A JP2008047830 A JP 2008047830A JP 2006224530 A JP2006224530 A JP 2006224530A JP 2006224530 A JP2006224530 A JP 2006224530A JP 2008047830 A JP2008047830 A JP 2008047830A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor element
optical semiconductor
annular metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006224530A
Other languages
English (en)
Other versions
JP5177977B2 (ja
Inventor
Masayuki Sakakibara
正之 榊原
Hitoshi Inoue
仁 井上
Hisaya Sugiura
久也 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2006224530A priority Critical patent/JP5177977B2/ja
Publication of JP2008047830A publication Critical patent/JP2008047830A/ja
Application granted granted Critical
Publication of JP5177977B2 publication Critical patent/JP5177977B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】受光面の損傷や受光特性の劣化が防止され受光感度が高い半導体装置を提供する。
【解決手段】半導体装置1では、光半導体素子10、環状金属板20、金属板30およびバンプ41,42が、樹脂50により封止されている。環状金属板20および金属板30それぞれの下面は共通の仮想平面上にある。光半導体素子10の上面は、仮想平面に対して一方の側に設けられた樹脂50により覆われている。光半導体素子10の受光部13,環状金属板20の下面および金属板30の下面は、樹脂50により覆われることなく露出している。
【選択図】図1

Description

本発明は、光半導体素子を含む半導体装置、および、このような半導体装置を製造する方法に関するものである。
光半導体素子は、発光または受光する半導体素子である。その中でも、光を受光する受光部を有する半導体素子は、例えば、入射した光を受光して光電変換するフォトダイオード(PD)、光の入射位置に応じた値の電気信号を出力するPSD(Position Sensing Device)、入射光の強度分布に応じた電気信号を出力するCCD(Charge Coupled Device)やPDアレイ等が挙げられる。
このような光半導体素子を含む半導体装置として、特許文献1に開示された樹脂封止型のものが知られている。この特許文献1に開示された半導体装置は、フォトダイオードが樹脂封止されたものであるが、フォトダイオードの受光面が当該樹脂に覆われることなく露出している。このような構成とすることにより、フォトダイオードの受光面に入射する光は、樹脂を通過すること無く受光面に達して受光されるので、樹脂における吸収や反射に因る減衰が防止され、高い感度で受光され得る。
特開2003−17715号公報
上記文献に開示された半導体装置は、トランスファーモールドによりフォトダイオードが樹脂封止されて製造され、その際に金型がフォトダイオードの受光面に密着される。このことから、フォトダイオードの受光面には金型から機械的応力が加わるので、この半導体装置は、受光面が損傷し易く、また、受光特性が劣化し易い。
本発明は、上記問題点を解消する為になされたものであり、受光面の損傷や受光特性の劣化が防止され受光感度が高い半導体装置および半導体装置製造方法を提供することを目的とする。
第1の発明に係る半導体装置は、(1) 互いに平行な第1面および第2面を有し、受光部、この受光部を囲む環状金属層、および、この環状金属層の外側に配置された電極パッドが、該第2面に形成された光半導体素子と、(2) 互いに対向する第1面および第2面を有し、該第1面が光半導体素子の環状金属層と接続された環状金属板と、(3) 互いに対向する第1面および第2面を有し、該第1面が光半導体素子の電極パッドと接続された金属板と、を備えることを特徴とする。さらに、この第1の発明に係る半導体装置は、環状金属板および金属板それぞれの第2面が共通の仮想平面上にあり、光半導体素子の第1面が、仮想平面に対して一方の側に設けられた樹脂により覆われ、光半導体素子の受光部,環状金属板の第2面および金属板の第2面が、樹脂により覆われることなく露出していることを特徴とする。
また、第2の発明に係る半導体装置は、(1) 互いに対向する第1面および第2面を有し、受光部および電極パッドが該第1面に形成され、この受光部に対応する該第2面側の領域を囲む環状金属層が該第2面に形成された光半導体素子と、(2) 互いに対向する第1面および第2面を有し、該第1面が光半導体素子の環状金属層と接続された環状金属板と、(3) 互いに対向する第1面および第2面を有し、該第1面が光半導体素子の電極パッドと導電性ワイヤで接続された金属板と、を備えることを特徴とする。さらに、この第2の発明に係る半導体装置は、環状金属板および金属板それぞれの第2面が共通の仮想平面上にあり、光半導体素子の第1面および導電性ワイヤが、仮想平面に対して一方の側に設けられた樹脂により覆われ、光半導体素子の受光部に対応する第2面側の領域,環状金属板の第2面および金属板の第2面が、樹脂により覆われることなく露出していることを特徴とする。
これら第1または第2の発明に係る半導体装置は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、例えばプリント基板上における実装の密度の向上が可能である。また、この半導体装置では、光半導体素子の受光面に入射する光は、樹脂を通過すること無く受光面に達して受光されるので、樹脂における吸収や反射に因る減衰が防止され、高い感度で受光され得る。さらに、この半導体装置を製造する際には、光半導体素子に金型を密着させる必要がないので、光半導体素子の損傷や受光特性の劣化が防止される。なお、光半導体素子の電極パッドと、これに接続される外部接続端子としての金属板とは、一般に複数組ある。
第1の発明に係る半導体装置製造方法は、互いに対向する第1面および第2面を有し、受光部、この受光部を囲む環状金属層、および、この環状金属層の外側に配置された電極パッドが、該第2面に形成された光半導体素子を用いて、上記の第1の発明に係る半導体装置を製造する方法であって、(1)導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、(2) レジストパターン形成工程において形成されたレジストパターンを除く電鋳基板の主面の露出部上に導電性金属を電着して、電鋳基板の主面上に、環状金属板を形成するとともに、この環状金属板の外側に金属板を形成する電着工程と、(3) 電着工程の後に、電鋳基板からレジストパターンを除去するレジストパターン除去工程と、(4) レジストパターン除去工程の後に、光半導体素子の環状金属層を環状金属板に接着するとともに、光半導体素子の電極パッドを金属板に接続する光半導体素子搭載工程と、(5) 光半導体素子搭載工程の後に光半導体素子を樹脂で覆う樹脂封止工程と、(6) 樹脂封止工程の後に電鋳基板を除去する電鋳基板除去工程と、を備えることを特徴とする。
また、第2の発明に係る半導体装置製造方法は、互いに対向する第1面および第2面を有し、受光部および電極パッドが該第1面に形成され、この受光部に対応する該第2面側の領域を囲む環状金属層が該第2面に形成された光半導体素子を用いて、上記の第2発明に係る半導体装置を製造する方法であって、(1)導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、(2) レジストパターン形成工程において形成されたレジストパターンを除く電鋳基板の主面の露出部上に導電性金属を電着して、電鋳基板の主面上に、環状金属板を形成するとともに、この環状金属板の外側に金属板を形成する電着工程と、(3) 電着工程の後に、電鋳基板からレジストパターンを除去するレジストパターン除去工程と、(4) レジストパターン除去工程の後に、光半導体素子の環状金属層を環状金属板に接着するとともに、光半導体素子の電極パッドを導電性ワイヤで金属板に接続する光半導体素子搭載工程と、(5) 光半導体素子搭載工程の後に光半導体素子および導電性ワイヤを樹脂で覆う樹脂封止工程と、(6) 樹脂封止工程の後に電鋳基板を除去する電鋳基板除去工程と、を備えることを特徴とする。
本発明によれば、受光面の損傷や受光特性の劣化が防止され受光感度が高い半導体装置および半導体装置製造方法を提供することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一または同種の要素には同一の符号を付し、重複する説明を省略する。
(第1実施形態)
先ず、本発明に係る半導体装置および半導体装置製造方法の第1実施形態について説明する。図1は、第1実施形態に係る半導体装置1の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置1では、光半導体素子10、環状金属板20、金属板30およびバンプ41,42が、樹脂50により封止されている。図2は、第1実施形態に係る半導体装置1に含まれる光半導体素子10の底面図である、
第1実施形態に係る半導体装置1に含まれる光半導体素子10は、互いに対向し平行な第1面(上面)および第2面(下面)を有し、環状金属層11,電極パッド12および受光部13が下面に形成されている。光半導体素子10の下面において、環状金属層11は受光部13を囲むように設けられ、電極パッド12は環状金属層11の外側に設けられている。この光半導体素子10は、例えば、入射した光を受光して光電変換するフォトダイオード(PD)であってもよいし、光の入射位置に応じた値の電気信号を出力するPSDであってもよいし、また、入射光の強度分布に応じた電気信号を出力するCCDやPDアレイであってもよい。
環状金属板20は、互いに対向し平行な第1面(上面)および第2面(下面)を有し、上面が光半導体素子10の環状金属層11とバンプ41で接続されている。金属板30は、互いに対向し平行な第1面(上面)および第2面(下面)を有し、上面が光半導体素子10の電極パッド12とバンプ42で電気的に接続されていて、外部接続端子として用いられる。なお、光半導体素子10の電極パッドと、これに接続される外部接続端子としての金属板とは、一般に複数組ある。
樹脂50としては、一般に樹脂封止型半導体装置を形成する際に用いられる樹脂が用いられ、例えば熱硬化型のエポキシ樹脂やシリコーン樹脂等が用いられる。環状金属板20および金属板30それぞれの下面は共通の仮想平面上にある。光半導体素子10の上面は、仮想平面に対して一方の側に設けられた樹脂50により覆われている。しかし、光半導体素子10の受光部13,環状金属板20の下面および金属板30の下面は、樹脂50により覆われることなく露出している。
環状金属板20および金属板30それぞれの露出した下面が例えばプリント基板上に半田付けされることで、半導体装置1は該基板上に実装される。このような半導体装置1は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、基板上における実装の密度の向上が可能である。
また、この半導体装置1では、光半導体素子10の受光部13が樹脂50により覆われることなく露出している。このことから、光半導体素子10の受光面13に入射する光は、樹脂を通過すること無く受光面13に達して受光されるので、樹脂における吸収や反射に因る減衰が防止され、高い感度で受光され得る。さらに、このような構成を有する半導体装置1を製造する際には、以下に製造方法を説明するように光半導体素子10に金型を密着させる必要がないので、光半導体素子10の損傷や受光特性の劣化が防止される。
次に、第1実施形態に係る半導体装置1を製造する方法について説明する。図3は、第1実施形態に係る半導体装置1を製造する方法を説明するフローチャートである。図4および図5は、第1実施形態に係る半導体装置1を製造する方法を説明する工程図である。これらの図では、複数個(図示では3個)の半導体装置1を同時に製造する場合を示している。初めに、図2に示されるような光半導体素子10が用意される。
レジストパターン形成工程(ステップS1)では、導電性を有する電鋳基板90の主面上に所定のレジストパターン91が形成される(図4(a),(b))。ここで用いられる電鋳基板90は、両面が平坦な金属板であり、厚みが例えば0.1mmであり、例えばステンレススチール,アルミニウムおよび銅などからなる。この電鋳基板90の両面にレジスト91,92が塗布される(図4(a))。ここで塗布されるレジストは、例えば厚み50μmのアルカリタイプの感光性フィルムレジストである。このレジストが塗布された電鋳基板90の一方の主面上に所定パターンのマスクが配され、この状態で紫外線照射による両面露光が行われ、現像処理が行われる。これにより、電鋳基板90の主面上のレジストが硬化し、所定のレジストパターン91が形成される(図4(b))。
レジストパターン形成工程(ステップS1)に続く電着工程(ステップS2)では、レジストパターン91を除く電鋳基板90の主面の露出部上に導電性金属が電着されて、電鋳基板90の主面上に環状金属板20および金属板30が形成される(図4(c))。このとき、環状金属板20の外側に金属板30が形成される。なお、この電着の前に、必要に応じて化学エッチングによる表面酸化被膜除去や薬品による化学処理等の表面活性化処理が行われる。例えば、電着物としてはニッケルやニッケル−コバルト合金、銅その他種々の金属が用いられ、また、スルファミン酸ニッケルの無光沢浴が使用され、レジストパターン91の厚さ程度の40〜50μmの厚さで環状金属板20および金属板30が形成される。なお、必要に応じて、環状金属板20および金属板30それぞれの表面に結着力向上用の金メッキ等を0.3〜0.4μm厚で行うのが好ましい。
電着工程(ステップS2)に続くレジストパターン除去工程(ステップS3)では、電鋳基板90からレジスト91,92が除去される(図4(d))。レジスト除去方法としては、アルカリ溶液による膨潤除去の方法等が可能である。
レジストパターン除去工程(ステップS3)に続く半導体素子搭載工程(ステップS4)では、光半導体素子10の環状電極層11が環状金属板20にバンプ41で接続されるとともに、光半導体素子10の電極パッド12が金属板30にバンプ42で接続される(図5(a))。
半導体素子搭載工程(ステップS4)に続く樹脂封止工程(ステップS5)では、光半導体素子10、環状金属板20、金属板30およびバンプ41,42は、樹脂50により覆われて封止される(図5(b))。このとき、光半導体素子10の環状電極層11と環状金属板20とがバンプ41でバンプ間に隙間が無い状態で互いに接続されているので、光半導体素子10の受光部13と電鋳基板90との間には樹脂50は侵入しない。具体的には、電鋳基板90の上面がモールド金型(上型)に装着されて、そのモールド金型内のキャビティに樹脂50が圧入される。このとき、電鋳基板90は樹脂モールド時における下型の機能を果たす。これにより、電鋳基板90上に複数の光半導体素子10等が配列されて樹脂50により一体的に封止された形態となる。なお、モールド時に複数の電鋳基板90を並列に配置して、樹脂90をランナーにより分配して各電鋳基板90と上型との間に圧入するようにすれば、効率よく多数の樹脂封止を行うことが可能である。
樹脂封止工程(ステップS5)に続く電鋳基板除去工程(ステップS6)では、電鋳基板90が除去されることにより、光半導体素子10の受光部13,環状金属板20の下面および金属板30の下面が露出した樹脂封止体が得られる(図5(c))。電鋳基板90を除去する方法としては、樹脂封止体から電鋳基板90を機械的に引き剥がす等の強制的に剥離除去する方法の他、電鋳基板90等を構成する材質に応じては、樹脂封止体側への影響のない溶剤等により電鋳基板90を溶解して除去する方法も可能である。環状金属板20および金属板30それぞれの下面および樹脂50の下面は、共通の仮想平面上にある。なお、本工程後に必要に応じて、環状金属板20および金属板30それぞれの下面に、実装用に金および銀等の導電性金属層の薄膜をフラッシュメッキ等の方法により0.3〜0.5μm厚で形成するようにしてもよい。
電鋳基板除去工程(ステップS6)に続く切断工程(ステップS7)では、図5(c)中において点線で示される切断線に沿って上記の樹脂封止体が切断されて、これにより、個々の半導体装置1(図1)が製造される。
以上のようにして製造される本実施形態に係る半導体装置1は、光半導体素子10の受光部13が樹脂50により覆われることなく露出している。このことから、光半導体素子10の受光面13に入射する光は、樹脂を通過すること無く受光面13に達して受光されるので、樹脂における吸収や反射に因る減衰が防止され、高い感度で受光され得る。さらに、半導体装置1を製造する際には、光半導体素子10の受光面13に金型等の他の物が接触しないので、光半導体素子10の受光面13の損傷や受光特性の劣化が防止される。
(第2実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第2実施形態について説明する。図6は、第2実施形態に係る半導体装置2の上面図,断面図および底面図であり、同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置2では、光半導体素子10、環状金属板20、金属板30、バンプ41および導電性ワイヤ43が、樹脂50により封止されている。図7は、第2実施形態に係る半導体装置2に含まれる光半導体素子10の上面図,断面図および底面図であり、同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。
第2実施形態に係る半導体装置2に含まれる光半導体素子10は、互いに対向し平行な第1面(上面)および第2面(下面)を有し、電極パッド12および受光部13が上面に形成され、環状金属層11が下面に形成されている。光半導体素子10の環状金属層11は、上面における受光部13に対応する下面側の領域を囲むように設けられている。この光半導体素子10は、いわゆる裏面入射型のものであって、下面側から入射し透過して上面側の受光部13に到達した光を受光する。また、この光半導体素子10は、受光部13が形成された上面と反対側の下面が研削されて厚みが調整され、これにより受光感度特性が調整されている。
環状金属板20は、互いに対向し平行な第1面(上面)および第2面(下面)を有し、上面が光半導体素子10の環状金属層11とバンプ41で接続されている。金属板30は、互いに対向し平行な第1面(上面)および第2面(下面)を有し、上面が光半導体素子10の電極パッド12と導電性ワイヤ43で電気的に接続されていて、外部接続端子として用いられる。なお、光半導体素子10の電極パッドと、これに接続される外部接続端子としての金属板とは、一般に複数組ある。
樹脂50としては、一般に樹脂封止型半導体装置を形成する際に用いられる樹脂が用いられ、例えば熱硬化型のエポキシ樹脂やシリコーン樹脂等が用いられる。環状金属板20および金属板30それぞれの下面は共通の仮想平面上にある。光半導体素子10の上面および導電性ワイヤ43は、仮想平面に対して一方の側に設けられた樹脂50により覆われている。しかし、光半導体素子10の下面における環状金属層11の内側の領域(すなわち、受光部13に対応する下面側の領域),環状金属板20の下面および金属板30の下面は、樹脂50により覆われることなく露出している。
環状金属板20および金属板30それぞれの露出した下面が例えばプリント基板上に半田付けされることで、半導体装置2は該基板上に実装される。このような半導体装置2は、パッケージに入れられることなく、樹脂封止された形態のままであるので、小型化および薄型化が可能であり、また、基板上における実装の密度の向上が可能である。
また、この半導体装置2では、光半導体素子10の下面における環状金属層11の内側の領域(すなわち、受光部13に対応する下面側の領域)が樹脂50により覆われることなく露出している。このことから、光半導体素子10の受光面13に入射する光は、樹脂を通過すること無く受光面13に達して受光されるので、樹脂における吸収や反射に因る減衰が防止され、高い感度で受光され得る。さらに、このような構成を有する半導体装置2を製造する際には、以下に製造方法を説明するように光半導体素子10に金型を密着させる必要がないので、光半導体素子10の損傷や受光特性の劣化が防止される。
次に、第2実施形態に係る半導体装置2を製造する方法について説明する。第2実施形態に係る半導体装置2を製造する方法を説明するフローチャートは、図3と同様である。第2実施形態に係る半導体装置2を製造する方法を説明する工程図については、前半は図4と同様であり、後半は図8に示されている。図8は、第2実施形態に係る半導体装置2を製造する方法を説明する工程図である。初めに、図7に示されるような光半導体素子10が用意される。レジストパターン形成工程(ステップS1),電着工程(ステップS2)およびレジストパターン除去工程(ステップS3)については、第1実施形態の場合と同様である。
レジストパターン除去工程(ステップS3)に続く半導体素子搭載工程(ステップS4)では、光半導体素子10の環状電極層11が環状金属板20にバンプ41で接続されるとともに、光半導体素子10の電極パッド12が金属板30に導電性ワイヤ43で接続される(図8(a))。
半導体素子搭載工程(ステップS4)に続く樹脂封止工程(ステップS5)では、光半導体素子10、環状金属板20、金属板30、バンプ41および導電性ワイヤ43は、樹脂50により覆われて封止される(図8(b))。このとき、光半導体素子10の環状電極層11と環状金属板20とがバンプ41でバンプ間に隙間が無い状態で互いに接続されているので、光半導体素子10の下面における環状金属層11の内側の領域(すなわち、受光部13に対応する下面側の領域)と電鋳基板90との間には樹脂50は侵入しない。
樹脂封止工程(ステップS5)に続く電鋳基板除去工程(ステップS6)では、電鋳基板90が除去されることにより、光半導体素子10の下面における環状金属層11の内側の領域(すなわち、受光部13に対応する下面側の領域),環状金属板20の下面および金属板30の下面が露出した樹脂封止体が得られる(図8(c))。
電鋳基板除去工程(ステップS6)に続く切断工程(ステップS7)では、図8(c)中において点線で示される切断線に沿って上記の樹脂封止体が切断されて、これにより、個々の半導体装置2(図6)が製造される。
以上のようにして製造される本実施形態に係る半導体装置2は、光半導体素子10の下面における環状金属層11の内側の領域(すなわち、受光部13に対応する下面側の領域)が樹脂50により覆われることなく露出している。このことから、光半導体素子10の受光面13に入射する光は、樹脂を通過すること無く受光面13に達して受光されるので、樹脂における吸収や反射に因る減衰が防止され、高い感度で受光され得る。さらに、半導体装置2を製造する際には、光半導体素子10に金型を密着させる必要がないので、光半導体素子10の損傷や受光特性の劣化が防止される。
(第3実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第3実施形態について説明する。図9は、第3実施形態に係る半導体装置3の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置3では、光半導体素子10、環状金属板20、金属板30およびバンプ41,42が、樹脂50により封止されている。この半導体装置3に含まれる光半導体素子10は、図2に示されたものと同様のものである。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図9に示される第3実施形態に係る半導体装置3は、環状金属板20および金属板30それぞれの下面に対して樹脂50の表面が後退している点で相違する。換言すれば、半導体装置3の下面において樹脂50の表面に対して環状金属板20および金属板30が突出している。
この第3実施形態に係る半導体装置3は、第1実施形態に係る半導体装置1と同様の効果を有する他、樹脂50の表面に対して環状金属板20および金属板30それぞれが突出していることにより、プリント基板等に実装する際に半田等の染み出しの問題が軽減される。
この第3実施形態に係る半導体装置3は、図3〜図5を用いて説明した製造方法と略同様にして製造される。ただし、ここで用いられる電鋳基板90は、導電性金属が電着されるべき領域が他の領域に対して窪んでいる。このような電鋳基板90を用いて以降は同様にして製造され得る。
なお、同様に、第2実施形態に係る半導体装置2においても、下面において環状金属板20および金属板30それぞれの下面に対して樹脂50の表面が後退していてもよい。
(第4実施形態)
次に、本発明に係る半導体装置および半導体装置製造方法の第4実施形態について説明する。図10は、第4実施形態に係る半導体装置4の上面図,断面図および底面図である。同図(a)は上面図を示し、同図(b)は断面図を示し、同図(c)は底面図を示す。この図に示される半導体装置4では、光半導体素子10、環状金属板20、金属板30およびバンプ41,42が、樹脂50により封止されている。この半導体装置4に含まれる光半導体素子10は、図2に示されたものと同様のものである。
図1に示された第1実施形態に係る半導体装置1と比較すると、この図10に示される第4実施形態に係る半導体装置4は、環状金属板20および金属板30それぞれの下面に対して樹脂50の表面が突出している点で相違する。換言すれば、半導体装置4の下面において樹脂50の表面に対して環状金属板20および金属板30それぞれが後退している。
この第4実施形態に係る半導体装置4は、第1実施形態に係る半導体装置1と同様の効果を有する他、樹脂50の表面に対して環状金属板20および金属板30が後退していることにより、プリント基板等に実装する際に半田等の染み出しの問題が軽減される。ただし、この半導体装置4が実装されるプリント基板等の表面においては、半導体装置4の下面の凹凸に応じて、環状金属板20および金属板30と接続が可能な形状を有していることが必要である。
この第4実施形態に係る半導体装置4は、図3〜図5を用いて説明した製造方法と略同様にして製造される。ただし、ここで用いられる電鋳基板90は、導電性金属が電着されるべき領域が他の領域に対して窪んでいる。このような電鋳基板90を用いて以降は同様にして製造され得る。
なお、同様に、第2実施形態に係る半導体装置2においても、下面において環状金属板20および金属板30それぞれの下面に対して樹脂50の表面が突出していてもよい。
(他の実施形態)
光半導体素子10の環状金属層11と環状金属板20とは、上記の各実施形態ではバンプ41によりバンプ間に隙間が無い状態で接続されたが、ディスペンサを用いて接着剤により接続されてもよいし、また、マスク印刷によって接着剤、Au−Sn等の半田により接続されてもよい。
第1実施形態に係る半導体装置1の上面図,断面図および底面図である。 第1実施形態に係る半導体装置1に含まれる光半導体素子10の底面図である、 第1実施形態に係る半導体装置1を製造する方法を説明するフローチャートである。 第1実施形態に係る半導体装置1を製造する方法を説明する工程図である。 第1実施形態に係る半導体装置1を製造する方法を説明する工程図である。 第2実施形態に係る半導体装置2の上面図,断面図および底面図である。 第2実施形態に係る半導体装置2に含まれる光半導体素子10の上面図,断面図および底面図である。 第2実施形態に係る半導体装置2を製造する方法を説明する工程図である。 第3実施形態に係る半導体装置3の上面図,断面図および底面図である。 第4実施形態に係る半導体装置4の上面図,断面図および底面図である。
符号の説明
1〜4…半導体装置、10…光半導体素子、11…環状金属層、12…電極パッド、13…受光面、20…環状金属板、30…金属板、41,42…バンプ、43…導電性ワイヤ、50…樹脂、90…電鋳基板、91,92…レジスト。

Claims (4)

  1. 互いに対向する第1面および第2面を有し、受光部、この受光部を囲む環状金属層、および、この環状金属層の外側に配置された電極パッドが、該第2面に形成された光半導体素子と、
    互いに対向する第1面および第2面を有し、該第1面が前記光半導体素子の前記環状金属層と接続された環状金属板と、
    互いに対向する第1面および第2面を有し、該第1面が前記光半導体素子の前記電極パッドと接続された金属板と、
    を備え、
    前記環状金属板および前記金属板それぞれの第2面が共通の仮想平面上にあり、
    前記光半導体素子の第1面が、前記仮想平面に対して一方の側に設けられた樹脂により覆われ、
    前記光半導体素子の受光部,前記環状金属板の第2面および前記金属板の第2面が、前記樹脂により覆われることなく露出している、
    ことを特徴とする半導体装置。
  2. 互いに対向する第1面および第2面を有し、受光部および電極パッドが該第1面に形成され、この受光部に対応する該第2面側の領域を囲む環状金属層が該第2面に形成された光半導体素子と、
    互いに対向する第1面および第2面を有し、該第1面が前記光半導体素子の前記環状金属層と接続された環状金属板と、
    互いに対向する第1面および第2面を有し、該第1面が前記光半導体素子の前記電極パッドと導電性ワイヤで接続された金属板と、
    を備え、
    前記環状金属板および前記金属板それぞれの第2面が共通の仮想平面上にあり、
    前記光半導体素子の第1面および前記導電性ワイヤが、前記仮想平面に対して一方の側に設けられた樹脂により覆われ、
    前記光半導体素子の受光部に対応する第2面側の領域,前記環状金属板の第2面および前記金属板の第2面が、前記樹脂により覆われることなく露出している、
    ことを特徴とする半導体装置。
  3. 互いに対向する第1面および第2面を有し、受光部、この受光部を囲む環状金属層、および、この環状金属層の外側に配置された電極パッドが、該第2面に形成された光半導体素子を用いて、請求項1記載の半導体装置を製造する方法であって、
    導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターン形成工程において形成されたレジストパターンを除く前記電鋳基板の主面の露出部上に導電性金属を電着して、前記電鋳基板の主面上に、環状金属板を形成するとともに、この環状金属板の外側に金属板を形成する電着工程と、
    前記電着工程の後に、前記電鋳基板から前記レジストパターンを除去するレジストパターン除去工程と、
    前記レジストパターン除去工程の後に、前記光半導体素子の環状金属層を前記環状金属板に接着するとともに、前記光半導体素子の電極パッドを前記金属板に接続する光半導体素子搭載工程と、
    前記光半導体素子搭載工程の後に前記光半導体素子を樹脂で覆う樹脂封止工程と、
    前記樹脂封止工程の後に前記電鋳基板を除去する電鋳基板除去工程と、
    を備えることを特徴とする半導体装置製造方法。
  4. 互いに対向する第1面および第2面を有し、受光部および電極パッドが該第1面に形成され、この受光部に対応する該第2面側の領域を囲む環状金属層が該第2面に形成された光半導体素子を用いて、請求項2記載の半導体装置を製造する方法であって、
    導電性を有する電鋳基板の主面上に所定のレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターン形成工程において形成されたレジストパターンを除く前記電鋳基板の主面の露出部上に導電性金属を電着して、前記電鋳基板の主面上に、環状金属板を形成するとともに、この環状金属板の外側に金属板を形成する電着工程と、
    前記電着工程の後に、前記電鋳基板から前記レジストパターンを除去するレジストパターン除去工程と、
    前記レジストパターン除去工程の後に、前記光半導体素子の環状金属層を前記環状金属板に接着するとともに、前記光半導体素子の電極パッドを導電性ワイヤで前記金属板に接続する光半導体素子搭載工程と、
    前記光半導体素子搭載工程の後に前記光半導体素子および前記導電性ワイヤを樹脂で覆う樹脂封止工程と、
    前記樹脂封止工程の後に前記電鋳基板を除去する電鋳基板除去工程と、
    を備えることを特徴とする半導体装置製造方法。
JP2006224530A 2006-08-21 2006-08-21 半導体装置および半導体装置製造方法 Expired - Fee Related JP5177977B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006224530A JP5177977B2 (ja) 2006-08-21 2006-08-21 半導体装置および半導体装置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006224530A JP5177977B2 (ja) 2006-08-21 2006-08-21 半導体装置および半導体装置製造方法

Publications (2)

Publication Number Publication Date
JP2008047830A true JP2008047830A (ja) 2008-02-28
JP5177977B2 JP5177977B2 (ja) 2013-04-10

Family

ID=39181243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006224530A Expired - Fee Related JP5177977B2 (ja) 2006-08-21 2006-08-21 半導体装置および半導体装置製造方法

Country Status (1)

Country Link
JP (1) JP5177977B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197361A (ja) * 1987-02-12 1988-08-16 Mitsubishi Electric Corp 光透過用窓を有する半導体装置とその製造方法
JPH01187952A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 中空モールドパツケージ
JPH02143466A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0469958A (ja) * 1990-07-10 1992-03-05 Mitsubishi Electric Corp 半導体装置
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JP2001250889A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
JP2002118207A (ja) * 2000-07-24 2002-04-19 Tobu Denshi Kk 半導体パッケージ及びその製造方法
JP2003068939A (ja) * 2001-08-29 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003209332A (ja) * 2002-01-11 2003-07-25 Fujikura Ltd プリント配線基板、プリント配線基板の製造方法、及び実装基板
JP2005268567A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 基板およびその製造方法
JP2007103555A (ja) * 2005-10-03 2007-04-19 Texas Instr Japan Ltd 半導体チップ、半導体装置およびそれらの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197361A (ja) * 1987-02-12 1988-08-16 Mitsubishi Electric Corp 光透過用窓を有する半導体装置とその製造方法
JPH01187952A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 中空モールドパツケージ
JPH02143466A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0469958A (ja) * 1990-07-10 1992-03-05 Mitsubishi Electric Corp 半導体装置
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JP2001250889A (ja) * 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
JP2002118207A (ja) * 2000-07-24 2002-04-19 Tobu Denshi Kk 半導体パッケージ及びその製造方法
JP2003068939A (ja) * 2001-08-29 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003209332A (ja) * 2002-01-11 2003-07-25 Fujikura Ltd プリント配線基板、プリント配線基板の製造方法、及び実装基板
JP2005268567A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 基板およびその製造方法
JP2007103555A (ja) * 2005-10-03 2007-04-19 Texas Instr Japan Ltd 半導体チップ、半導体装置およびそれらの製造方法

Also Published As

Publication number Publication date
JP5177977B2 (ja) 2013-04-10

Similar Documents

Publication Publication Date Title
JP5154039B2 (ja) 半導体装置および半導体装置製造方法
US8174090B2 (en) Packaging structure
JP5427337B2 (ja) 半導体装置及びその製造方法、カメラモジュール
US7981727B2 (en) Electronic device wafer level scale packages and fabrication methods thereof
JP4743631B2 (ja) 半導体装置及びその製造方法
JP4486005B2 (ja) 半導体撮像装置およびその製造方法
US8194162B2 (en) Imaging device
JP2008047834A (ja) 半導体装置および半導体装置製造方法
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
JP2004179495A (ja) 半導体装置
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP5177977B2 (ja) 半導体装置および半導体装置製造方法
JP2008047836A (ja) 半導体装置および半導体装置製造方法
JP6676854B2 (ja) リードフレーム、並びにリードフレーム及び半導体装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2006245359A (ja) 光電変換装置及びその製造方法
KR100673354B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
JP2010016395A (ja) 半導体装置の製造方法
KR101324223B1 (ko) 리드 프레임의 제조방법
JP2010016395A5 (ja)
JP4137981B2 (ja) 半導体装置の製造方法
KR101036351B1 (ko) 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법
JP5521301B2 (ja) リードフレーム型基板とその製造方法および半導体装置
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2008046558A (ja) 光学レンズ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R150 Certificate of patent or registration of utility model

Ref document number: 5177977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees