JP2007103555A - 半導体チップ、半導体装置およびそれらの製造方法 - Google Patents
半導体チップ、半導体装置およびそれらの製造方法 Download PDFInfo
- Publication number
- JP2007103555A JP2007103555A JP2005289708A JP2005289708A JP2007103555A JP 2007103555 A JP2007103555 A JP 2007103555A JP 2005289708 A JP2005289708 A JP 2005289708A JP 2005289708 A JP2005289708 A JP 2005289708A JP 2007103555 A JP2007103555 A JP 2007103555A
- Authority
- JP
- Japan
- Prior art keywords
- region
- bump
- semiconductor
- light receiving
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 245
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 115
- 239000010410 layer Substances 0.000 claims abstract description 52
- 239000011347 resin Substances 0.000 claims abstract description 46
- 229920005989 resin Polymers 0.000 claims abstract description 46
- 239000002344 surface layer Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 abstract 1
- 238000004382 potting Methods 0.000 description 5
- 239000003351 stiffener Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Chemical group 0.000 description 1
- 229920000178 Acrylic resin Chemical group 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000010935 stainless steel Chemical group 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【解決手段】第1導電型の第1半導体領域10の受光領域Rにおいて表層部に第2導電型の第2半導体領域11が形成されてフォトダイオードが構成され、受光領域Rを除く領域における第1半導体領域10の主面に第1バンプ12が形成され、第1半導体領域10の主面における受光領域Rと第1バンプ12の形成領域の間に受光領域Rの外周を囲む環状に第2バンプ13が形成された半導体チップTとし、これが実装基板Sに実装され、第2バンプ13より第1バンプ12側の領域において半導体チップTと実装基板Sの間に樹脂層30が形成された構成とする。
【選択図】図1
Description
例えば特許文献1には上記のようなフォトダイオードが開示されている。
図5は上記のフォトダイオードを実装基盤に実装してクリアモールド樹脂で封止した構造の半導体装置の一例の断面図である。
例えば、p型半導体基板100の受光領域における表層部にn型半導体層101が形成されてpn接合によるフォトダイオードが形成されており、フォトダイオードなどに接続して、半導体基板100の表面にパッド電極102が形成されており、フォトダイオードが形成された半導体チップTが構成されている。
また、半導体チップT、ワイヤボンディング106に接続する領域の基板電極105及びワイヤボンディング106を封止するように、クリアモールド樹脂からなる樹脂層107が形成されている。
樹脂層107は、少なくともフォトダイオードが受光する光に対して透明な樹脂からなり、光の入射を阻害せずにフォトダイオード及び配線接続部分を保護することができる。
また、製造方法としては製造工程数が多いために製造コストの削減が困難であるという問題もある。
さらに、受光領域を除く領域における第1半導体領域の主面において第1バンプが形成されており、第1半導体領域の主面における受光領域と第1バンプの形成領域の間において受光領域の外周を囲む環状に第2バンプが形成されている。
実装基板は、表面に実装基板用電極が形成されており、この実装基板に第1バンプと第2バンプが実装基板電極と接続して半導体チップが実装されており、第2バンプより第1バンプ側の領域において半導体チップと実装基板の間に、半導体チップと実装基板を固着する樹脂層が形成されている。
また、好適には、上記第2バンプが上記樹脂層の堰となる。
また、好適には、上記受光領域に相当する領域において上記実装基板に貫通開口部が設けられており、上記貫通開口部から上記受光領域を臨むようにして上記半導体チップが上記実装基板に実装されている。
次に、受光領域を除く領域における第1半導体領域の主面において第1バンプを形成する。
次に、第1半導体領域の主面における受光領域と第1バンプの形成領域の間において受光領域の外周を囲む環状の第2バンプを形成する。
次に、表面に実装基板用電極が形成された実装基板に、記第1バンプと第2バンプを実装基板電極と接続して半導体チップを実装する。
次に、第2バンプより第1バンプ側の領域において半導体チップと実装基板の間に、半導体チップと実装基板を固着する樹脂層を形成する。
また、好適には、上記第1バンプの形成工程及び上記第2バンプの形成工程を同時に行う。
また、好適には、上記樹脂層を形成する工程において上記第2バンプが上記樹脂層の堰となる。
また、好適には、上記実装基板として、上記受光領域に相当する領域に貫通開口部が設けられている実装基板を用い、上記実装基板に上記半導体チップを実装する工程において、上記貫通開口部から上記受光領域が臨むようにして上記半導体チップを上記実装基板に実装する。
図1(A)は本実施形態に係るフォトダイオードを有する半導体チップTのバンプ側からの平面図であり、図1(B)は図1(A)中のX−X’における断面図である。
例えば、p++型(第1導電型)半導体基板である第1半導体領域10の受光領域Rにおける表層部に、イントリンシック層やn型(第2導電型)半導体層などを含む第2半導体領域11が形成されており、pn接合によるフォトダイオードが形成されている。即ち、第2半導体領域11の形成領域が受光領域Rとなる。
また、例えば、第1半導体領域10の主面における受光領域と第1バンプ12の形成領域の間において、受光領域Rの外周を囲む環状に、フローティングあるいはグラウンドや電源電位などの一定電位が印加される第2バンプ13が形成されている。第1バンプ12及び第2バンプはそれぞれ例えばハンダバンプで形成されている。
本実施形態においては、受光領域Rが長方形形状にレイアウトされており、第2バンプ13はこの長方形の輪郭にそった形状で形成されている。
実装基板Sは、例えばフレキシブルボード(実装基板本体)20に、アルミニウム、ステンレスあるいはアクリル樹脂などからなる強度補強のためのスティフナ21が貼り合わせられており、半導体チップTの受光領域Rに合わせて貫通開口部20aが形成されており、また、表面に実装基板用電極22がパターン形成されている。
上記の構成の半導体チップTの第1バンプ12と第2バンプ13が実装基板電極22と接続して、貫通開口部20aから受光領域を臨むようにして、半導体チップTが実装基板Sに実装されている。
ここで、樹脂層30は、第2バンプ13と実装基板用電極22が接合した部分で堰きとめられているので、受光領域Rにかかるようには形成されていない。
上記の本実施形態に係る半導体装置もまた、実装基板に実装した構成として、小型化や製造コストの削減ができる。
まず、例えば、p++型半導体基板である第1半導体領域10の表層に、フォトダイオードの受光領域Rとなる領域において、イントリンシック層やn型(第2導電型)半導体層などを含む第2半導体領域11を形成する。
次に、例えば、受光領域Rを除く領域における第1半導体領域10の主面において第1バンプ12を形成し、また、第1半導体領域10の主面における受光領域Rと第1バンプ12の形成領域の間において受光領域Rの外周を囲むように、環状の第2バンプ13を形成する。
ここでは、第1バンプ12と第2バンプ13を同時に形成することが好ましく、これによって第1バンプ12と第2バンプ13の高さを容易に略等しく形成することができ、さらに工程数を増やさないで第2バンプ13を形成できるので製造コストの削減に寄与する。
以上で、本実施形態に係る半導体チップを製造することができる。
例えばフレキシブルボード20にスティフナ21が貼り合わせられ、受光領域Rに合わせて貫通開口部20aが形成されており、表面に実装基板用電極22がパターン形成されている実装基板Sに、貫通開口部20aから受光領域Rが臨むようにして、第1バンプ12と第2バンプ13を実装基板電極22と接続して、半導体チップTを実装する。
上記のように樹脂層30を形成する工程において、第2バンプが樹脂層の堰となる。即ち、樹脂層30は第2バンプ13と実装基板用電極22が接合した部分で堰きとめられているので、受光領域Rにかかるように形成されない。
図2(B)の断面図に示すように、図2(A)に示す半導体装置において、樹脂層30が半導体チップTと実装基板Sの間だけでなく、半導体チップTのバンプ形成面の裏面を全面に被覆して形成された構成としてもよい。
図2(B)に示す半導体装置の製造方法としては、樹脂層30を形成する工程において、樹脂をポッティングにより供給することで、それ以外は実質的に上記の製造方法と同様にして製造することができる。
図3(A)は、本実施形態に係る半導体装置の断面図であり、図2(A)に示す半導体装置において、半導体チップTの受光領域Rを保護するようにクリアモールド樹脂の保護層40がさらに形成されている構成である。
上記以外は実質的に図2(A)に示す構造の第1実施形態に係る半導体装置と同様である。
上記の本実施形態に係る半導体装置は、第1実施形態と同様に、実装基板に実装した構成として、小型化や製造コストの削減ができる。
図3(B)の断面図に示すように、図3(A)に示す半導体装置において、樹脂層30が半導体チップTと実装基板Sの間だけでなく、半導体チップTのバンプ形成面の裏面を全面に被覆して形成された構成としてもよい。
図3(B)に示す半導体装置の製造方法としては、樹脂層30を形成する工程において、樹脂をポッティングにより供給することで製造することができる。
図4(A)は本実施形態に係るフォトダイオードを有する半導体チップTのバンプ側からの平面図であり、図4(B)は図4(A)中のX−X’における断面図である。
例えば、p++型(第1導電型)半導体基板である第1半導体領域10の受光領域Rにおける表層部に、イントリンシック層やn型(第2導電型)半導体層などを含む第2半導体領域11が形成されており、pn接合によるフォトダイオードが形成されている。即ち、第2半導体領域11の形成領域が受光領域Rとなる。
また、例えば、第1半導体領域10の主面における受光領域と第1バンプ12の形成領域の間において、受光領域Rの外周を囲む環状に、フローティングあるいはグラウンドや電源電位などの一定電位が印加される第2バンプ13aが形成されている。
本実施形態においては、受光領域Rが正方形形状にレイアウトされており、第2バンプ13aはこの正方形形状を内包するように円形の形状で形成されている。
上記の半導体チップを実装基板に実装した構成の半導体装置としても、小型化や製造コストの削減ができる。
例えば、第1バンプ及び第2バンプは金バンプでも形成でき、あるいは他のバンプ構造によってもよい。
実装基板Sとして、フレキシブルボード20とスティフナ21との貼り合わせ構造のものを例示したが、実装基板はこの構造に限定されず、例えば、ガラスエポシキ基板、その他の基板を用いることができる。
また、第2バンプについて、第1バンプと同じ材料で形成されるものを例示したが、樹脂30を堰き止めるものであればよく、他の材料、例えば、非導電性のプラスチックなどの材料、或いは、導電性のはんだ以外の材料を用いて形成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、フォトダイオードを有する半導体チップを実装した半導体装置に適用できる。
本発明の半導体チップの製造方法は、フォトダイオードを有する半導体チップを製造する方法に適用できる。
本発明の半導体装置の製造方法は、フォトダイオードを有する半導体チップを実装基板に実装して製造する方法に適用できる。
Claims (14)
- フォトダイオードが形成された半導体チップであって、
基板に形成された第1導電型の第1半導体領域と、
上記フォトダイオードの受光領域において上記第1半導体領域の表層に形成された第2導電型の第2半導体領域と、
上記受光領域を除く領域における上記第1半導体領域の主面において形成された第1バンプと、
上記第1半導体領域の主面における上記受光領域と上記第1バンプの形成領域の間において上記受光領域の外周を囲む環状に形成された第2バンプと
を有する半導体チップ。 - 上記第1バンプ及び上記第2バンプの高さが略等しい
請求項1に記載の半導体チップ。 - フォトダイオードが形成された半導体チップが実装基板に実装されて構成された半導体装置であって、
基板に形成された第1導電型の第1半導体領域と、上記フォトダイオードの受光領域において上記第1半導体領域の表層に形成された第2導電型の第2半導体領域と、上記受光領域を除く領域における上記第1半導体領域の主面において形成された第1バンプと、上記第1半導体領域の主面における上記受光領域と上記第1バンプの形成領域の間において上記受光領域の外周を囲む環状に形成された第2バンプとを有する半導体チップと、
表面に実装基板用電極が形成され、上前記第1バンプと第2バンプが上記実装基板電極と接続して上記半導体チップが実装された実装基板と、
上記第2バンプより前記第1バンプ側の領域において上記半導体チップと上記実装基板の間に形成され、上記半導体チップと上記実装基板を固着する樹脂層と
を有する半導体装置。 - 上記第1バンプ及び上記第2バンプの高さが略等しい
請求項3に記載の半導体装置。 - 上記第2バンプが上記樹脂層の堰となる
請求項3に記載の半導体装置。 - 上記受光領域に相当する領域において上記実装基板に貫通開口部が設けられており、
上記貫通開口部から上記受光領域を臨むようにして上記半導体チップが上記実装基板に実装されている
請求項3に記載の半導体装置。 - フォトダイオードが形成された半導体チップの製造方法であって、
基板に形成された第1導電型の第1半導体領域の表層に、上記フォトダイオードの受光領域において、第2導電型の第2半導体領域を形成する工程と、
上記受光領域を除く領域における上記第1半導体領域の主面において第1バンプを形成する工程と、
上記第1半導体領域の主面における上記受光領域と上記第1バンプの形成領域の間において上記受光領域の外周を囲む環状の第2バンプを形成する工程と
を有する半導体チップの製造方法。 - 上記第1バンプの形成工程及び上記第2バンプの形成工程において、上記第1バンプ及び上記第2バンプの高さを略等しく形成する
請求項7に記載の半導体チップの製造方法。 - 上記第1バンプの形成工程及び上記第2バンプの形成工程を同時に行う
請求項7に記載の半導体チップの製造方法。 - フォトダイオードが形成された半導体チップを実装基板に実装する半導体装置の製造方法であって、
基板に形成された第1導電型の第1半導体領域の表層に、上記フォトダイオードの受光領域において、第2導電型の第2半導体領域を形成する工程と、上記受光領域を除く領域における上記第1半導体領域の主面において第1バンプを形成する工程と、上記第1半導体領域の主面における上記受光領域と上記第1バンプの形成領域の間において上記受光領域の外周を囲む環状の第2バンプを形成する工程とを有して、半導体チップを形成する工程と、
表面に実装基板用電極が形成された実装基板に、上前記第1バンプと第2バンプを上記実装基板電極と接続して上記半導体チップを実装する工程と、
上記第2バンプより前記第1バンプ側の領域において上記半導体チップと上記実装基板の間に、上記半導体チップと上記実装基板を固着する樹脂層を形成する工程と
を有する半導体装置の製造方法。 - 上記第1バンプの形成工程及び上記第2バンプの形成工程において、上記第1バンプ及び上記第2バンプの高さを略等しく形成する
請求項10に記載の半導体装置の製造方法。 - 上記第1バンプの形成工程及び上記第2バンプの形成工程を同時に行う
請求項10に記載の半導体装置の製造方法。 - 上記樹脂層を形成する工程において上記第2バンプが上記樹脂層の堰となる
請求項10に記載の半導体装置の製造方法。 - 上記実装基板として、上記受光領域に相当する領域に貫通開口部が設けられている実装基板を用い、
上記実装基板に上記半導体チップを実装する工程において、上記貫通開口部から上記受光領域が臨むようにして上記半導体チップを上記実装基板に実装する
請求項10に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289708A JP4184371B2 (ja) | 2005-10-03 | 2005-10-03 | 半導体チップ、半導体装置およびそれらの製造方法 |
US11/536,127 US7714369B2 (en) | 2005-10-03 | 2006-09-28 | Semiconductor chip having a photodiode |
US12/748,912 US20100184247A1 (en) | 2005-10-03 | 2010-03-29 | Semiconductor Chip Having a Photodiode, Semiconductor Device and Manufacturing Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289708A JP4184371B2 (ja) | 2005-10-03 | 2005-10-03 | 半導体チップ、半導体装置およびそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103555A true JP2007103555A (ja) | 2007-04-19 |
JP4184371B2 JP4184371B2 (ja) | 2008-11-19 |
Family
ID=37995114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005289708A Expired - Fee Related JP4184371B2 (ja) | 2005-10-03 | 2005-10-03 | 半導体チップ、半導体装置およびそれらの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7714369B2 (ja) |
JP (1) | JP4184371B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047830A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
JP2013084675A (ja) * | 2011-10-06 | 2013-05-09 | Shindengen Electric Mfg Co Ltd | 半導体素子の電気接続構造 |
JP2013131669A (ja) * | 2011-12-22 | 2013-07-04 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
WO2013129026A1 (ja) * | 2012-02-28 | 2013-09-06 | オリンパス株式会社 | 光電変換モジュールおよび光伝送ユニット |
JP2017130586A (ja) * | 2016-01-21 | 2017-07-27 | 浜松ホトニクス株式会社 | 受光モジュールおよび受光モジュールの製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7659519B1 (en) * | 2008-06-04 | 2010-02-09 | Kotura, Inc. | System having reduced distance between scintillator and light sensor array |
KR100976812B1 (ko) * | 2010-02-08 | 2010-08-20 | 옵토팩 주식회사 | 전자 소자 패키지 및 그 제조 방법 |
JP2015530739A (ja) * | 2012-08-03 | 2015-10-15 | ホーヤ コーポレイション ユーエスエイHoya Corporation Usa | 光電子コンポーネント、光学コンポーネント又はフォトニック・コンポーネント用のサブマウント |
CN114883435B (zh) * | 2022-04-21 | 2022-11-29 | 中山德华芯片技术有限公司 | 一种柔性太阳电池芯片及其制备方法与应用 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204224A (ja) * | 1995-01-23 | 1996-08-09 | Sumitomo Electric Ind Ltd | 化合物半導体受光素子及びその製造方法 |
US5939773A (en) * | 1996-08-05 | 1999-08-17 | Motorola, Inc. | Semiconductor laser package including a lead frame and plastic resin housing |
US6005276A (en) * | 1997-11-12 | 1999-12-21 | Advanced Photonix, Inc. | Solid state photodetector with light-responsive rear face |
US6301401B1 (en) * | 1999-04-02 | 2001-10-09 | Convergence Technologies, Ltd. | Electro-optical package for reducing parasitic effects |
US6225206B1 (en) * | 1999-05-10 | 2001-05-01 | International Business Machines Corporation | Flip chip C4 extension structure and process |
JP3625258B2 (ja) * | 1999-07-06 | 2005-03-02 | 松下電器産業株式会社 | 受光素子およびその製造方法 |
US6472247B1 (en) * | 2000-06-26 | 2002-10-29 | Ricoh Company, Ltd. | Solid-state imaging device and method of production of the same |
US6858941B2 (en) * | 2000-12-07 | 2005-02-22 | International Business Machines Corporation | Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array |
TW527676B (en) * | 2001-01-19 | 2003-04-11 | Matsushita Electric Ind Co Ltd | Photo-semiconductor module and method for manufacturing |
JP3807954B2 (ja) * | 2001-06-25 | 2006-08-09 | シャープ株式会社 | フォトダイオード |
US6613606B1 (en) * | 2001-09-17 | 2003-09-02 | Magic Corporation | Structure of high performance combo chip and processing method |
JP3956199B2 (ja) * | 2002-02-20 | 2007-08-08 | シャープ株式会社 | 固体撮像装置の製造方法およびその製造方法において使用するマスク |
JP2003309271A (ja) * | 2002-04-18 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 集積回路素子の実装構造および実装方法 |
KR100492980B1 (ko) * | 2003-03-28 | 2005-06-07 | 삼성전자주식회사 | 수직입사 수광소자를 이용한 광학장치 |
JP2004354532A (ja) * | 2003-05-27 | 2004-12-16 | Seiko Epson Corp | 光モジュール及びその製造方法、光通信装置、電子機器 |
US7005719B2 (en) * | 2004-02-27 | 2006-02-28 | Texas Instruments Incorporated | Integrated circuit structure having a flip-chip mounted photoreceiver |
KR100498708B1 (ko) * | 2004-11-08 | 2005-07-01 | 옵토팩 주식회사 | 반도체 소자용 전자패키지 및 그 패키징 방법 |
-
2005
- 2005-10-03 JP JP2005289708A patent/JP4184371B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-28 US US11/536,127 patent/US7714369B2/en active Active
-
2010
- 2010-03-29 US US12/748,912 patent/US20100184247A1/en not_active Abandoned
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008047830A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
JP2013084675A (ja) * | 2011-10-06 | 2013-05-09 | Shindengen Electric Mfg Co Ltd | 半導体素子の電気接続構造 |
JP2013131669A (ja) * | 2011-12-22 | 2013-07-04 | Shinko Electric Ind Co Ltd | 電子装置及びその製造方法 |
WO2013129026A1 (ja) * | 2012-02-28 | 2013-09-06 | オリンパス株式会社 | 光電変換モジュールおよび光伝送ユニット |
JP2013178378A (ja) * | 2012-02-28 | 2013-09-09 | Olympus Corp | 光電変換モジュールおよび光伝送ユニット |
US9625664B2 (en) | 2012-02-28 | 2017-04-18 | Olympus Corporation | Photoelectric conversion module and optical transmission unit |
JP2017130586A (ja) * | 2016-01-21 | 2017-07-27 | 浜松ホトニクス株式会社 | 受光モジュールおよび受光モジュールの製造方法 |
WO2017126213A1 (ja) * | 2016-01-21 | 2017-07-27 | 浜松ホトニクス株式会社 | 受光モジュールおよび受光モジュールの製造方法 |
KR20180104649A (ko) * | 2016-01-21 | 2018-09-21 | 하마마츠 포토닉스 가부시키가이샤 | 수광 모듈 및 수광 모듈의 제조 방법 |
TWI714678B (zh) * | 2016-01-21 | 2021-01-01 | 日商濱松赫德尼古斯股份有限公司 | 受光模組及受光模組之製造方法 |
KR102559339B1 (ko) | 2016-01-21 | 2023-07-25 | 하마마츠 포토닉스 가부시키가이샤 | 수광 모듈 및 수광 모듈의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20100184247A1 (en) | 2010-07-22 |
US7714369B2 (en) | 2010-05-11 |
US20070096177A1 (en) | 2007-05-03 |
JP4184371B2 (ja) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4184371B2 (ja) | 半導体チップ、半導体装置およびそれらの製造方法 | |
US8012776B2 (en) | Methods of manufacturing imaging device packages | |
KR100476558B1 (ko) | 이미지 센서 모듈 및 그 제작 공정 | |
US7893514B2 (en) | Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package | |
US9455358B2 (en) | Image pickup module and image pickup unit | |
JP5078725B2 (ja) | 半導体装置 | |
US20080055438A1 (en) | Image sensor package, related method of manufacture and image sensor module | |
JP2007042879A (ja) | 半導体撮像装置およびその製造方法 | |
TW202015195A (zh) | 影像感測器晶片級封裝 | |
US7518230B2 (en) | Semiconductor chip and semiconductor device | |
CN106024819B (zh) | Cmos图像传感器的晶圆级封装方法 | |
JP2009010288A (ja) | 半導体装置 | |
US10680033B2 (en) | Chip packaging method and chip package | |
US20220415943A1 (en) | Image sensor packages and related methods | |
JP2005294435A (ja) | 半導体光検出素子及び光検出装置 | |
JP2011176105A (ja) | 光学デバイス装置及びその製造方法 | |
JP2006173463A (ja) | センサーモジュール | |
JP2009158873A (ja) | 光学デバイスおよび光学デバイスの製造方法 | |
CN111009542B (zh) | 一种封装方法及封装结构 | |
JP5044319B2 (ja) | 半導体装置 | |
JP2006196809A (ja) | 半導体チップ及びその製造方法並びに半導体装置 | |
US20100068847A1 (en) | Method for manufacturing an image sensor | |
JP2009200422A (ja) | 半導体装置とその製造方法及び実装方法 | |
JP2005327967A (ja) | 半導体装置 | |
JP6889452B1 (ja) | イメージセンサモジュール、及び、イメージセンサモジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |