JPH0536864A - 半導体素子パツケージ - Google Patents
半導体素子パツケージInfo
- Publication number
- JPH0536864A JPH0536864A JP3211634A JP21163491A JPH0536864A JP H0536864 A JPH0536864 A JP H0536864A JP 3211634 A JP3211634 A JP 3211634A JP 21163491 A JP21163491 A JP 21163491A JP H0536864 A JPH0536864 A JP H0536864A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- inner leads
- package
- epoxy resin
- thermal resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 軽量化を要求される機器での使用に適し、イ
ンナーリードの予備処理等を要しない、熱抵抗を35℃
/W以下とした半導体素子パッケージの実現。 【構成】 アルミナから成る放熱体8を用い、エポキシ
樹脂から成る接着剤7を用いてインナーリード4を放熱
体8に接着する。比重(約4.0)が鉄の約1/2で、鉄
の約1/3の熱伝導率を有するアルミナを放熱体として
用いることにより、半導体素子パッケージの熱抵抗を3
5℃/W以下とでき、その軽量化が容易になる。アルミ
ナとインナーリードの接着にエポキシ樹脂から成る接着
剤を用いるので、窒化アルミニウムとインナーリードを
ろう付けする場合のような割れを生ずることがなく、イ
ンナーリード面の予備処理を特に必要としない。
ンナーリードの予備処理等を要しない、熱抵抗を35℃
/W以下とした半導体素子パッケージの実現。 【構成】 アルミナから成る放熱体8を用い、エポキシ
樹脂から成る接着剤7を用いてインナーリード4を放熱
体8に接着する。比重(約4.0)が鉄の約1/2で、鉄
の約1/3の熱伝導率を有するアルミナを放熱体として
用いることにより、半導体素子パッケージの熱抵抗を3
5℃/W以下とでき、その軽量化が容易になる。アルミ
ナとインナーリードの接着にエポキシ樹脂から成る接着
剤を用いるので、窒化アルミニウムとインナーリードを
ろう付けする場合のような割れを生ずることがなく、イ
ンナーリード面の予備処理を特に必要としない。
Description
【0001】
【産業上の利用分野】本発明は半導体素子パッケージ、
特に、高速マイクロプロセッサ等に適する、軽量化され
た半導体素子パッケージに関するものである。
特に、高速マイクロプロセッサ等に適する、軽量化され
た半導体素子パッケージに関するものである。
【0002】
【従来の技術】マイクロプロセッサやバイ−CMOSゲ
ートアレイ等には、面実装ができること、パッケージコ
ストが安いことから、QFP(quad flat package)が主
に用いられている。最近の16あるいは32ビットのマ
イクロプロセッサ、バイ−CMOSゲートアレイ等で
は、信号処理の高速化に伴い、消費電力が2〜3Wに達
するものが現れ、パッケージの熱抵抗を35℃/W以下
に抑えることが要求されている。放熱が不充分な場合
は、パッケージ温度が上昇して、伝送遅延が起こる。
ートアレイ等には、面実装ができること、パッケージコ
ストが安いことから、QFP(quad flat package)が主
に用いられている。最近の16あるいは32ビットのマ
イクロプロセッサ、バイ−CMOSゲートアレイ等で
は、信号処理の高速化に伴い、消費電力が2〜3Wに達
するものが現れ、パッケージの熱抵抗を35℃/W以下
に抑えることが要求されている。放熱が不充分な場合
は、パッケージ温度が上昇して、伝送遅延が起こる。
【0003】放熱をよくして、熱抵抗を35℃/W以下
に抑えるため、図3AおよびBに示すように、半導体素
子1をタブ2の下に配置し、タブ2およびインナーリー
ド4を、両面接着性フィルム31で銅板32に貼り着け
たQFPの構造が知られている。図3Aは銅板32が樹
脂中に封入されたもの、図3Bは銅板32の一方の面が
外側に露出したものを示す。図3AおよびBで、半導体
素子1はタブ2に搭載され、図示しない端子電極がボン
ディングワイヤ3でインナーリード4の先端4aに接続
されている。これらは樹脂5に封止され、インナーリー
ド4はアウターリード6に連結されている。
に抑えるため、図3AおよびBに示すように、半導体素
子1をタブ2の下に配置し、タブ2およびインナーリー
ド4を、両面接着性フィルム31で銅板32に貼り着け
たQFPの構造が知られている。図3Aは銅板32が樹
脂中に封入されたもの、図3Bは銅板32の一方の面が
外側に露出したものを示す。図3AおよびBで、半導体
素子1はタブ2に搭載され、図示しない端子電極がボン
ディングワイヤ3でインナーリード4の先端4aに接続
されている。これらは樹脂5に封止され、インナーリー
ド4はアウターリード6に連結されている。
【0004】放熱板を有するQFPで、銅の代わりに熱
伝導のよいセラミックである窒化アルミニウム焼結体を
放熱板の材料に用いるものもある。窒化アルミニウム焼
結体にインナーリードを固定するには、モリブデン−マ
ンガンペースト等によるろう付けが多く用いられる。後
に述べるように、ろう付けの界面に生ずる応力のため
に、焼結体が割れることがあり、これを防ぐため、特開
平2−92874号ではインナーリードの面に予め銅箔
を貼り合わせておく方法を開示している。
伝導のよいセラミックである窒化アルミニウム焼結体を
放熱板の材料に用いるものもある。窒化アルミニウム焼
結体にインナーリードを固定するには、モリブデン−マ
ンガンペースト等によるろう付けが多く用いられる。後
に述べるように、ろう付けの界面に生ずる応力のため
に、焼結体が割れることがあり、これを防ぐため、特開
平2−92874号ではインナーリードの面に予め銅箔
を貼り合わせておく方法を開示している。
【0005】最近開発された多層リードフレームは、図
4に示すように、信号層となるリードフレーム41と別
に、ポリイミドフィルム42,44を介して電源層43
と接地層45を有し、これらは面積の大きな金属層であ
る。この多層リードフレームを用いたパッケージは、広
い接地層45が放熱板として働くため、パッケージの熱
抵抗は30℃/W以下である。
4に示すように、信号層となるリードフレーム41と別
に、ポリイミドフィルム42,44を介して電源層43
と接地層45を有し、これらは面積の大きな金属層であ
る。この多層リードフレームを用いたパッケージは、広
い接地層45が放熱板として働くため、パッケージの熱
抵抗は30℃/W以下である。
【0006】
【発明が解決しようとする課題】しかし、図3Aおよび
Bに示した構造のQFPでは銅等の放熱板を用いている
ため、パッケージの重量が大きくなり、ラップトップパ
ーソナルコンピュータ等で強く要求される軽量化を、制
約する要因となる。図4に示した多層リードフレーム構
造も、全面に広がった銅合金等の接地層を用いているた
め、同様の問題がある。
Bに示した構造のQFPでは銅等の放熱板を用いている
ため、パッケージの重量が大きくなり、ラップトップパ
ーソナルコンピュータ等で強く要求される軽量化を、制
約する要因となる。図4に示した多層リードフレーム構
造も、全面に広がった銅合金等の接地層を用いているた
め、同様の問題がある。
【0007】また、窒化アルミニウム焼結体を放熱板に
用いる場合には、窒化アルミニウム焼結体にインナーリ
ードを固定するには、モリブデン−マンガンペースト等
によるろう付けが多く用いられ、ろう付けの界面に生ず
る応力のために、焼結体が割れることがある。これを防
ぐためには、例えば特開平2−92874号に開示され
ているように、インナーリードの面に予め銅箔を貼り合
わせておくなどの手間を要するので、生産性が低下す
る。
用いる場合には、窒化アルミニウム焼結体にインナーリ
ードを固定するには、モリブデン−マンガンペースト等
によるろう付けが多く用いられ、ろう付けの界面に生ず
る応力のために、焼結体が割れることがある。これを防
ぐためには、例えば特開平2−92874号に開示され
ているように、インナーリードの面に予め銅箔を貼り合
わせておくなどの手間を要するので、生産性が低下す
る。
【0008】それ故、本発明は、軽量化を要求される機
器での使用に適し、インナーリードの予備処理等を要し
ない、熱抵抗が35℃/W以下の半導体素子パッケージ
を実現することを、目的とする。
器での使用に適し、インナーリードの予備処理等を要し
ない、熱抵抗が35℃/W以下の半導体素子パッケージ
を実現することを、目的とする。
【0009】
【課題を解決するための手段】本発明では、軽量化を要
求される機器での使用に適し、インナーリードの予備処
理等を要しない、熱抵抗を35℃/W以下とした半導体
素子パッケージを実現するため、アルミナから成る放熱
体を用い、エポキシ樹脂から成る接着剤を用いてインナ
ーリードを放熱体に接着するようにした。
求される機器での使用に適し、インナーリードの予備処
理等を要しない、熱抵抗を35℃/W以下とした半導体
素子パッケージを実現するため、アルミナから成る放熱
体を用い、エポキシ樹脂から成る接着剤を用いてインナ
ーリードを放熱体に接着するようにした。
【0010】放熱体は、アルミナ板であってもよく、ま
た、適当な布、紙等に、アルミナ粉を混合した熱伝導性
のよい樹脂、例えば熱伝導性エポキシ樹脂を、含浸させ
たものでもよい。含浸させる布として、例えばガラス繊
維布等が好ましい。アルミナ板を用いると、熱抵抗を3
0℃/W以下に低下させることができる。
た、適当な布、紙等に、アルミナ粉を混合した熱伝導性
のよい樹脂、例えば熱伝導性エポキシ樹脂を、含浸させ
たものでもよい。含浸させる布として、例えばガラス繊
維布等が好ましい。アルミナ板を用いると、熱抵抗を3
0℃/W以下に低下させることができる。
【0011】接着のために、エポキシ樹脂系接着剤の層
自体のほか、エポキシ樹脂系接着剤層をポリイミド等の
両面に有する接着フィルム(テープ)を用いてもよい。
適当な粒子径(例えば20〜30μm)のアルミナ粉末
をエポキシ樹脂に混合した熱伝導性エポキシ樹脂を用い
るのが、より好ましい。
自体のほか、エポキシ樹脂系接着剤層をポリイミド等の
両面に有する接着フィルム(テープ)を用いてもよい。
適当な粒子径(例えば20〜30μm)のアルミナ粉末
をエポキシ樹脂に混合した熱伝導性エポキシ樹脂を用い
るのが、より好ましい。
【0012】
【作用】本発明では、比重(約4.0)が鉄の約1/2
で、鉄の約1/3の熱伝導率を有するアルミナを放熱体
として用いることにより、半導体素子パッケージの熱抵
抗を35℃/W以下とすることができ、その軽量化を容
易にする。本発明では、アルミナとインナーリードの接
着にエポキシ樹脂から成る接着剤を用いるので、窒化ア
ルミニウムとインナーリードをろう付けする場合のよう
な割れを生ずることがなく、インナーリード面の予備処
理を特に必要としない。
で、鉄の約1/3の熱伝導率を有するアルミナを放熱体
として用いることにより、半導体素子パッケージの熱抵
抗を35℃/W以下とすることができ、その軽量化を容
易にする。本発明では、アルミナとインナーリードの接
着にエポキシ樹脂から成る接着剤を用いるので、窒化ア
ルミニウムとインナーリードをろう付けする場合のよう
な割れを生ずることがなく、インナーリード面の予備処
理を特に必要としない。
【0013】
【実施例】以下に実施例を示し、本発明のさらに詳細な
説明とする。 〔実施例1〕本発明による半導体素子パッケージの一例
を図1に示す。図1の半導体素子パッケージで、半導体
素子1はタブ2の下に配置され、図示しない端子電極が
ボンディングワイヤ3でインナーリード4の先端4aに
接続されている。タブ2およびインナーリード4は、放
熱板8に接着剤7で貼り着けられている。これらは樹脂
5に封止され、インナーリード4はアウターリード6に
連結されている。放熱板8の一方の面は外部に露出して
いる。放熱板8は厚さ1.0mmのアルミナ板である。接着
剤7として、粒子径約20〜30μmのアルミナ粉末を
エポキシ樹脂に混合した熱伝導性エポキシ樹脂を用い
た。インナーリード4およびアウターリード6は厚さ0.
15mmの42アロイ(42%のニッケルを含む鉄合金)
で構成されている。図1の半導体素子パッケージの上下
を逆にし、一部を破断した斜視図を図2に示す。
説明とする。 〔実施例1〕本発明による半導体素子パッケージの一例
を図1に示す。図1の半導体素子パッケージで、半導体
素子1はタブ2の下に配置され、図示しない端子電極が
ボンディングワイヤ3でインナーリード4の先端4aに
接続されている。タブ2およびインナーリード4は、放
熱板8に接着剤7で貼り着けられている。これらは樹脂
5に封止され、インナーリード4はアウターリード6に
連結されている。放熱板8の一方の面は外部に露出して
いる。放熱板8は厚さ1.0mmのアルミナ板である。接着
剤7として、粒子径約20〜30μmのアルミナ粉末を
エポキシ樹脂に混合した熱伝導性エポキシ樹脂を用い
た。インナーリード4およびアウターリード6は厚さ0.
15mmの42アロイ(42%のニッケルを含む鉄合金)
で構成されている。図1の半導体素子パッケージの上下
を逆にし、一部を破断した斜視図を図2に示す。
【0014】アルミナ板8にタブ2およびインナーリー
ド4を貼り着けるには、接着剤7をタブ2およびインナ
ーリード4に塗り付けて、アルミナ板8と貼り合わせ
る。図1に示す構造により、200ピンのリードフレー
ムを用いた28mm×28mm(モールド後厚さ3mm)のQ
FP構造の半導体素子パッケージを製作した。
ド4を貼り着けるには、接着剤7をタブ2およびインナ
ーリード4に塗り付けて、アルミナ板8と貼り合わせ
る。図1に示す構造により、200ピンのリードフレー
ムを用いた28mm×28mm(モールド後厚さ3mm)のQ
FP構造の半導体素子パッケージを製作した。
【0015】〔実施例2〕実施例1において、インナー
リード4およびアウターリード6の材料として、厚さ0.
15mmの42アロイの代わりに、同じ厚さの、0.05%
亜鉛を含む高強度銅合金を用いた。
リード4およびアウターリード6の材料として、厚さ0.
15mmの42アロイの代わりに、同じ厚さの、0.05%
亜鉛を含む高強度銅合金を用いた。
【0016】〔実施例3〕実施例1において放熱板8と
して、厚さ1.0mmのアルミナ板の代わりに、粒子径約2
0〜30μmのアルミナ粉末とエポキシ樹脂を混合した
熱伝導性樹脂をガラス布に含浸させたものを用いた。こ
の場合には、放熱板8自体に接着性があるので、接着剤
7を省略できる。
して、厚さ1.0mmのアルミナ板の代わりに、粒子径約2
0〜30μmのアルミナ粉末とエポキシ樹脂を混合した
熱伝導性樹脂をガラス布に含浸させたものを用いた。こ
の場合には、放熱板8自体に接着性があるので、接着剤
7を省略できる。
【0017】〔実施例4〕実施例1において、接着剤7
の代わりに、厚さ50ミクロンのポリイミドフィルムの
両面にそれぞれ厚さ20ミクロンのエポキシ系接着剤層
を有するポリイミドフィルムを用いた。
の代わりに、厚さ50ミクロンのポリイミドフィルムの
両面にそれぞれ厚さ20ミクロンのエポキシ系接着剤層
を有するポリイミドフィルムを用いた。
【0018】〔比較例1〕実施例5の放熱板8として、
厚さ1.0mmのアルミナ板の代わりに、同じ厚さの銅板を
用いた。
厚さ1.0mmのアルミナ板の代わりに、同じ厚さの銅板を
用いた。
【0019】〔測定例〕実施例1〜4の半導体素子パッ
ケージの熱抵抗を、下記の方法で測定した。パッケージ
の中央に3Wのヒーターとサーモカップルを埋め込ん
で、全体をモールドし、ヒーターの真上のモールドの外
面にサーモカップルを接触させ、パッケージの内外での
温度差を、平衡後に測定する。また、パッケージ全体の
重量を測定した。結果を表1に示す。
ケージの熱抵抗を、下記の方法で測定した。パッケージ
の中央に3Wのヒーターとサーモカップルを埋め込ん
で、全体をモールドし、ヒーターの真上のモールドの外
面にサーモカップルを接触させ、パッケージの内外での
温度差を、平衡後に測定する。また、パッケージ全体の
重量を測定した。結果を表1に示す。
【0020】
【0021】表1から明らかなように、本発明による2
00ピン28mm角パッケージは25〜35℃/Wの熱抵
抗を示し、重量は45〜47gであった。放熱体に銅板
を用いた比較例1は、熱抵抗は小さいが、パッケージの
重量が本発明のものより2〜4g大きい。
00ピン28mm角パッケージは25〜35℃/Wの熱抵
抗を示し、重量は45〜47gであった。放熱体に銅板
を用いた比較例1は、熱抵抗は小さいが、パッケージの
重量が本発明のものより2〜4g大きい。
【0022】
【発明の効果】本発明の半導体素子パッケージによる
と、重量の大幅な増大を伴わないで、熱抵抗を35℃/
W以下とすることができる。それ故、ラップトップパー
ソナルコンピュータ等の軽量化を要求される機器に、2
〜3Wの電力を消費する高速マイクロプロセッサ、ゲー
トアレイ等の適用を可能にする。
と、重量の大幅な増大を伴わないで、熱抵抗を35℃/
W以下とすることができる。それ故、ラップトップパー
ソナルコンピュータ等の軽量化を要求される機器に、2
〜3Wの電力を消費する高速マイクロプロセッサ、ゲー
トアレイ等の適用を可能にする。
【0023】放熱体に窒化アルミニウムを用いないの
で、ろう付けの際界面に生ずる応力のために、放熱体が
割れることがなく、それを防ぐために、インナーリード
の面に予め銅箔を貼り合わせておくなどの手間も要しな
いので、放熱体とインナーリードの接着の工程での生産
性が高い。
で、ろう付けの際界面に生ずる応力のために、放熱体が
割れることがなく、それを防ぐために、インナーリード
の面に予め銅箔を貼り合わせておくなどの手間も要しな
いので、放熱体とインナーリードの接着の工程での生産
性が高い。
【図1】図1は、本発明による半導体素子パッケージの
一実施例を示す、断面説明図である。
一実施例を示す、断面説明図である。
【図2】図2は、本発明による半導体素子パッケージの
一実施例を示す、一部を破断した斜視図である。
一実施例を示す、一部を破断した斜視図である。
【図3】図3Aおよび図3Bは、それぞれ従来の半導体
素子パッケージの一例を示す断面説明図である。
素子パッケージの一例を示す断面説明図である。
【図4】図4は、従来の半導体素子パッケージの他の例
を示す分解斜視図である。
を示す分解斜視図である。
1 半導体素子 2 タブ 3 ボンディングワイヤ 4 インナーリード 4a インナーリードの先端 5 樹脂 6 アウターリード 7 接着剤 8 放熱板 31 両面接着性フィルム 32 銅板 41 リードフレーム 42,44 ポリイミドフィルム 43 電源層 45 接地層
Claims (1)
- 【特許請求の範囲】 【請求項1】 半導体素子、前記半導体素子に接続され
たインナーリード、放熱体、および前記インナーリード
に連結されたアウターリードを有し、前記半導体素子と
インナーリードが樹脂中に封止された半導体素子パッケ
ージにおいて、 前記放熱体がアルミナから成り、 前記インナーリードが前記放熱体にエポキシ樹脂から成
る接着剤を介して固定されていることを特徴とする、半
導体素子パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3211634A JPH0536864A (ja) | 1991-07-29 | 1991-07-29 | 半導体素子パツケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3211634A JPH0536864A (ja) | 1991-07-29 | 1991-07-29 | 半導体素子パツケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0536864A true JPH0536864A (ja) | 1993-02-12 |
Family
ID=16609031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3211634A Pending JPH0536864A (ja) | 1991-07-29 | 1991-07-29 | 半導体素子パツケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0536864A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0710955U (ja) * | 1993-07-19 | 1995-02-14 | サンケン電気株式会社 | 半導体装置 |
JP2004014896A (ja) * | 2002-06-10 | 2004-01-15 | Fuji Electric Holdings Co Ltd | 樹脂封止型半導体装置およびその製造方法 |
JP2006066559A (ja) * | 2004-08-26 | 2006-03-09 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
-
1991
- 1991-07-29 JP JP3211634A patent/JPH0536864A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0710955U (ja) * | 1993-07-19 | 1995-02-14 | サンケン電気株式会社 | 半導体装置 |
JP2004014896A (ja) * | 2002-06-10 | 2004-01-15 | Fuji Electric Holdings Co Ltd | 樹脂封止型半導体装置およびその製造方法 |
JP2006066559A (ja) * | 2004-08-26 | 2006-03-09 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
JP4492257B2 (ja) * | 2004-08-26 | 2010-06-30 | 富士電機システムズ株式会社 | 半導体モジュールおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1997002600A1 (en) | Electronic package with improved thermal properties | |
US6084299A (en) | Integrated circuit package including a heat sink and an adhesive | |
US6040631A (en) | Method of improved cavity BGA circuit package | |
JPH04152642A (ja) | 接着用ペースト | |
JP2725448B2 (ja) | 半導体装置 | |
JP2828358B2 (ja) | 半導体放熱構造 | |
JPH0536864A (ja) | 半導体素子パツケージ | |
JP2002231850A (ja) | 半導体素子収納用配線基板 | |
JPS6149446A (ja) | 樹脂封止型半導体装置 | |
JP2590521B2 (ja) | チップキャリア | |
JP2004296726A (ja) | 放熱部材および半導体素子収納用パッケージおよび半導体装置 | |
JP2003068954A (ja) | 半導体素子収納用パッケージ | |
JP2002076183A (ja) | 半導体素子収納用パッケージ | |
JP3432330B2 (ja) | 接合構造体 | |
JPH11330315A (ja) | 半導体装置及びその製造方法 | |
JPH0382142A (ja) | 半導体装置 | |
JP2004247514A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JPH10275879A (ja) | 半導体パッケージ | |
JP2521624Y2 (ja) | 半導体装置 | |
JPH1187575A (ja) | 半導体装置 | |
JP2761995B2 (ja) | 高放熱性集積回路パッケージ | |
JP3850312B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2804765B2 (ja) | 電子部品塔載用基板 | |
JP2004221328A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2001210769A (ja) | 半導体装置 |