JPH0547962A - 半導体装置のシールド方法及び半導体装置 - Google Patents
半導体装置のシールド方法及び半導体装置Info
- Publication number
- JPH0547962A JPH0547962A JP20033591A JP20033591A JPH0547962A JP H0547962 A JPH0547962 A JP H0547962A JP 20033591 A JP20033591 A JP 20033591A JP 20033591 A JP20033591 A JP 20033591A JP H0547962 A JPH0547962 A JP H0547962A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- printed circuit
- circuit board
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 プリント基板に搭載されたプラスチック製
のパッケージを有する半導体装置のシールド方法に関
し、特にプリント基板に実装された半導体装置を効果的
にシールドできる半導体装置のシールド方法の提供を目
的とする。 【構成】 プリント基板に搭載されたプラスチック製の
パッケージ11を有する半導体装置10のシールド方法にお
いて、半導体装置10のパッケージ11内の接地用のグラン
ド端子12a を露出する露出孔11aをこのパッケージ11の
表面に設け、プリント基板に搭載された半導体装置10の
パッケージ11に嵌着した導電性ケースを露出孔11a に充
填した導電性ペーストにより固定するように半導体装置
のシールド方法を構成する。
のパッケージを有する半導体装置のシールド方法に関
し、特にプリント基板に実装された半導体装置を効果的
にシールドできる半導体装置のシールド方法の提供を目
的とする。 【構成】 プリント基板に搭載されたプラスチック製の
パッケージ11を有する半導体装置10のシールド方法にお
いて、半導体装置10のパッケージ11内の接地用のグラン
ド端子12a を露出する露出孔11aをこのパッケージ11の
表面に設け、プリント基板に搭載された半導体装置10の
パッケージ11に嵌着した導電性ケースを露出孔11a に充
填した導電性ペーストにより固定するように半導体装置
のシールド方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、プリント基板に搭載さ
れたプラスチック製のパッケージを有する半導体装置の
シールド方法、特にプリント基板に実装された半導体装
置を効果的にシールドできる半導体装置のシールド方法
に関する。
れたプラスチック製のパッケージを有する半導体装置の
シールド方法、特にプリント基板に実装された半導体装
置を効果的にシールドできる半導体装置のシールド方法
に関する。
【０００２】プリント基板に搭載された半導体装置が動
作する際には多かれ少なかれノイズ（電磁波）を発生す
る。半導体装置からのノイズの発生を完全に抑えること
は避けられないことであるので、個々の半導体装置を効
果的にシールドできる方法が望まれている。
作する際には多かれ少なかれノイズ（電磁波）を発生す
る。半導体装置からのノイズの発生を完全に抑えること
は避けられないことであるので、個々の半導体装置を効
果的にシールドできる方法が望まれている。
【０００３】
【従来の技術】複数の半導体装置やその他の電子部品等
を混在して搭載したプリント基板を金属ケース等に収容
し、プリント基板単位でシールドする方法は従来から良
く行なわれている。しかし、プリント基板に搭載された
半導体装置を効果的に個々にシールドする方法はなかっ
た。
を混在して搭載したプリント基板を金属ケース等に収容
し、プリント基板単位でシールドする方法は従来から良
く行なわれている。しかし、プリント基板に搭載された
半導体装置を効果的に個々にシールドする方法はなかっ
た。
【０００４】
【発明が解決しようとする課題】このため、プリント基
板間でのシールドは十分にできるものの、プリント基板
内での半導体装置間のシールドができないという問題が
あった。
板間でのシールドは十分にできるものの、プリント基板
内での半導体装置間のシールドができないという問題が
あった。
【０００５】本発明は、このような問題を解消するため
になされたものであって、その目的はプリント基板に実
装された半導体装置を効果的にシールドできる半導体装
置のシールド方法を提供することにある。
になされたものであって、その目的はプリント基板に実
装された半導体装置を効果的にシールドできる半導体装
置のシールド方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的は、図１及び図
２に示すようにプリント基板20に搭載されたプラスチッ
ク製のパッケージ11を有する半導体装置10のシールド方
法において、半導体装置10のパッケージ11内の接地用の
グランド端子12a の一部を露出する露出孔11aを、この
パッケージ11の表面に設け、プリント基板20に搭載され
た半導体装置10のパッケージ11に嵌着した導電性ケース
30を、露出孔11a に充填した導電性ペースト40により固
定することを特徴とする半導体装置のシールド方法によ
り達成される。
２に示すようにプリント基板20に搭載されたプラスチッ
ク製のパッケージ11を有する半導体装置10のシールド方
法において、半導体装置10のパッケージ11内の接地用の
グランド端子12a の一部を露出する露出孔11aを、この
パッケージ11の表面に設け、プリント基板20に搭載され
た半導体装置10のパッケージ11に嵌着した導電性ケース
30を、露出孔11a に充填した導電性ペースト40により固
定することを特徴とする半導体装置のシールド方法によ
り達成される。
【０００７】
【作用】本発明の半導体装置のシールド方法は、半導体
装置10のパッケージ11の表面に、このパッケージ11内の
グランド端子12a の一部を露出する露出孔11a を設けて
置き、そして、プリント基板20に搭載された半導体装置
10のパッケージ11に嵌着した導電性ケース30を露出孔11
a に充填した導電性ペースト40により固定するように構
成している。
装置10のパッケージ11の表面に、このパッケージ11内の
グランド端子12a の一部を露出する露出孔11a を設けて
置き、そして、プリント基板20に搭載された半導体装置
10のパッケージ11に嵌着した導電性ケース30を露出孔11
a に充填した導電性ペースト40により固定するように構
成している。
【０００８】したがって、半導体装置10は、グランド
(接地) された導電性ケース30内に収容されるから、自
ら発生したノイズは導電性ケース30外に漏れることもな
く、また、外部からのノイズが導電性ケース30内に侵入
することもなく、プリント基板上で個々の半導体装置間
が効果的にシールドされることとなる。
(接地) された導電性ケース30内に収容されるから、自
ら発生したノイズは導電性ケース30外に漏れることもな
く、また、外部からのノイズが導電性ケース30内に侵入
することもなく、プリント基板上で個々の半導体装置間
が効果的にシールドされることとなる。
【０００９】
【実施例】以下、本発明の半導体装置の一実施例及び半
導体装置のシールド方法の一実施例について図１及び図
２を参照して説明する。図１は、本発明の半導体装置の
一実施例を説明するための図で、同図(a) は半導体装置
の側断面図、同図(b) は半導体装置の平面図である。
導体装置のシールド方法の一実施例について図１及び図
２を参照して説明する。図１は、本発明の半導体装置の
一実施例を説明するための図で、同図(a) は半導体装置
の側断面図、同図(b) は半導体装置の平面図である。
【００１０】また、図２は、本発明の一実施例の半導体
装置のシールド方法を工程順に説明するための要部側断
面図である。なお、図１及び図２において、同一部品、
同一材料等に対しては同じ符号を付与してある。
装置のシールド方法を工程順に説明するための要部側断
面図である。なお、図１及び図２において、同一部品、
同一材料等に対しては同じ符号を付与してある。
【００１１】本発明の半導体装置の一実施例は、図１
(a) 及び図１(b) に示すように、プラスチック、例え
ば、エポキシ系樹脂をモールド成形してなるＱＦＰ (Qu
ad FlatPackage)構造の半導体装置10のパッケージ11の
表面に露出孔11a を設け、このパッケージ11内のグラン
ド端子12a の一部を露出させて構成したものである。
(a) 及び図１(b) に示すように、プラスチック、例え
ば、エポキシ系樹脂をモールド成形してなるＱＦＰ (Qu
ad FlatPackage)構造の半導体装置10のパッケージ11の
表面に露出孔11a を設け、このパッケージ11内のグラン
ド端子12a の一部を露出させて構成したものである。
【００１２】このような露出孔11a は、半導体チップを
モールド成形して樹脂封止する際に使用するモールド金
型の、例えば、上型のキャビティの内面に突起（図示せ
ず）を設けることにより容易に形成できる。
モールド成形して樹脂封止する際に使用するモールド金
型の、例えば、上型のキャビティの内面に突起（図示せ
ず）を設けることにより容易に形成できる。
【００１３】この突起の先端は、半導体チップ13を搭載
したリードフレーム12を装着したモールド金型の下型
（図示せず）に上型をセットした際に、リードフレーム
12のグランド端子12a に当接するように形成されている
ことは勿論である。
したリードフレーム12を装着したモールド金型の下型
（図示せず）に上型をセットした際に、リードフレーム
12のグランド端子12a に当接するように形成されている
ことは勿論である。
【００１４】次に、図２を参照して本発明の半導体装置
のシールド方法の一実施例、すなわちプリント基板20に
搭載された如上の半導体装置10を導電製ケース、例えば
アニミニウム製のシールドケース30でシールドする方法
について説明する。
のシールド方法の一実施例、すなわちプリント基板20に
搭載された如上の半導体装置10を導電製ケース、例えば
アニミニウム製のシールドケース30でシールドする方法
について説明する。
【００１５】本発明の半導体装置のシールド方法の一実
施例においては、まず、図２(a) 及び図２(b) に示すよ
うに、プリント基板20のはんだ付け用ランド21に半導体
装置10のグランド端子12a 及び信号端子12b ( 図１参
照) をはんだ付けし、半導体装置10をプリント基板20に
搭載する。
施例においては、まず、図２(a) 及び図２(b) に示すよ
うに、プリント基板20のはんだ付け用ランド21に半導体
装置10のグランド端子12a 及び信号端子12b ( 図１参
照) をはんだ付けし、半導体装置10をプリント基板20に
搭載する。
【００１６】この後、図２(c) に示すように、例えば、
銀微粉末をエポキシ系樹脂に分散させてなる導電性ペー
スト40を半導体装置10のパッケージ11の表面に設けてあ
る露出孔11a に充填してから、シールドケース30をパッ
ケージ11に嵌着する。
銀微粉末をエポキシ系樹脂に分散させてなる導電性ペー
スト40を半導体装置10のパッケージ11の表面に設けてあ
る露出孔11a に充填してから、シールドケース30をパッ
ケージ11に嵌着する。
【００１７】そして、かかる状態のプリント基板20を１
００〜１５０度Ｃ程度の温度で３０分前後加熱して導電
性ペースト40を硬化すると、シールドケース30はパッケ
ージ11に固定されるとともに、この導電性ペースト40を
介してグランド端子12a に接続して接地されることとな
る。
００〜１５０度Ｃ程度の温度で３０分前後加熱して導電
性ペースト40を硬化すると、シールドケース30はパッケ
ージ11に固定されるとともに、この導電性ペースト40を
介してグランド端子12a に接続して接地されることとな
る。
【００１８】したがって、このシールドケース30により
シールドされた半導体装置10が発生したノイズは外部に
漏洩することもなくなり、また外部のノイズがシールド
ケース30内に侵入することもなくなる。
シールドされた半導体装置10が発生したノイズは外部に
漏洩することもなくなり、また外部のノイズがシールド
ケース30内に侵入することもなくなる。
【００１９】
【発明の効果】以上説明したように本発明は、プリント
基板に実装された半導体装置を効果的にシールドできる
半導体装置のシールド方法を提供する。
基板に実装された半導体装置を効果的にシールドできる
半導体装置のシールド方法を提供する。
【図１】は、本発明の半導体装置の一実施例を説明する
ための図、
ための図、
【図２】は、本発明の一実施例の半導体装置のシールド
方法を工程順に説明するための要部側断面図である。
方法を工程順に説明するための要部側断面図である。
10は、半導体装置、11は、パッケージ、11a は、露出
孔、12は、リードフレーム、12a は、グランド端子、12
b は、信号用端子、13は、半導体チップ、20は、プリン
ト基板、21は、はんだ付け用ランド、30は、シールドケ
ース、40は、導電性ペーストをそれぞれ示す。
孔、12は、リードフレーム、12a は、グランド端子、12
b は、信号用端子、13は、半導体チップ、20は、プリン
ト基板、21は、はんだ付け用ランド、30は、シールドケ
ース、40は、導電性ペーストをそれぞれ示す。
Claims (2)
- 【請求項１】 プリント基板(20)に搭載されたプラス
チック製のパッケージ(11)を有する半導体装置(10)のシ
ールド方法において、 半導体装置(10)のパッケージ(11)内の接地用のグランド
端子(12a) を露出する露出孔(11a) を、このパッケージ
(11)の表面に設け、 プリント基板(20)に搭載された半導体装置(10)のパッケ
ージ(11)に嵌着した導電性ケース(30)を、露出孔(11a)
に充填した導電性ペースト(40)により固定することを特
徴とする半導体装置のシールド方法。 - 【請求項２】 プラスチック製のパッケージ(11)の表
面に、このパッケージ(11)内のグランド端子(12a) を露
出する露出孔(11a) を設けたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20033591A JPH0547962A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置のシールド方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20033591A JPH0547962A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置のシールド方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547962A true JPH0547962A (ja) | 1993-02-26 |
Family
ID=16422585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20033591A Withdrawn JPH0547962A (ja) | 1991-08-09 | 1991-08-09 | 半導体装置のシールド方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547962A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156798A (ja) * | 2004-11-30 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US7187060B2 (en) | 2003-03-13 | 2007-03-06 | Sanyo Electric Co., Ltd. | Semiconductor device with shield |
| JP2017220654A (ja) * | 2016-06-11 | 2017-12-14 | 新日本無線株式会社 | 電磁シールドを備えた半導体装置及びその製造方法 |
-
1991
- 1991-08-09 JP JP20033591A patent/JPH0547962A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7187060B2 (en) | 2003-03-13 | 2007-03-06 | Sanyo Electric Co., Ltd. | Semiconductor device with shield |
| JP2006156798A (ja) * | 2004-11-30 | 2006-06-15 | Shinko Electric Ind Co Ltd | 半導体装置 |
| JP4494175B2 (ja) * | 2004-11-30 | 2010-06-30 | 新光電気工業株式会社 | 半導体装置 |
| JP2017220654A (ja) * | 2016-06-11 | 2017-12-14 | 新日本無線株式会社 | 電磁シールドを備えた半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153379A (en) | Shielded low-profile electronic component assembly | |
| US6326244B1 (en) | Method of making a cavity ball grid array apparatus | |
| US5166772A (en) | Transfer molded semiconductor device package with integral shield | |
| EP0720232B1 (en) | Multi-chip module | |
| US7236373B2 (en) | Electronic device capable of preventing electromagnetic wave from being radiated | |
| US5229640A (en) | Surface mountable clock oscillator module | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| JPH11312776A (ja) | 集積回路パッケージ | |
| US5455384A (en) | High frequency module and method of producing the same | |
| JP3228841B2 (ja) | シールド装置 | |
| US5267379A (en) | Method of fabricating surface mountable clock oscillator module | |
| KR20020036039A (ko) | 반도체 패키지 및 그 제조방법 | |
| US5811880A (en) | Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors | |
| JPH11243175A (ja) | 複合半導体装置 | |
| JPH0547962A (ja) | 半導体装置のシールド方法及び半導体装置 | |
| JPH1167947A (ja) | ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体 | |
| JPH08330682A (ja) | 半導体部品実装型フレキシブルプリント基板 | |
| JPH06326218A (ja) | 半導体装置 | |
| JPH06216314A (ja) | 半導体装置 | |
| JPH10233593A (ja) | 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法 | |
| KR100342812B1 (ko) | 접지선및전원선을구비한에어리어어레이범프드반도체패키지 | |
| KR100251860B1 (ko) | Csp (칩 스케일 패키지)의 구조 및 제조방법 | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JPH03263360A (ja) | 半導体装置 | |
| US6383841B2 (en) | Method for encapsulating with a fixing member to secure an electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |