JP2012520572A - インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ - Google Patents

インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ Download PDF

Info

Publication number
JP2012520572A
JP2012520572A JP2011554232A JP2011554232A JP2012520572A JP 2012520572 A JP2012520572 A JP 2012520572A JP 2011554232 A JP2011554232 A JP 2011554232A JP 2011554232 A JP2011554232 A JP 2011554232A JP 2012520572 A JP2012520572 A JP 2012520572A
Authority
JP
Japan
Prior art keywords
signal
conductor
microelectronic
microelectronic assembly
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011554232A
Other languages
English (en)
Inventor
ハーバ，ベルガセム
マルクッチ，ブライアン
Original Assignee
テッセラ，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テッセラ，インコーポレイテッド filed Critical テッセラ，インコーポレイテッド
Publication of JP2012520572A publication Critical patent/JP2012520572A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

マイクロ電子アセンブリが、相互接続素子９３０、たとえば、基板と共に接続されるマイクロ電子デバイス、たとえば、半導体チップ９１０を含むことができ、相互接続素子は、信号コンタクト９９０及び基準コンタクト９８０を有する。基準コンタクトは、グラウンド、又は電源を供給するために用いられる電圧源のようなグラウンド以外の電圧源のような基準電位の発生源に接続可能にすることができる。信号導体、たとえば、信号ワイヤーボンド９６５は、マイクロ電子デバイス９１０の表面において露出するデバイスコンタクト９１２に接続することができる。基準導体、たとえば、基準ワイヤーボンド９７５を設けることができ、そのうちの少なくとも１つは、相互接続素子９３０の２つの基準コンタクト９８０に接続することができる。基準ワイヤーボンド９７５は、マイクロ電子デバイスに接続される信号導体の長さの少なくとも実質的な部分にわたって、その信号導体、たとえば、信号ワイヤーボンド９６５から少なくとも実質的に均等な間隔を置いて延在する経路を有することができる。そのようにして、信号導体のための所望のインピーダンスを達成することができる。
【選択図】図１Ａ

Description

［関連出願の相互参照］
本願は、２００９年９月２２日に出願の韓国特許出願第１０−２００９−００８９４７１号からの優先権を主張し、２００９年３月１３日に出願の米国仮特許出願第６１／２１０，０６３号の利益を主張し、それらの特許出願の開示内容を引用することにより本明細書の一部をなすものとする。
マイクロ電子チップは通常、本体が平坦であり、反対に面する実質的に平坦な前面及び背面を有し、これらの面間に延在するエッジを有する。チップは一般的に、前面上に、チップ内の回路に電気的に接続されるコンタクトを有し、コンタクトはパッド又はボンドパッドと呼ばれる場合もある。チップは通常、適切な材料を用いてチップを封入し、チップコンタクトに電気的に接続される端子を有するマイクロ電子パッケージを形成することによって、パッケージ封止される。そして、パッケージを試験装置に接続し、パッケージされたデバイスが所望の性能標準規格に適合するか否かを判断することができる。試験されると、ハンダ付けのような適切な接続方法によって、パッケージ端子をプリント回路基板（ＰＣＢ）上の対応するランドに接続することによって、そのパッケージを、より大きな回路（たとえば、コンピュータ又は携帯電話のような電子製品内の回路）に接続することができる。
マイクロ電子パッケージは、ウェハレベルにおいて製造することができる。すなわち、チップ又はダイがまだウェハの形を成している間に、パッケージを構成する封入体、終端及び他の機構を製造することができる。ダイが形成された後に、ウェハ上にパッケージ構造を形成するために、ウェハはいくつかの付加的な工程ステップにかけられ、そして、ウェハをダイシングして、個々にパッケージされたダイを切り離す。ウェハレベル処理は、各ダイパッケージのフットプリントをダイそのもののサイズと同一、又はほぼ同一にすることができ、結果として、パッケージされたダイが取り付けられるプリント回路基板上の面積を非常に効率的に利用することができるので、効率的な製造方法とすることができる。
マイクロ電子チップと１つ以上の電子構成要素との間に導電性接続を形成するための一般的な技法は、ワイヤーボンディングによるものである。従来、ワイヤーボンディングツールは、熱エネルギー及び／又は超音波エネルギーを用いて、ワイヤーの端部をマイクロ電子チップ上のパッドに取り付け、そして、そのワイヤーを他の電子構成要素上のコンタクトに配線し、熱的な力及び／又は超音波力を用いて、そこに第２のボンドを形成する。
本発明人は、ワイヤーボンド技術が抱える問題のうちの１つが、ワイヤーに沿った電磁伝送がワイヤーを包囲する空間の中に広がり、付近の導体内に電流を誘導し、不要輻射及び線路の離調を引き起こす可能性があることである。ワイヤーボンドは一般的に、自己インダクタンスの影響も受け、さらには（たとえば、付近の電子構成要素からの）外部からの雑音の影響も受ける。最終的には、これにより、電気的インピーダンスの問題が生じる。マイクロ電子チップ上の、及び他の電子構成要素上のコンタクト間のピッチが狭くなるほど、チップが高い周波数で動作するほど、そして、複数のむき出しのパッドを使用するのが一般的になるほど、これらの問題は深刻になる可能性がある。
マイクロ電子アセンブリのための種々の構造及び製造技法が本明細書において記述される。１つの実施の形態によれば、マイクロ電子アセンブリは、１つ以上のマイクロ電子サブアセンブリにワイヤーボンディングされるマイクロ電子デバイスを含む。
したがって、マイクロ電子アセンブリであって、マイクロ電子サブアセンブリ、たとえば基板、キャリア等の相互接続素子と導電接続されるマイクロ電子デバイス、たとえば、半導体チップ、又は付加的な構造が接続される半導体チップを含む、マイクロ電子アセンブリが提供される。マイクロ電子アセンブリは、基準導体又は基準導電性素子、たとえば、ワイヤーボンドを含みうる。基準導体、たとえば、ワイヤーボンドのうちの１つをマイクロ電子サブアセンブリ上の２つの基準コンタクトに接続することができる。基準コンタクトは、グラウンド、又は電源を供給するために用いられる電圧源のようなグラウンド以外の電圧源のような、基準電位の発生源に接続可能にすることができる。代替的には、基準コンタクトは、マイクロ電子デバイスに接続される少なくとも特定の信号導体上で、マイクロ電子デバイスに入力するか、又はマイクロ電子デバイスから出力することができる信号のための対象となる周波数に対して安定しているように見える電位の発生源に接続可能にすることができる。基準ワイヤーボンドは、マイクロ電子デバイスに接続される信号導体の長さの少なくとも実質的な部分にわたって、その信号導体、たとえば、信号ワイヤーボンドの経路に対して少なくとも実質的に均等な間隔を置いて延在する経路を有することができる。基準導体は、信号導体のための所望のインピーダンスを達成できるように、信号導体から適切な間隔を置いて配置することができる。
本明細書における一実施の形態によれば、その表面において露出するデバイスコンタクトを有するマイクロ電子デバイスが提供される。相互接続素子は、複数の信号コンタクト及び複数の基準コンタクトを有し、該基準コンタクトは基準電位に接続するために基準電位の発生源に接続可能である。信号導体は特定の前記デバイスコンタクトを前記信号コンタクトに接続することができる。該信号導体は、前記マイクロ電子デバイスの前記表面の上方の経路内に延在する実質的な部分を有することができる。複数の基準導体が、前記基準コンタクトに接続することができる。基準導体は、前記信号導体の前記経路から少なくとも実質的に均等な間隔を置いて配置される経路内に延在する実質的な部分を有することができる。該基準導体のうちの少なくとも１つを、前記相互接続素子の２つの基準コンタクトに接続することができる。そのような実施の形態によれば、前記信号導体のための所望のインピーダンスを達成することができる。
本明細書における一実施の形態によれば、前記基準導体は、前記信号導体の前記経路のかなりの部分と少なくとも実質的に平行に延在することができる。特定の実施の形態では、該基準導体は、前記信号導体の上方、前記信号導体の下方、又は前記信号導体の上方及び下方に配置することができる。
特定の実施の形態によれば、前記信号導体のうちの少なくともいくつかの前記経路は第１の平面内に延在することができる。前記基準導体のうちの１つ以上のかなりの部分が、前記第１の平面に対して少なくとも実質的に平行である第２の平面内に延在する。
特定の実施の形態によれば、前記基準導体のかなりの部分が、前記信号導体の前記経路に対して少なくとも実質的に平行に延在することができる。前記基準導体のそのような部分は、前記信号導体の前記経路の長さの少なくとも約５０％にわたってそのように延在することができる。
特定の実施の形態によれば、前記信号導体は信号ボンドワイヤーを含むことができ、前記基準導体は基準ボンドワイヤーを含みうる。特定の実施の形態では、前記信号導体は信号ボンドワイヤーとすることができ、前記基準導体は基準ボンドワイヤーとすることができる。そのような場合、前記基準ボンドワイヤーのうちの少なくとも１つは、前記相互接続素子の２つの基準コンタクトに結合される。
特定の実施の形態によれば、前記基準ボンドワイヤーは、前記信号ボンドワイヤーよりも前記マイクロ電子デバイスから高い場所に配置される第１の基準ボンドワイヤーを含みうる。第２の基準ボンドワイヤーも設けることができ、そのような第２の基準ボンドワイヤーは、前記信号ボンドワイヤーよりも前記マイクロ電子アセンブリから低い場所に配置される。前記基準ボンドワイヤーは、前記信号ボンドワイヤーの個々の信号ボンドワイヤー間に介在する第３の基準ボンドワイヤーも含みうる。
特定の実施の形態によれば、前記基準ボンドワイヤーは第１の端部と、該第１の端部から離れた第２の端部とを有する。前記基準ボンドワイヤーのうちの少なくとも１つは、基準コンタクトに接続される第１の端部と、デバイスコンタクトに接続される第２の端部とを有することができる。
特定の実施の形態によれば、前記デバイスコンタクトが露出する前記マイクロ電子デバイスの表面は前面とすることができ、前記マイクロ電子デバイスは、該前面から離れた背面を有することができ、該前面と該背面との間にエッジが延在することができる。該背面は、インターコネクト素子に取り付けることができ、そのような場合、前記信号ボンドワイヤー及び前記基準ボンドワイヤーは、前記マイクロ電子デバイスの前記エッジを越えて延在することができる。
特定の実施の形態によれば、前記基準ボンドワイヤーは、前記マイクロ電子デバイスの前記表面に対して或る角度に傾けられた経路を有することができる。
特定の実施の形態によれば、前記信号導体の前記複数の経路はボンドワイヤーの少なくとも一部を含みうる。
特定の実施の形態によれば、前記信号ボンドワイヤーのうちの少なくとも１つは、複数の接続される段として階段状に延在することができる。前記基準ボンドワイヤーのうちの少なくとも１つは、そのような信号ボンドワイヤーのうちの少なくともいくつかの段から少なくとも実質的に均等な間隔を置いて階段状に延在することができる。
一実施形態による、マイクロ電子アセンブリを例示する断面図である。 一実施形態による、図１Ａにおいて示される断面を横断する断面線に沿っており、マイクロ電子アセンブリをさらに例示する断面図である。 一実施形態による、マイクロ電子アセンブリをさらに例示する平面図である。 信号導体とグラウンドとの間の分離距離Ｈと、特性インピーダンスとの間の関係を示すグラフである。 一実施形態による、マイクロ電子アセンブリを例示する断面図である。 一実施形態による、図２Ａにおいて示される断面を横断する断面線に沿っており、マイクロ電子アセンブリをさらに例示する断面図である。 一実施形態による、マイクロ電子アセンブリを例示する断面図である。 一実施形態による、マイクロ電子アセンブリを例示する断面図である。 一実施形態による、マイクロ電子アセンブリを例示する断面図である。 一実施形態による、マイクロ電子アセンブリを例示する断面図である。 一実施形態による、マイクロ電子アセンブリを例示する断面図である。
図１Ａは、一実施形態によるマイクロ電子アセンブリ９００の断面図である。図１Ｂは、図１Ａにおいて断面が示される方向を横断する線を通して見たマイクロ電アセンブリ９００の対応する断面図であり、図１Ｃは、マイクロ電子サブアセンブリ９３０の上方から見下ろした平面図である。
この例では、マイクロ電アセンブリ９００は、マイクロ電子デバイス９１０を含み、マイクロ電子デバイスは、マイクロ電子サブアセンブリ９３０、たとえば、相互接続機能を有する素子へのワイヤーボンド等による導電性相互接続を有し、本明細書において相互接続素子とも呼ばれる。ワイヤーボンドは従来のワイヤーボンディング技法を用いて形成することができる。説明のために、マイクロ電子デバイス９１０は、単一の「むき出しの」、すなわち、パッケージされていないダイ、たとえば、その上にマイクロ電子回路を有する半導体チップとすることができる。代替の実施形態では、マイクロ電子デバイス９１０は、パッケージ済みの半導体ダイを含みうる。
参照を容易にするために、本明細書では、半導体チップ９１０の「最上部」、すなわち、コンタクト支持表面９２８を基準にして方向が示される。一般的に、「上向き」又は「〜から上昇する」として参照される方向は、チップ上面９２８に対して直交し、かつ離れる方向を指すものとする。「下向き」として参照される方向は、チップ上面９２８に対して直交し、かつ「上向き」方向とは反対の方向を指すものとする。用語「基準点の上方」は、その基準点より上にある点を指し、用語「基準点の下方」は、その基準点より下にある点を指すものとする。任意の個々の素子の「最上部」は、上向き方向において最も遠くに延在する、その素子の１つ以上の点を指し、任意の素子の「底部」は、下向き方向において最も遠くに延在する、その素子の１つ以上の点を指すであろう。
図１Ａに示されるように、マイクロ電子サブアセンブリ９３０は相互接続機能を有する。たとえば、マイクロ電子サブアセンブリは、複数の導電性リード又はトレース９３５と、リード又はトレースに接続され、マイクロ電子デバイスと相互接続するために第１の場所に概ね配置される複数の信号コンタクト９９０と、たとえば、プリント回路基板への外部相互接続用等の、別の素子に相互接続するために第２の場所に概ね配置される複数の端子９２０と、（端子９２０等を通じて）電源又はグラウンドに接続可能である複数の基準コンタクト９８０とを有する、１つのパッケージの素子とすることができる。図１Ａ〜図１Ｃにおいて示される例では、コンタクト９９０は、信号、すなわち、時間とともに変化し、かつ通常、情報を伝達する電圧又は電流を搬送することができる。たとえば、限定はしないが、時間とともに変化し、かつ状態、変化、測定値、クロック又はタイミング入力、或いは制御又はフィードバック入力を表す電圧又は電流が、信号の例である。一方、基準コンタクト９９０は、グラウンド又は電源電圧への接続を与えることができる。グラウンド又は電源電圧に接続することによって、通常、回路内に、回路動作の対象となる周波数にわたって経時的に少なくとも極めて安定している電圧への基準を与える。
本開示において用いられるときに、導電性構造が誘電体構造の表面「において露出する」という言い方は、誘電体構造の表面に対して垂直な方向において、その誘電体構造の外部からその誘電体構造の表面に向かって動く架空の点との接触のために、その導電性構造を利用できることを示す。それゆえ、誘電体構造の表面において露出する端子又は他の導電性構造は、そのような表面から突出することができるか、又はそのような表面と同一平面を成すことができるか、又はそのような表面から後退するが、誘電体内の穴又は窪みを通して露出することができる。
１つの特定の実施形態では、マイクロ電子サブアセンブリは、「基板」、すなわち、複数のトレース及びボンドパッドを支持する誘電体素子を含みうる。限定はしないが、基板の１つの特定の例は、シート状の可撓性誘電体素子であり、通常、その上にパターニングされた金属トレース及びボンドパッドを有するポリマー、たとえば、中でもポリイミドから形成され、ボンドパッドは誘電体素子の少なくとも１つの面において露出する。
マイクロ電子デバイスとマイクロ電子サブアセンブリとの間に導電性相互接続を形成する前に、マイクロ電子サブアセンブリ９３０の外向きの面９３２においてパッド９８０、９９０を露出させる。図１Ａ〜図１Ｃにおいて詳細に示されるように、信号ワイヤーボンドの長さの少なくとも実質的な部分にわたって基準ワイヤーボンド９７５と平行、又は実質的に平行な経路内に並置される信号ワイヤーボンド９６５によって、伝送線路を形成することができる。信号ワイヤーボンドは、マイクロ電子デバイス９１０の表面（通常前面）にあるデバイスコンタクト９１２と、マイクロ電子サブアセンブリ９３０の表面において露出する素子コンタクト９９０とを導電接続する。一実施形態では、信号ワイヤーボンド及び基準ワイヤーボンドの経路は、信号ワイヤーボンドの長さの５０％以上にわたって平行、又は実質的に平行にすることができる。
基準ワイヤーボンドは、両端において、マイクロ電子サブアセンブリ９３０上のグラウンドコンタクト９８０に接続されるか、又は両端において、マイクロ電子サブアセンブリ９３０上の電源コンタクトに接続される。図に示されるように、基準ワイヤーボンド９７５は信号ワイヤーボンドの上にあり、誘電体材料、たとえば、封入材によって、信号ワイヤーボンドから絶縁されている。封入材は、ワイヤーボンド９６５、９７５上に誘電体材料の小滴を吐出し、そして、その材料を硬化させることによって形成することができる。ワイヤーボンドは、相対的に高い配置精度で、かつ平行な狭い間隔で配置される経路を実現できるような所望の許容範囲内で、形成することができる。たとえば、Kuliche and Soffa社から市販されるワイヤーボンディング装置を用いて、高精度のワイヤーボンドを実現することができる。
そのようにして形成された伝送線路において、選択された特性インピーダンスを達成するために、ワイヤーボンド９６５、９７５において用いられる金属の導電性、その中のワイヤーの形状及び厚み、ワイヤーボンド間の絶縁材料９５０の厚み、並びに絶縁材料９５０の誘電率のようなパラメータを選択することができる。特定の実施形態では、基準ワイヤーボンドの経路は、信号ワイヤーボンドの経路から、或る距離を置いて配置される。一実施形態では、そのような距離は、約５０マイクロメートル（ミクロン）になるように選択することができる。別の実施形態では、そのような距離は、７５ミクロン、１００ミクロン、又はそれ以上のような、５０ミクロンよりも長くなるように選択することができる。
図１Ｄは、信号導体、たとえば、円柱形断面（cylindrical cross-section）のワイヤーと、基準導体、たとえば、「グラウンド面」との間の特性インピーダンスＺ０（オーム単位）対分離距離（インチ単位）のグラフである。基準導体は、信号導体の直径に比べて大きな平面構造であると仮定される。図１Ｄは、２つの異なる直径のワイヤーの場合の特性インピーダンスをプロットする。図１Ｄのプロットは、この幾何学的配列を有する構成において特性インピーダンスを支配する式から導出することができる。そのような式において、特性インピーダンスＺ０は以下の式によって与えられる。
Ｚ０＝［１３８×ｌｏｇ（４Ｈ／ｄ）］／√εＲ Ω
ただし、Ｈはワイヤーと導電面との間の分離距離であり、ｄはワイヤーの直径であり、εＲはワイヤーを導電面から分離する誘電体材料の誘電率である。図１Ｄにおいて、下側曲線１４０は、ワイヤーが１ミル、すなわち、０．００１インチの太さを有するときの特性インピーダンスをプロットする。上側曲線１４２は、ワイヤーが０．７ミル、すなわち、０．０００７インチの太さを有するときの特性インピーダンスをプロットする。図１Ｄにおいて見られるように、ワイヤーと導電面との間の分離距離Ｈが約０．００２インチ（２ミル）以下であるときに、約７０オーム未満の特性インピーダンスが与えられる。
図２Ａ及び図２Ｂは、別の実施形態による、マイクロ電子アセンブリ１０００の断面図及び対応する断面図である。ここでは、詳細に示されるように、ワイヤーボンド１０６５が基準ワイヤーボンド、たとえば、グラウンドワイヤーボンド１０７５の上に存在することができる。
図３において与えられる断面図において詳細に示されるように、伝送線路の信号ワイヤーボンド１１６５及び基準ワイヤーボンド１１７５がそれぞれ、マイクロ電子デバイス１１１０のコンタクトとマイクロ電子サブアセンブリ１１３０のコンタクトとの間に延在することができる。
図４の断面図において示されるように、信号ワイヤーボンドの配置の任意の態様を用いて、伝送線路を形成することができる。たとえば、基準ワイヤーボンドは、信号ワイヤーボンド上に、下に、又はその間に配置することができるか、又は信号ワイヤーボンドに横方向に隣接して配置することができる。さらに、複数の基準ワイヤーボンドが、特定の信号ワイヤーボンドのための基準導体としての役割を果たすことができる。
図５は、マイクロ電子アセンブリ１３００を示す断面図である。ここでは、伝送線路の基準導体は、マイクロ電子サブアセンブリ上のグラウンドコンタクト対、又は電源コンタクト対に導電接続される端部を有する基準ワイヤーボンド１３７５によって設けられる。基準ワイヤーボンド１３７５は、１つ以上の信号ワイヤーボンド１３６５のための基準導体としての役割を果たすことができる。図５において示されるように、基準ワイヤーボンド１３７５に極めて近接して延在する２つのそのような信号ワイヤーボンドが存在する。
特定の実施形態では、図５において示されるのに類似の複数のマイクロ電子アセンブリを順次にスタックし、導通可能に、かつ機械的に接続して、１つの動作ユニットを形成することができる。そのようなユニットを形成する工程は、信号導電素子及び基準導電素子を用いて、それに接続されるマイクロ電子デバイスを含むマイクロ電子アセンブリを形成することから開始することができる。そのようなアセンブリを形成するために、信号導電素子（たとえば、ワイヤーボンド）１３６５を形成することができ、その信号導電素子は、マイクロ電子デバイス１３１０を対応するマイクロ電子サブアセンブリ１３３０、たとえば、マイクロ電子デバイスの背面１３０２の下にある基板、キャリア、又はテープに接続する。基準導電素子（たとえば、ワイヤーボンド）１３７５を形成することができ、基準導電素子は、インターコネクト素子１３３０上の個々のコンタクト１３８０を接続する。そして、マイクロ電子デバイスの前面１３０４の上にある信号導電素子及び基準導電素子の部分を封入できるように、誘電体層（たとえば、封入材層）１３５０を形成することができ、マイクロ電子サブアセンブリ上の基準コンタクト及び信号コンタクトの少なくともいくつかをマイクロ電子デバイス１３１０のエッジ１３０６を越えて露出したままにする。そのようにして製造された複数のそのようなマイクロ電子アセンブリを順次にスタックし、そして、各マイクロ電子アセンブリ上の基準コンタクト及び信号コンタクトの少なくともいくつかを接続する導体を形成することができる。
図６は、上記の実施形態（図１Ａ〜図１Ｃ）の変形形態を示しており、信号ワイヤー６６５がマイクロ電子デバイス６１０の表面６２８に沿った経路内に延在するが、経路６６７は表面６２８の平面に対して平行ではない。代わりに、ワイヤーボンドの経路６６７は、表面６２８に対して或る角度で傾けられる。この場合、基準ボンドワイヤー６６５は、或る間隔６６１を置いて経路６６７に平行に延在することができ、その間隔は、信号ワイヤーボンドの長さの５０％以上に沿って均等であるか、少なくとも実質的に均等である。このようにして、有益な特性インピーダンスを有する伝送線路構造が実現される。図６において見られる形状を有するワイヤーボンドを製造するのに、ワイヤーボンディング装置が、異なるように構成される、たとえば、異なるようにプログラムされることを除いて、製造方法は、上記の図１Ａ及び図１Ｂに関して説明されたのと同じにすることができる。
図７はさらに別の変形形態を示しており、ワイヤーボンド７６５が一律に直線を成す経路内に延在しない。代わりに、そのワイヤーボンドは階段状の形状を有し、その形状は、相対的に短く、表面７２８に対して主として垂直な方向に延在することができる第１の方向転換部７８２と、第１の方向転換部７８２よりも幾分長く、マイクロ電子デバイス７１０の表面７２８を横断する方向に延在することができる第２の方向転換部７８４とを含む。基準ワイヤーボンド７７５も、信号ワイヤーボンドの輪郭に従うように、階段状の経路７７０を有するように構成することができる。結果として、基準ワイヤーボンド７７５は、間隔７８１を置いてワイヤーボンドの方向転換部７８４に平行に延在することができ、その間隔は、ワイヤーボンドの長さの５０％以上に沿って均等であるか、少なくとも実質的に均等である。再び、図７において見られるような形状を有するワイヤーボンドを製造するのに、ワイヤーボンディング装置が、異なるように構成される、たとえば、異なるようにプログラムされることを除いて、図１Ａ及び図１Ｂに関して説明されたのと同じ製造方法を用いて、図７において示されるアセンブリを形成することができる。
これまでの実施形態は、個々のマイクロ電子デバイス、たとえば、半導体チップの相互接続に関して説明されてきた。しかしながら、本明細書において記述される方法は、ユニット、パネル、又はウェハ若しくはウェハの一部の形でエッジにおいて接続される複数のチップのような、チップのエッジにおいて接続される複数のチップに同時に適用されるウェハスケール製造工程において用いることもできると考えられる。
上記の説明は、特定の応用例のために例示的な実施形態に言及するが、特許請求される発明はそれに限定されないことは理解されたい。本明細書において提供される教示を入手する当業者は、添付の特許請求の範囲内で、さらに別の変更形態、応用形態及び実施形態を理解するであろう。

Claims (13)

  1. マイクロ電子アセンブリであって、
    その表面において露出するデバイスコンタクトを有するマイクロ電子デバイスと、
    複数の信号コンタクト及び複数の基準コンタクトを有する相互接続素子であって、該基準コンタクトは基準電位の発生源に接続可能である、相互接続素子と、
    前記デバイスコンタクトを前記信号コンタクトに接続する信号導体であって、前記マイクロ電子デバイスの前記表面の上方の経路内に延在する実質的な部分を有する、信号導体と、
    前記基準コンタクトに接続され、前記信号導体の前記経路から少なくとも実質的に均等な間隔で配置される経路内に延在する実質的な部分を有する基準導体であって、前記信号導体のための所望のインピーダンスが達成されるように、該基準導体のうちの少なくとも１つが、前記相互接続素子の２つの基準コンタクトに接続される、基準導体と
    を含んでなる、マイクロ電子アセンブリ。
  2. マイクロ電子アセンブリであって、
    その表面上にデバイスコンタクトを有するマイクロ電子デバイスと、
    複数の信号コンタクト及び複数の基準コンタクトを有する相互接続素子であって、該基準コンタクトは基準電位の発生源に接続可能である、相互接続素子と、
    前記デバイスコンタクトを前記信号コンタクトに接続する信号導体であって、前記マイクロ電子デバイスの前記表面の上方の経路内に延在する実質的な部分を有する、信号導体と、
    前記基準コンタクトに接続され、前記信号導体の前記経路のかなりの部分と少なくとも実質的に平行に延在する基準導体であって、該基準導体は、前記信号導体の上方、又は前記信号導体の下方のうちの少なくとも一方に配置され、前記信号導体のための所望のインピーダンスが達成されるように、該基準導体のうちの少なくとも１つが、前記相互接続素子の２つの基準コンタクトに接続される、基準導体と
    を含んでなる、マイクロ電子アセンブリ。
  3. 前記信号導体のうちの少なくともいくつかの前記経路は第１の平面内に延在し、前記基準導体のうちの少なくともいくつかのかなりの部分が、前記第１の平面に対して少なくとも実質的に平行である第２の平面内に延在する、請求項１又は２に記載のマイクロ電子アセンブリ。
  4. 前記基準導体のかなりの部分が、前記信号導体の前記経路の長さの少なくとも約５０％にわたって、前記信号導体の前記経路に対して少なくとも実質的に平行に延在する、請求項１又は２に記載のマイクロ電子アセンブリ。
  5. 前記信号導体は信号ボンドワイヤーを含み、前記基準導体は基準ボンドワイヤーを含む、請求項１又は２に記載のマイクロ電子アセンブリ。
  6. 前記信号導体は信号ボンドワイヤーであり、前記基準導体は基準ボンドワイヤーである、請求項１又は２に記載のマイクロ電子アセンブリ。
  7. 前記基準ボンドワイヤーのうちの少なくとも１つは、前記相互接続素子のそれぞれの基準コンタクトに結合される、請求項６に記載のマイクロ電子アセンブリ。
  8. 前記基準ボンドワイヤーは、前記信号ボンドワイヤーよりも前記マイクロ電子デバイスから高い場所に配置される第１の基準ボンドワイヤーと、前記信号ボンドワイヤーよりも前記マイクロ電子アセンブリから低い場所に配置される第２の基準ボンドワイヤーと、前記信号ボンドワイヤーの個々の信号ボンドワイヤー間に介在する第３の基準ボンドワイヤーとを含む、請求項１に記載のマイクロ電子アセンブリ。
  9. 前記基準ボンドワイヤーは、第１の端部と、該第１の端部から離れた第２の端部とを有し、前記基準ボンドワイヤーのうちの少なくとも１つは、前記基準コンタクトに接続される第１の端部と、前記デバイスコンタクトに接続される第２の端部とを有する、請求項５に記載のマイクロ電子アセンブリ。
  10. 前記表面は前面であり、前記マイクロ電子アセンブリは該前面から離れた背面と、該前面と該背面との間に延在するエッジとを有し、該背面は、前記信号ボンドワイヤー及び前記基準ボンドワイヤーが前記マイクロ電子デバイスの前記エッジを越えて延在するように、前記インターコネクト素子に取り付けられる、請求項６に記載のマイクロ電子アセンブリ。
  11. 前記経路のうちの少なくともいくつかは、前記マイクロ電子デバイスの前記表面に対して或る角度に傾けられる、請求項１又は２に記載のマイクロ電子アセンブリ。
  12. 前記複数の経路は前記信号ボンドワイヤーの少なくとも一部を含む、請求項５に記載のマイクロ電子アセンブリ。
  13. 前記信号ボンドワイヤーのうちの少なくとも１つは、複数の接続される段として階段状に延在し、前記基準ボンドワイヤーのうちの少なくとも１つは、そのような信号ボンドワイヤーのうちの少なくともいくつかの段から少なくとも実質的に均等な間隔を置いて階段状に延在する、請求項１２に記載のマイクロ電子アセンブリ。
JP2011554232A 2009-03-13 2010-03-12 インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ Pending JP2012520572A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US21006309P 2009-03-13 2009-03-13
US61/210,063 2009-03-13
KR10-2009-0089471 2009-09-22
KR1020090089471A KR100935854B1 (ko) 2009-09-22 2009-09-22 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
PCT/US2010/027135 WO2010105152A2 (en) 2009-03-13 2010-03-12 Microelectronic assembly with impedance controlled wirebond and reference wirebond

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015027142A Division JP2015135971A (ja) 2009-03-13 2015-02-16 インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ

Publications (1)

Publication Number Publication Date
JP2012520572A true JP2012520572A (ja) 2012-09-06

Family

ID=41809552

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011554232A Pending JP2012520572A (ja) 2009-03-13 2010-03-12 インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ
JP2015027142A Pending JP2015135971A (ja) 2009-03-13 2015-02-16 インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015027142A Pending JP2015135971A (ja) 2009-03-13 2015-02-16 インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ

Country Status (7)

Country Link
US (3) US8253259B2 (ja)
EP (1) EP2406822A2 (ja)
JP (2) JP2012520572A (ja)
KR (1) KR100935854B1 (ja)
CN (1) CN102428557B (ja)
TW (2) TW201431030A (ja)
WO (1) WO2010105152A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
WO2012071325A1 (en) 2010-11-24 2012-05-31 Tessera, Inc. Lead structures with vertical offsets
KR101061531B1 (ko) * 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
US20160307873A1 (en) * 2015-04-16 2016-10-20 Mediatek Inc. Bonding pad arrangment design for semiconductor package
DE102016224631B4 (de) * 2016-12-09 2020-06-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist
US10256193B1 (en) 2017-11-29 2019-04-09 Nxp Usa, Inc. Methods and devices with enhanced grounding and shielding for wire bond structures
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
CN113703099A (zh) * 2020-05-21 2021-11-26 青岛海信宽带多媒体技术有限公司 一种光模块
US11515270B2 (en) * 2020-10-09 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115939A (ja) * 1995-10-14 1997-05-02 Samsung Electron Co Ltd 半導体チップパッケージ
JP2000021926A (ja) * 1998-07-06 2000-01-21 Hitachi Ltd 半導体装置
WO2005010989A1 (en) * 2003-07-30 2005-02-03 Koninklijke Philips Electronics, N.V. Ground arch for wirebond ball grid arrays
JP2007501537A (ja) * 2003-06-09 2007-01-25 フリースケール セミコンダクター インコーポレイテッド ワイヤ・ボンドの位置付けを最適化した半導体パッケージ
JP2008311379A (ja) * 2007-06-14 2008-12-25 Canon Inc 半導体装置
JP2012520573A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
US5065282A (en) 1986-10-17 1991-11-12 Polonio John D Interconnection mechanisms for electronic components
US5028983A (en) 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US4980753A (en) 1988-11-21 1990-12-25 Honeywell Inc. Low-cost high-performance semiconductor chip package
US5471151A (en) 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
JPH04284661A (ja) 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH06268100A (ja) 1993-03-12 1994-09-22 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の封止構造および封止方法
US5880403A (en) 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
JPH0758138A (ja) * 1993-08-16 1995-03-03 Nec Corp ワイヤボンディング構造およびそのボンディング方法
US6552417B2 (en) 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US6326678B1 (en) 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
US5343074A (en) 1993-10-04 1994-08-30 Motorola, Inc. Semiconductor device having voltage distribution ring(s) and method for making the same
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP3034180B2 (ja) 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
JP2938344B2 (ja) * 1994-05-15 1999-08-23 株式会社東芝 半導体装置
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100270817B1 (ko) 1997-05-22 2000-11-01 이해영 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법
TW473882B (en) 1998-07-06 2002-01-21 Hitachi Ltd Semiconductor device
JP3662461B2 (ja) * 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP3483132B2 (ja) 1999-04-23 2004-01-06 シャープ株式会社 高周波半導体装置
JP2000332160A (ja) 1999-05-24 2000-11-30 Sumitomo Metal Electronics Devices Inc キャビティダウン型半導体パッケージ
US6822635B2 (en) 2000-01-19 2004-11-23 Immersion Corporation Haptic interface for laptop computers and other portable devices
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
JP2001339016A (ja) 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6770963B1 (en) 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
US6608390B2 (en) * 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
TW510034B (en) * 2001-11-15 2002-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods
JP2004079886A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 実装体の製造方法、半導体装置及び実装体
JP2004112143A (ja) 2002-09-17 2004-04-08 Sumitomo Metal Electronics Devices Inc 高周波信号用導体の接続構造、および半導体集積回路パッケージ
WO2004053987A1 (en) * 2002-12-10 2004-06-24 Koninklijke Philips Electronics N.V. High density package interconnect wire bond strip line and method therefor
WO2004053986A1 (en) * 2002-12-10 2004-06-24 Koninklijke Philips Electronics N.V. High density package interconnect power and ground strap and method therefor
TWI226689B (en) * 2003-02-25 2005-01-11 Via Tech Inc Chip package and process for forming the same
JP4106039B2 (ja) 2003-06-27 2008-06-25 株式会社新川 ワイヤボンディング方法
JP2005026263A (ja) 2003-06-30 2005-01-27 Nec Compound Semiconductor Devices Ltd 混成集積回路
DE10339770B4 (de) * 2003-08-27 2007-08-30 Infineon Technologies Ag Verfahren zum Herstellen einer FBGA-Anordnung
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7466021B2 (en) * 2003-11-17 2008-12-16 Interconnect Portfolio, Llp Memory packages having stair step interconnection layers
US7303113B2 (en) * 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
JP4570868B2 (ja) * 2003-12-26 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置
US7205651B2 (en) 2004-04-16 2007-04-17 St Assembly Test Services Ltd. Thermally enhanced stacked die package and fabrication method
US7151309B2 (en) 2004-08-27 2006-12-19 Texas Instruments Incorporated Apparatus for improved power distribution in wirebond semiconductor packages
TWI393228B (zh) * 2004-12-14 2013-04-11 Freescale Semiconductor Inc 覆晶及焊線封裝半導體
TWM269568U (en) * 2004-12-16 2005-07-01 Domintech Co Ltd Chip package capable of reducing characteristic resistance
US7566952B2 (en) 2005-01-05 2009-07-28 International Business Machines Corporation On-chip circuit pad structure
DE102005002707B4 (de) * 2005-01-19 2007-07-26 Infineon Technologies Ag Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
JP4428248B2 (ja) 2005-02-04 2010-03-10 エルピーダメモリ株式会社 半導体装置の製造方法
US20060175712A1 (en) * 2005-02-10 2006-08-10 Microbonds, Inc. High performance IC package and method
KR100702970B1 (ko) 2005-07-06 2007-04-03 삼성전자주식회사 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
US7456505B2 (en) * 2005-07-29 2008-11-25 Infineon Technologies Ag Integrated circuit chip and integrated device
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8026129B2 (en) 2006-03-10 2011-09-27 Stats Chippac Ltd. Stacked integrated circuits package system with passive components
JP5340912B2 (ja) * 2006-03-23 2013-11-13 台灣積體電路製造股▲ふん▼有限公司 電気的に強化されたワイヤボンドパッケージ
US20080014678A1 (en) 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US7777353B2 (en) * 2006-08-15 2010-08-17 Yamaha Corporation Semiconductor device and wire bonding method therefor
DE102006042775B3 (de) * 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
US7537962B2 (en) * 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system
US7875985B2 (en) * 2006-12-22 2011-01-25 Qimonda Ag Memory device
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US7843021B2 (en) * 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
US8159052B2 (en) 2008-04-10 2012-04-17 Semtech Corporation Apparatus and method for a chip assembly including a frequency extending device
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US8294249B2 (en) 2008-08-05 2012-10-23 Integrated Device Technology Inc. Lead frame package
US20100044850A1 (en) * 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
WO2010020836A1 (en) * 2008-08-22 2010-02-25 Taiwan Semiconductor Manufacturing Co., Ltd Impedance controlled electrical interconnection employing meta-materials
JP2010192680A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
JP5590814B2 (ja) * 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8916958B2 (en) 2009-04-24 2014-12-23 Infineon Technologies Ag Semiconductor package with multiple chips and substrate in metal cap
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115939A (ja) * 1995-10-14 1997-05-02 Samsung Electron Co Ltd 半導体チップパッケージ
JP2000021926A (ja) * 1998-07-06 2000-01-21 Hitachi Ltd 半導体装置
JP2007501537A (ja) * 2003-06-09 2007-01-25 フリースケール セミコンダクター インコーポレイテッド ワイヤ・ボンドの位置付けを最適化した半導体パッケージ
WO2005010989A1 (en) * 2003-07-30 2005-02-03 Koninklijke Philips Electronics, N.V. Ground arch for wirebond ball grid arrays
JP2008311379A (ja) * 2007-06-14 2008-12-25 Canon Inc 半導体装置
JP2012520573A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ

Also Published As

Publication number Publication date
US9030031B2 (en) 2015-05-12
WO2010105152A3 (en) 2011-10-27
US20140117567A1 (en) 2014-05-01
KR100935854B1 (ko) 2010-01-08
CN102428557A (zh) 2012-04-25
US20100232128A1 (en) 2010-09-16
TW201114001A (en) 2011-04-16
US20130140716A1 (en) 2013-06-06
TWI441297B (zh) 2014-06-11
TW201431030A (zh) 2014-08-01
US8253259B2 (en) 2012-08-28
CN102428557B (zh) 2015-01-07
US8624407B2 (en) 2014-01-07
WO2010105152A2 (en) 2010-09-16
JP2015135971A (ja) 2015-07-27
EP2406822A2 (en) 2012-01-18

Similar Documents

Publication Publication Date Title
JP2015135971A (ja) インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
US6028358A (en) Package for a semiconductor device and a semiconductor device
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
EP0073149A2 (en) Semiconductor chip mounting module
US8008785B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
US20120045909A1 (en) Multilevel interconnection system
US8853708B2 (en) Stacked multi-die packages with impedance control
US20120068338A1 (en) Impedance controlled packages with metal sheet or 2-layer rdl
JP3927783B2 (ja) 半導体部品
US8222725B2 (en) Metal can impedance control structure
US7310239B1 (en) IC packaging interposer having controlled impedance or optical interconnections and an integral heat spreader
JP4635901B2 (ja) モジュールパッケージ
JPH0239097B2 (ja)
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
KR20010076322A (ko) 접촉 돌기를 구비한 접촉 구조물
US20120286409A1 (en) Utilizing a jumper chip in packages with long bonding wires
US6541853B1 (en) Electrically conductive path through a dielectric material
US20180190572A1 (en) Method of manufacturing semiconductor products, corresponding semiconductor product and device
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
JPH0831866A (ja) 半導体パッケージ
JPH0311568A (ja) 導電パッド及びその製造方法
JP2005019753A (ja) チップ部品
JP2006324441A (ja) 電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141015