JP2015135971A - インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ - Google Patents
インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ Download PDFInfo
- Publication number
- JP2015135971A JP2015135971A JP2015027142A JP2015027142A JP2015135971A JP 2015135971 A JP2015135971 A JP 2015135971A JP 2015027142 A JP2015027142 A JP 2015027142A JP 2015027142 A JP2015027142 A JP 2015027142A JP 2015135971 A JP2015135971 A JP 2015135971A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- microelectronic
- conductor
- microelectronic assembly
- bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 111
- 239000004020 conductor Substances 0.000 claims abstract description 70
- 230000005540 biological transmission Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
- H01L2224/49052—Different loop heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49174—Stacked arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
- H01L2224/49176—Wire connectors having the same loop shape and height
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】信号導体のための所望のインピーダンスを達成するインピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリを提供する。
【解決手段】マイクロ電子アセンブリ900は、マイクロ電子サブアセンブリ930及びマイクロ電子デバイス910を含む。マイクロ電子サブアセンブリ、素子コンタクト990及び基準電位の発生源に接続可能なグラウンドコンタクト980を有する。信号ワイヤーボンド965は、マイクロ電子デバイスの表面に露出するデバイスコンタクト912に接続している。基準ワイヤーボンド975が設けられ、マイクロ電子サブアセンブリの2つのグラウンドコンタクトに接続している。基準ワイヤーボンドは、マイクロ電子デバイスに接続される信号導体たとえば、信号ワイヤーボンドの長さの実質的な部分にわたって、信号ワイヤーボンドから均等な間隔を置いて延在する経路を有している。
【選択図】図1A
【解決手段】マイクロ電子アセンブリ900は、マイクロ電子サブアセンブリ930及びマイクロ電子デバイス910を含む。マイクロ電子サブアセンブリ、素子コンタクト990及び基準電位の発生源に接続可能なグラウンドコンタクト980を有する。信号ワイヤーボンド965は、マイクロ電子デバイスの表面に露出するデバイスコンタクト912に接続している。基準ワイヤーボンド975が設けられ、マイクロ電子サブアセンブリの2つのグラウンドコンタクトに接続している。基準ワイヤーボンドは、マイクロ電子デバイスに接続される信号導体たとえば、信号ワイヤーボンドの長さの実質的な部分にわたって、信号ワイヤーボンドから均等な間隔を置いて延在する経路を有している。
【選択図】図1A
Description
[関連出願の相互参照]
本願は、2009年9月22日に出願の韓国特許出願第10−2009−0089471号からの優先権を主張し、2009年3月13日に出願の米国仮特許出願第61/210,063号の利益を主張し、それらの特許出願の開示内容を引用することにより本明細書の一部をなすものとする。
本願は、2009年9月22日に出願の韓国特許出願第10−2009−0089471号からの優先権を主張し、2009年3月13日に出願の米国仮特許出願第61/210,063号の利益を主張し、それらの特許出願の開示内容を引用することにより本明細書の一部をなすものとする。
マイクロ電子チップは通常、本体が平坦であり、反対に面する実質的に平坦な前面及び背面を有し、これらの面間に延在するエッジを有する。チップは一般的に、前面上に、チップ内の回路に電気的に接続されるコンタクトを有し、コンタクトはパッド又はボンドパッドと呼ばれる場合もある。チップは通常、適切な材料を用いてチップを封入し、チップコンタクトに電気的に接続される端子を有するマイクロ電子パッケージを形成することによって、パッケージ封止される。そして、パッケージを試験装置に接続し、パッケージされたデバイスが所望の性能標準規格に適合するか否かを判断することができる。試験されると、ハンダ付けのような適切な接続方法によって、パッケージ端子をプリント回路基板(PCB)上の対応するランドに接続することによって、そのパッケージを、より大きな回路(たとえば、コンピュータ又は携帯電話のような電子製品内の回路)に接続することができる。
マイクロ電子パッケージは、ウェハレベルにおいて製造することができる。すなわち、チップ又はダイがまだウェハの形を成している間に、パッケージを構成する封入体、終端及び他の機構を製造することができる。ダイが形成された後に、ウェハ上にパッケージ構造を形成するために、ウェハはいくつかの付加的な工程ステップにかけられ、そして、ウェハをダイシングして、個々にパッケージされたダイを切り離す。ウェハレベル処理は、各ダイパッケージのフットプリントをダイそのもののサイズと同一、又はほぼ同一にすることができ、結果として、パッケージされたダイが取り付けられるプリント回路基板上の面積を非常に効率的に利用することができるので、効率的な製造方法とすることができる。
マイクロ電子チップと1つ以上の電子構成要素との間に導電性接続を形成するための一般的な技法は、ワイヤーボンディングによるものである。従来、ワイヤーボンディングツールは、熱エネルギー及び/又は超音波エネルギーを用いて、ワイヤーの端部をマイクロ電子チップ上のパッドに取り付け、そして、そのワイヤーを他の電子構成要素上のコンタクトに配線し、熱的な力及び/又は超音波力を用いて、そこに第2のボンドを形成する。
本発明人は、ワイヤーボンド技術が抱える問題のうちの1つが、ワイヤーに沿った電磁伝送がワイヤーを包囲する空間の中に広がり、付近の導体内に電流を誘導し、不要輻射及び線路の離調を引き起こす可能性があることである。ワイヤーボンドは一般的に、自己インダクタンスの影響も受け、さらには(たとえば、付近の電子構成要素からの)外部からの雑音の影響も受ける。最終的には、これにより、電気的インピーダンスの問題が生じる。マイクロ電子チップ上の、及び他の電子構成要素上のコンタクト間のピッチが狭くなるほど、チップが高い周波数で動作するほど、そして、複数のむき出しのパッドを使用するのが一般的になるほど、これらの問題は深刻になる可能性がある。
マイクロ電子アセンブリのための種々の構造及び製造技法が本明細書において記述される。1つの実施の形態によれば、マイクロ電子アセンブリは、1つ以上のマイクロ電子サブアセンブリにワイヤーボンディングされるマイクロ電子デバイスを含む。
したがって、マイクロ電子アセンブリであって、マイクロ電子サブアセンブリ、たとえば基板、キャリア等の相互接続素子と導電接続されるマイクロ電子デバイス、たとえば、半導体チップ、又は付加的な構造が接続される半導体チップを含む、マイクロ電子アセンブリが提供される。マイクロ電子アセンブリは、基準導体又は基準導電性素子、たとえば、ワイヤーボンドを含みうる。基準導体、たとえば、ワイヤーボンドのうちの1つをマイクロ電子サブアセンブリ上の2つの基準コンタクトに接続することができる。基準コンタクトは、グラウンド、又は電源を供給するために用いられる電圧源のようなグラウンド以外の電圧源のような、基準電位の発生源に接続可能にすることができる。代替的には、基準コンタクトは、マイクロ電子デバイスに接続される少なくとも特定の信号導体上で、マイクロ電子デバイスに入力するか、又はマイクロ電子デバイスから出力することができる信号のための対象となる周波数に対して安定しているように見える電位の発生源に接続可能にすることができる。基準ワイヤーボンドは、マイクロ電子デバイスに接続される信号導体の長さの少なくとも実質的な部分にわたって、その信号導体、たとえば、信号ワイヤーボンドの経路に対して少なくとも実質的に均等な間隔を置いて延在する経路を有することができる。基準導体は、信号導体のための所望のインピーダンスを達成できるように、信号導体から適切な間隔を置いて配置することができる。
本明細書における一実施の形態によれば、その表面において露出するデバイスコンタクトを有するマイクロ電子デバイスが提供される。相互接続素子は、複数の信号コンタクト及び複数の基準コンタクトを有し、該基準コンタクトは基準電位に接続するために基準電位の発生源に接続可能である。信号導体は特定の前記デバイスコンタクトを前記信号コンタクトに接続することができる。該信号導体は、前記マイクロ電子デバイスの前記表面の上方の経路内に延在する実質的な部分を有することができる。複数の基準導体が、前記基準コンタクトに接続することができる。基準導体は、前記信号導体の前記経路から少なくとも実質的に均等な間隔を置いて配置される経路内に延在する実質的な部分を有することができる。該基準導体のうちの少なくとも1つを、前記相互接続素子の2つの基準コンタクトに接続することができる。そのような実施の形態によれば、前記信号導体のための所望のインピーダンスを達成することができる。
本明細書における一実施の形態によれば、前記基準導体は、前記信号導体の前記経路のかなりの部分と少なくとも実質的に平行に延在することができる。特定の実施の形態では、該基準導体は、前記信号導体の上方、前記信号導体の下方、又は前記信号導体の上方及び下方に配置することができる。
特定の実施の形態によれば、前記信号導体のうちの少なくともいくつかの前記経路は第1の平面内に延在することができる。前記基準導体のうちの1つ以上のかなりの部分が、前記第1の平面に対して少なくとも実質的に平行である第2の平面内に延在する。
特定の実施の形態によれば、前記基準導体のかなりの部分が、前記信号導体の前記経路に対して少なくとも実質的に平行に延在することができる。前記基準導体のそのような部分は、前記信号導体の前記経路の長さの少なくとも約50%にわたってそのように延在することができる。
特定の実施の形態によれば、前記信号導体は信号ボンドワイヤーを含むことができ、前
記基準導体は基準ボンドワイヤーを含みうる。特定の実施の形態では、前記信号導体は信号ボンドワイヤーとすることができ、前記基準導体は基準ボンドワイヤーとすることができる。そのような場合、前記基準ボンドワイヤーのうちの少なくとも1つは、前記相互接続素子の2つの基準コンタクトに結合される。
記基準導体は基準ボンドワイヤーを含みうる。特定の実施の形態では、前記信号導体は信号ボンドワイヤーとすることができ、前記基準導体は基準ボンドワイヤーとすることができる。そのような場合、前記基準ボンドワイヤーのうちの少なくとも1つは、前記相互接続素子の2つの基準コンタクトに結合される。
特定の実施の形態によれば、前記基準ボンドワイヤーは、前記信号ボンドワイヤーよりも前記マイクロ電子デバイスから高い場所に配置される第1の基準ボンドワイヤーを含みうる。第2の基準ボンドワイヤーも設けることができ、そのような第2の基準ボンドワイヤーは、前記信号ボンドワイヤーよりも前記マイクロ電子アセンブリから低い場所に配置される。前記基準ボンドワイヤーは、前記信号ボンドワイヤーの個々の信号ボンドワイヤー間に介在する第3の基準ボンドワイヤーも含みうる。
特定の実施の形態によれば、前記基準ボンドワイヤーは第1の端部と、該第1の端部から離れた第2の端部とを有する。前記基準ボンドワイヤーのうちの少なくとも1つは、基準コンタクトに接続される第1の端部と、デバイスコンタクトに接続される第2の端部とを有することができる。
特定の実施の形態によれば、前記デバイスコンタクトが露出する前記マイクロ電子デバイスの表面は前面とすることができ、前記マイクロ電子デバイスは、該前面から離れた背面を有することができ、該前面と該背面との間にエッジが延在することができる。該背面は、インターコネクト素子に取り付けることができ、そのような場合、前記信号ボンドワイヤー及び前記基準ボンドワイヤーは、前記マイクロ電子デバイスの前記エッジを越えて延在することができる。
特定の実施の形態によれば、前記基準ボンドワイヤーは、前記マイクロ電子デバイスの前記表面に対して或る角度に傾けられた経路を有することができる。
特定の実施の形態によれば、前記信号導体の前記複数の経路はボンドワイヤーの少なくとも一部を含みうる。
特定の実施の形態によれば、前記信号ボンドワイヤーのうちの少なくとも1つは、複数の接続される段として階段状に延在することができる。前記基準ボンドワイヤーのうちの少なくとも1つは、そのような信号ボンドワイヤーのうちの少なくともいくつかの段から少なくとも実質的に均等な間隔を置いて階段状に延在することができる。
図1Aは、一実施形態によるマイクロ電子アセンブリ900の断面図である。図1Bは、図1Aにおいて断面が示される方向を横断する線を通して見たマイクロ電アセンブリ900の対応する断面図であり、図1Cは、マイクロ電子サブアセンブリ930の上方から見下ろした平面図である。
この例では、マイクロ電アセンブリ900は、マイクロ電子デバイス910を含み、マイクロ電子デバイスは、マイクロ電子サブアセンブリ930、たとえば、相互接続機能を有する素子へのワイヤーボンド等による導電性相互接続を有し、本明細書において相互接続素子とも呼ばれる。ワイヤーボンドは従来のワイヤーボンディング技法を用いて形成することができる。説明のために、マイクロ電子デバイス910は、単一の「むき出しの」、すなわち、パッケージされていないダイ、たとえば、その上にマイクロ電子回路を有する半導体チップとすることができる。代替の実施形態では、マイクロ電子デバイス910は、パッケージ済みの半導体ダイを含みうる。
参照を容易にするために、本明細書では、半導体チップ910の「最上部」、すなわち、コンタクト支持表面928を基準にして方向が示される。一般的に、「上向き」又は「〜から上昇する」として参照される方向は、チップ上面928に対して直交し、かつ離れる方向を指すものとする。「下向き」として参照される方向は、チップ上面928に対して直交し、かつ「上向き」方向とは反対の方向を指すものとする。用語「基準点の上方」は、その基準点より上にある点を指し、用語「基準点の下方」は、その基準点より下にある点を指すものとする。任意の個々の素子の「最上部」は、上向き方向において最も遠くに延在する、その素子の1つ以上の点を指し、任意の素子の「底部」は、下向き方向において最も遠くに延在する、その素子の1つ以上の点を指すであろう。
図1Aに示されるように、マイクロ電子サブアセンブリ930は相互接続機能を有する。たとえば、マイクロ電子サブアセンブリは、複数の導電性リード又はトレース935と、リード又はトレースに接続され、マイクロ電子デバイスと相互接続するために第1の場所に概ね配置される複数の信号コンタクト990と、たとえば、プリント回路基板への外部相互接続用等の、別の素子に相互接続するために第2の場所に概ね配置される複数の端子920と、(端子920等を通じて)電源又はグラウンドに接続可能である複数の基準コンタクト980とを有する、1つのパッケージの素子とすることができる。図1A〜図1Cにおいて示される例では、コンタクト990は、信号、すなわち、時間とともに変化し、かつ通常、情報を伝達する電圧又は電流を搬送することができる。たとえば、限定はしないが、時間とともに変化し、かつ状態、変化、測定値、クロック又はタイミング入力、或いは制御又はフィードバック入力を表す電圧又は電流が、信号の例である。一方、基準コンタクト990は、グラウンド又は電源電圧への接続を与えることができる。グラウンド又は電源電圧に接続することによって、通常、回路内に、回路動作の対象となる周波数にわたって経時的に少なくとも極めて安定している電圧への基準を与える。
本開示において用いられるときに、導電性構造が誘電体構造の表面「において露出する」という言い方は、誘電体構造の表面に対して垂直な方向において、その誘電体構造の外部からその誘電体構造の表面に向かって動く架空の点との接触のために、その導電性構造を利用できることを示す。それゆえ、誘電体構造の表面において露出する端子又は他の導電性構造は、そのような表面から突出することができるか、又はそのような表面と同一平面を成すことができるか、又はそのような表面から後退するが、誘電体内の穴又は窪みを通して露出することができる。
1つの特定の実施形態では、マイクロ電子サブアセンブリは、「基板」、すなわち、複数のトレース及びボンドパッドを支持する誘電体素子を含みうる。限定はしないが、基板の1つの特定の例は、シート状の可撓性誘電体素子であり、通常、その上にパターニングされた金属トレース及びボンドパッドを有するポリマー、たとえば、中でもポリイミドから形成され、ボンドパッドは誘電体素子の少なくとも1つの面において露出する。
マイクロ電子デバイスとマイクロ電子サブアセンブリとの間に導電性相互接続を形成する前に、マイクロ電子サブアセンブリ930の外向きの面932においてパッド980、990を露出させる。図1A〜図1Cにおいて詳細に示されるように、信号ワイヤーボンドの長さの少なくとも実質的な部分にわたって基準ワイヤーボンド975と平行、又は実質的に平行な経路内に並置される信号ワイヤーボンド965によって、伝送線路を形成することができる。信号ワイヤーボンドは、マイクロ電子デバイス910の表面(通常前面)にあるデバイスコンタクト912と、マイクロ電子サブアセンブリ930の表面において露出する素子コンタクト990とを導電接続する。一実施形態では、信号ワイヤーボンド及び基準ワイヤーボンドの経路は、信号ワイヤーボンドの長さの50%以上にわたって平行、又は実質的に平行にすることができる。
基準ワイヤーボンドは、両端において、マイクロ電子サブアセンブリ930上のグラウンドコンタクト980に接続されるか、又は両端において、マイクロ電子サブアセンブリ930上の電源コンタクトに接続される。図に示されるように、基準ワイヤーボンド975は信号ワイヤーボンドの上にあり、誘電体材料、たとえば、封入材によって、信号ワイヤーボンドから絶縁されている。封入材は、ワイヤーボンド965、975上に誘電体材料の小滴を吐出し、そして、その材料を硬化させることによって形成することができる。ワイヤーボンドは、相対的に高い配置精度で、かつ平行な狭い間隔で配置される経路を実現できるような所望の許容範囲内で、形成することができる。たとえば、Kuliche and Soffa社から市販されるワイヤーボンディング装置を用いて、高精度のワイヤーボンドを実
現することができる。
現することができる。
そのようにして形成された伝送線路において、選択された特性インピーダンスを達成するために、ワイヤーボンド965、975において用いられる金属の導電性、その中のワイヤーの形状及び厚み、ワイヤーボンド間の絶縁材料950の厚み、並びに絶縁材料950の誘電率のようなパラメータを選択することができる。特定の実施形態では、基準ワイヤーボンドの経路は、信号ワイヤーボンドの経路から、或る距離を置いて配置される。一実施形態では、そのような距離は、約50マイクロメートル(ミクロン)になるように選択することができる。別の実施形態では、そのような距離は、75ミクロン、100ミクロン、又はそれ以上のような、50ミクロンよりも長くなるように選択することができる。
図1Dは、信号導体、たとえば、円柱形断面(cylindrical cross-section)のワイヤ
ーと、基準導体、たとえば、「グラウンド面」との間の特性インピーダンスZ0(オーム単位)対分離距離(インチ単位)のグラフである。基準導体は、信号導体の直径に比べて大きな平面構造であると仮定される。図1Dは、2つの異なる直径のワイヤーの場合の特性インピーダンスをプロットする。図1Dのプロットは、この幾何学的配列を有する構成において特性インピーダンスを支配する式から導出することができる。そのような式において、特性インピーダンスZ0は以下の式によって与えられる。
Z0=[138×log(4H/d)]/√εR Ω
ーと、基準導体、たとえば、「グラウンド面」との間の特性インピーダンスZ0(オーム単位)対分離距離(インチ単位)のグラフである。基準導体は、信号導体の直径に比べて大きな平面構造であると仮定される。図1Dは、2つの異なる直径のワイヤーの場合の特性インピーダンスをプロットする。図1Dのプロットは、この幾何学的配列を有する構成において特性インピーダンスを支配する式から導出することができる。そのような式において、特性インピーダンスZ0は以下の式によって与えられる。
Z0=[138×log(4H/d)]/√εR Ω
ただし、Hはワイヤーと導電面との間の分離距離であり、dはワイヤーの直径であり、εRはワイヤーを導電面から分離する誘電体材料の誘電率である。図1Dにおいて、下側曲線140は、ワイヤーが1ミル、すなわち、0.001インチの太さを有するときの特
性インピーダンスをプロットする。上側曲線142は、ワイヤーが0.7ミル、すなわち、0.0007インチの太さを有するときの特性インピーダンスをプロットする。図1Dにおいて見られるように、ワイヤーと導電面との間の分離距離Hが約0.002インチ(2ミル)以下であるときに、約70オーム未満の特性インピーダンスが与えられる。
性インピーダンスをプロットする。上側曲線142は、ワイヤーが0.7ミル、すなわち、0.0007インチの太さを有するときの特性インピーダンスをプロットする。図1Dにおいて見られるように、ワイヤーと導電面との間の分離距離Hが約0.002インチ(2ミル)以下であるときに、約70オーム未満の特性インピーダンスが与えられる。
図2A及び図2Bは、別の実施形態による、マイクロ電子アセンブリ1000の断面図及び対応する断面図である。ここでは、詳細に示されるように、ワイヤーボンド1065が基準ワイヤーボンド、たとえば、グラウンドワイヤーボンド1075の上に存在することができる。
図3において与えられる断面図において詳細に示されるように、伝送線路の信号ワイヤーボンド1165及び基準ワイヤーボンド1175がそれぞれ、マイクロ電子デバイス1110のコンタクトとマイクロ電子サブアセンブリ1130のコンタクトとの間に延在することができる。
図4の断面図において示されるように、信号ワイヤーボンドの配置の任意の態様を用いて、伝送線路を形成することができる。たとえば、基準ワイヤーボンドは、信号ワイヤーボンド上に、下に、又はその間に配置することができるか、又は信号ワイヤーボンドに横方向に隣接して配置することができる。さらに、複数の基準ワイヤーボンドが、特定の信号ワイヤーボンドのための基準導体としての役割を果たすことができる。
図5は、マイクロ電子アセンブリ1300を示す断面図である。ここでは、伝送線路の基準導体は、マイクロ電子サブアセンブリ上のグラウンドコンタクト対、又は電源コンタクト対に導電接続される端部を有する基準ワイヤーボンド1375によって設けられる。基準ワイヤーボンド1375は、1つ以上の信号ワイヤーボンド1365のための基準導体としての役割を果たすことができる。図5において示されるように、基準ワイヤーボンド1375に極めて近接して延在する2つのそのような信号ワイヤーボンドが存在する。
特定の実施形態では、図5において示されるのに類似の複数のマイクロ電子アセンブリを順次にスタックし、導通可能に、かつ機械的に接続して、1つの動作ユニットを形成することができる。そのようなユニットを形成する工程は、信号導電素子及び基準導電素子を用いて、それに接続されるマイクロ電子デバイスを含むマイクロ電子アセンブリを形成することから開始することができる。そのようなアセンブリを形成するために、信号導電素子(たとえば、ワイヤーボンド)1365を形成することができ、その信号導電素子は、マイクロ電子デバイス1310を対応するマイクロ電子サブアセンブリ1330、たとえば、マイクロ電子デバイスの背面1302の下にある基板、キャリア、又はテープに接続する。基準導電素子(たとえば、ワイヤーボンド)1375を形成することができ、基準導電素子は、インターコネクト素子1330上の個々のコンタクト1380を接続する。そして、マイクロ電子デバイスの前面1304の上にある信号導電素子及び基準導電素子の部分を封入できるように、誘電体層(たとえば、封入材層)1350を形成することができ、マイクロ電子サブアセンブリ上の基準コンタクト及び信号コンタクトの少なくともいくつかをマイクロ電子デバイス1310のエッジ1306を越えて露出したままにする。そのようにして製造された複数のそのようなマイクロ電子アセンブリを順次にスタックし、そして、各マイクロ電子アセンブリ上の基準コンタクト及び信号コンタクトの少なくともいくつかを接続する導体を形成することができる。
図6は、上記の実施形態(図1A〜図1C)の変形形態を示しており、信号ワイヤー665がマイクロ電子デバイス610の表面628に沿った経路内に延在するが、経路667は表面628の平面に対して平行ではない。代わりに、ワイヤーボンドの経路667は、表面628に対して或る角度で傾けられる。この場合、基準ボンドワイヤー665は、
或る間隔661を置いて経路667に平行に延在することができ、その間隔は、信号ワイヤーボンドの長さの50%以上に沿って均等であるか、少なくとも実質的に均等である。このようにして、有益な特性インピーダンスを有する伝送線路構造が実現される。図6において見られる形状を有するワイヤーボンドを製造するのに、ワイヤーボンディング装置が、異なるように構成される、たとえば、異なるようにプログラムされることを除いて、製造方法は、上記の図1A及び図1Bに関して説明されたのと同じにすることができる。
或る間隔661を置いて経路667に平行に延在することができ、その間隔は、信号ワイヤーボンドの長さの50%以上に沿って均等であるか、少なくとも実質的に均等である。このようにして、有益な特性インピーダンスを有する伝送線路構造が実現される。図6において見られる形状を有するワイヤーボンドを製造するのに、ワイヤーボンディング装置が、異なるように構成される、たとえば、異なるようにプログラムされることを除いて、製造方法は、上記の図1A及び図1Bに関して説明されたのと同じにすることができる。
図7はさらに別の変形形態を示しており、ワイヤーボンド765が一律に直線を成す経路内に延在しない。代わりに、そのワイヤーボンドは階段状の形状を有し、その形状は、相対的に短く、表面728に対して主として垂直な方向に延在することができる第1の方向転換部782と、第1の方向転換部782よりも幾分長く、マイクロ電子デバイス710の表面728を横断する方向に延在することができる第2の方向転換部784とを含む。基準ワイヤーボンド775も、信号ワイヤーボンドの輪郭に従うように、階段状の経路770を有するように構成することができる。結果として、基準ワイヤーボンド775は、間隔781を置いてワイヤーボンドの方向転換部784に平行に延在することができ、その間隔は、ワイヤーボンドの長さの50%以上に沿って均等であるか、少なくとも実質的に均等である。再び、図7において見られるような形状を有するワイヤーボンドを製造するのに、ワイヤーボンディング装置が、異なるように構成される、たとえば、異なるようにプログラムされることを除いて、図1A及び図1Bに関して説明されたのと同じ製造方法を用いて、図7において示されるアセンブリを形成することができる。
これまでの実施形態は、個々のマイクロ電子デバイス、たとえば、半導体チップの相互接続に関して説明されてきた。しかしながら、本明細書において記述される方法は、ユニット、パネル、又はウェハ若しくはウェハの一部の形でエッジにおいて接続される複数のチップのような、チップのエッジにおいて接続される複数のチップに同時に適用されるウェハスケール製造工程において用いることもできると考えられる。
上記の説明は、特定の応用例のために例示的な実施形態に言及するが、特許請求される発明はそれに限定されないことは理解されたい。本明細書において提供される教示を入手する当業者は、添付の特許請求の範囲内で、さらに別の変更形態、応用形態及び実施形態を理解するであろう。
Claims (13)
- マイクロ電子アセンブリであって、
その表面において露出するデバイスコンタクトを有するマイクロ電子デバイスと、
複数の信号コンタクト及び複数の基準コンタクトを有する相互接続素子であって、該基
準コンタクトは基準電位の発生源に接続可能である、相互接続素子と、
前記デバイスコンタクトを前記信号コンタクトに接続する信号導体であって、前記マイ
クロ電子デバイスの前記表面の上方の経路内に延在する実質的な部分を有する、信号導体
と、
前記基準コンタクトに接続され、前記信号導体の前記経路から少なくとも実質的に均等
な間隔で配置される経路内に延在する実質的な部分を有する基準導体であって、前記信号
導体のための所望のインピーダンスが達成されるように、該基準導体のうちの少なくとも
1つが、前記相互接続素子の2つの基準コンタクトに接続される、基準導体と
を含んでなる、マイクロ電子アセンブリ。 - マイクロ電子アセンブリであって、
その表面上にデバイスコンタクトを有するマイクロ電子デバイスと、
複数の信号コンタクト及び複数の基準コンタクトを有する相互接続素子であって、該基
準コンタクトは基準電位の発生源に接続可能である、相互接続素子と、
前記デバイスコンタクトを前記信号コンタクトに接続する信号導体であって、前記マイ
クロ電子デバイスの前記表面の上方の経路内に延在する実質的な部分を有する、信号導体
と、
前記基準コンタクトに接続され、前記信号導体の前記経路の部分に平行に延在する基準
導体であって、該基準導体は、前記信号導体の上方、又は前記信号導体の下方のうちの少
なくとも一方に配置され、前記信号導体のための所望のインピーダンスが達成されるよう
に、該基準導体のうちの少なくとも1つが、前記相互接続素子の2つの基準コンタクトに
接続される、基準導体と
を含んでなる、マイクロ電子アセンブリ。 - 前記信号導体のうちの少なくともいくつかの前記経路は第1の平面内に延在し、前記基
準導体のうちの少なくともいくつかの部分が、前記第1の平面に対して平行である第2の
平面内に延在する、請求項1又は2に記載のマイクロ電子アセンブリ。 - 前記基準導体の部分が、前記信号導体の前記経路の長さの少なくとも50%にわたって
、前記信号導体の前記経路に対して平行に延在する、請求項1又は2に記載のマイクロ電
子アセンブリ。 - 前記信号導体は信号ボンドワイヤーを含み、前記基準導体は基準ボンドワイヤーを含む
、請求項1又は2に記載のマイクロ電子アセンブリ。 - 前記信号導体は信号ボンドワイヤーであり、前記基準導体は基準ボンドワイヤーである
、請求項1又は2に記載のマイクロ電子アセンブリ。 - 前記基準ボンドワイヤーのうちの少なくとも1つは、前記相互接続素子のそれぞれの基
準コンタクトに結合される、請求項6に記載のマイクロ電子アセンブリ。 - 前記基準ボンドワイヤーは、前記信号ボンドワイヤーよりも前記マイクロ電子デバイス
から高い場所に配置される第1の基準ボンドワイヤーと、前記信号ボンドワイヤーよりも
前記マイクロ電子アセンブリから低い場所に配置される第2の基準ボンドワイヤーと、前
記信号ボンドワイヤーの個々の信号ボンドワイヤー間に介在する第3の基準ボンドワイヤ
ーとを含む、請求項1に記載のマイクロ電子アセンブリ。 - 前記基準ボンドワイヤーは、第1の端部と、該第1の端部から離れた第2の端部とを有
し、前記基準ボンドワイヤーのうちの少なくとも1つは、前記基準コンタクトに接続され
る第1の端部と、前記デバイスコンタクトに接続される第2の端部とを有する、請求項5
に記載のマイクロ電子アセンブリ。 - 前記表面は前面であり、前記マイクロ電子アセンブリは該前面から離れた背面と、該前
面と該背面との間に延在するエッジとを有し、該背面は、前記信号ボンドワイヤー及び前
記基準ボンドワイヤーが前記マイクロ電子デバイスの前記エッジを越えて延在するように
、前記インターコネクト素子に取り付けられる、請求項6に記載のマイクロ電子アセンブ
リ。 - 前記経路のうちの少なくともいくつかは、前記マイクロ電子デバイスの前記表面に対し
て或る角度に傾けられる、請求項1又は2に記載のマイクロ電子アセンブリ。 - 前記複数の経路は前記信号ボンドワイヤーの少なくとも一部を含む、請求項5に記載の
マイクロ電子アセンブリ。 - 前記信号ボンドワイヤーのうちの少なくとも1つは、複数の接続される段として階段状
に延在し、前記基準ボンドワイヤーのうちの少なくとも1つは、そのような信号ボンドワ
イヤーのうちの少なくともいくつかの段から少なくとも実質的に均等な間隔を置いて階段
状に延在する、請求項12に記載のマイクロ電子アセンブリ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US21006309P | 2009-03-13 | 2009-03-13 | |
US61/210,063 | 2009-03-13 | ||
KR1020090089471A KR100935854B1 (ko) | 2009-09-22 | 2009-09-22 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
KR10-2009-0089471 | 2009-09-22 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011554232A Division JP2012520572A (ja) | 2009-03-13 | 2010-03-12 | インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015135971A true JP2015135971A (ja) | 2015-07-27 |
Family
ID=41809552
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011554232A Pending JP2012520572A (ja) | 2009-03-13 | 2010-03-12 | インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ |
JP2015027142A Pending JP2015135971A (ja) | 2009-03-13 | 2015-02-16 | インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011554232A Pending JP2012520572A (ja) | 2009-03-13 | 2010-03-12 | インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ |
Country Status (7)
Country | Link |
---|---|
US (3) | US8253259B2 (ja) |
EP (1) | EP2406822A2 (ja) |
JP (2) | JP2012520572A (ja) |
KR (1) | KR100935854B1 (ja) |
CN (1) | CN102428557B (ja) |
TW (2) | TW201431030A (ja) |
WO (1) | WO2010105152A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100950511B1 (ko) | 2009-09-22 | 2010-03-30 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리 |
KR100935854B1 (ko) | 2009-09-22 | 2010-01-08 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
US8222725B2 (en) | 2010-09-16 | 2012-07-17 | Tessera, Inc. | Metal can impedance control structure |
US9136197B2 (en) | 2010-09-16 | 2015-09-15 | Tessera, Inc. | Impedence controlled packages with metal sheet or 2-layer RDL |
US8786083B2 (en) | 2010-09-16 | 2014-07-22 | Tessera, Inc. | Impedance controlled packages with metal sheet or 2-layer RDL |
US8853708B2 (en) | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
US8581377B2 (en) | 2010-09-16 | 2013-11-12 | Tessera, Inc. | TSOP with impedance control |
US9123713B2 (en) | 2010-11-24 | 2015-09-01 | Tessera, Inc. | Lead structures with vertical offsets |
KR101061531B1 (ko) * | 2010-12-17 | 2011-09-01 | 테세라 리써치 엘엘씨 | 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체 |
US20160307873A1 (en) * | 2015-04-16 | 2016-10-20 | Mediatek Inc. | Bonding pad arrangment design for semiconductor package |
DE102016224631B4 (de) * | 2016-12-09 | 2020-06-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Elektrisch leitende Verbindung zwischen mindestens zwei elektrischen Komponenten an einem mit elektronischen und/oder elektrischen Bauelementen bestücktem Träger, die mit einem Bonddraht ausgebildet ist |
US10256193B1 (en) | 2017-11-29 | 2019-04-09 | Nxp Usa, Inc. | Methods and devices with enhanced grounding and shielding for wire bond structures |
WO2021039325A1 (ja) * | 2019-08-23 | 2021-03-04 | 株式会社村田製作所 | モジュール |
CN113703099A (zh) * | 2020-05-21 | 2021-11-26 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
US11515270B2 (en) * | 2020-10-09 | 2022-11-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US12087716B2 (en) | 2021-12-21 | 2024-09-10 | Micron Technology, Inc. | Techniques for positioning bond pads of microelectronic devices and related microelectronic devices, methods, and systems |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007500441A (ja) * | 2003-07-30 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ワイヤボンドボールグリッドアレイ用グランドアーチ |
JP2007501537A (ja) * | 2003-06-09 | 2007-01-25 | フリースケール セミコンダクター インコーポレイテッド | ワイヤ・ボンドの位置付けを最適化した半導体パッケージ |
Family Cites Families (86)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4680613A (en) | 1983-12-01 | 1987-07-14 | Fairchild Semiconductor Corporation | Low impedance package for integrated circuit die |
US5065282A (en) | 1986-10-17 | 1991-11-12 | Polonio John D | Interconnection mechanisms for electronic components |
US5028983A (en) | 1988-10-28 | 1991-07-02 | International Business Machines Corporation | Multilevel integrated circuit packaging structures |
US4980753A (en) | 1988-11-21 | 1990-12-25 | Honeywell Inc. | Low-cost high-performance semiconductor chip package |
US5471151A (en) | 1990-02-14 | 1995-11-28 | Particle Interconnect, Inc. | Electrical interconnect using particle enhanced joining of metal surfaces |
JPH04284661A (ja) | 1991-03-13 | 1992-10-09 | Toshiba Corp | 半導体装置 |
JPH0653277A (ja) | 1992-06-04 | 1994-02-25 | Lsi Logic Corp | 半導体装置アセンブリおよびその組立方法 |
JPH06268100A (ja) | 1993-03-12 | 1994-09-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の封止構造および封止方法 |
US5880403A (en) | 1994-04-01 | 1999-03-09 | Space Electronics, Inc. | Radiation shielding of three dimensional multi-chip modules |
JPH0758138A (ja) * | 1993-08-16 | 1995-03-03 | Nec Corp | ワイヤボンディング構造およびそのボンディング方法 |
US6326678B1 (en) | 1993-09-03 | 2001-12-04 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
US6552417B2 (en) | 1993-09-03 | 2003-04-22 | Asat, Limited | Molded plastic package with heat sink and enhanced electrical performance |
US5343074A (en) | 1993-10-04 | 1994-08-30 | Motorola, Inc. | Semiconductor device having voltage distribution ring(s) and method for making the same |
US5639989A (en) | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
JP3034180B2 (ja) | 1994-04-28 | 2000-04-17 | 富士通株式会社 | 半導体装置及びその製造方法及び基板 |
JP2938344B2 (ja) | 1994-05-15 | 1999-08-23 | 株式会社東芝 | 半導体装置 |
US5468999A (en) | 1994-05-26 | 1995-11-21 | Motorola, Inc. | Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding |
JPH0927512A (ja) | 1995-07-10 | 1997-01-28 | Mitsubishi Electric Corp | 半導体装置 |
KR0156334B1 (ko) * | 1995-10-14 | 1998-10-15 | 김광호 | 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지 |
US7166495B2 (en) | 1996-02-20 | 2007-01-23 | Micron Technology, Inc. | Method of fabricating a multi-die semiconductor package assembly |
JPH09260568A (ja) | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6001671A (en) | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
KR100270817B1 (ko) | 1997-05-22 | 2000-11-01 | 이해영 | 초고주파소자 실장 패키지 및 그 패키지에 사용되는 본딩와이어의 기생효과 감소방법 |
JP3946874B2 (ja) * | 1998-07-06 | 2007-07-18 | 株式会社ルネサステクノロジ | 半導体装置 |
TW473882B (en) * | 1998-07-06 | 2002-01-21 | Hitachi Ltd | Semiconductor device |
JP3662461B2 (ja) | 1999-02-17 | 2005-06-22 | シャープ株式会社 | 半導体装置、およびその製造方法 |
JP3483132B2 (ja) | 1999-04-23 | 2004-01-06 | シャープ株式会社 | 高周波半導体装置 |
JP2000332160A (ja) | 1999-05-24 | 2000-11-30 | Sumitomo Metal Electronics Devices Inc | キャビティダウン型半導体パッケージ |
US6822635B2 (en) | 2000-01-19 | 2004-11-23 | Immersion Corporation | Haptic interface for laptop computers and other portable devices |
JP2001223324A (ja) | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
US6518659B1 (en) | 2000-05-08 | 2003-02-11 | Amkor Technology, Inc. | Stackable package having a cavity and a lid for an electronic device |
JP2001339016A (ja) | 2000-05-30 | 2001-12-07 | Alps Electric Co Ltd | 面実装型電子回路ユニット |
US6538336B1 (en) | 2000-11-14 | 2003-03-25 | Rambus Inc. | Wirebond assembly for high-speed integrated circuits |
US7161239B2 (en) | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
US6770963B1 (en) | 2001-01-04 | 2004-08-03 | Broadcom Corporation | Multi-power ring chip scale package for system level integration |
US6476506B1 (en) | 2001-09-28 | 2002-11-05 | Motorola, Inc. | Packaged semiconductor with multiple rows of bond pads and method therefor |
US6608390B2 (en) | 2001-11-13 | 2003-08-19 | Kulicke & Soffa Investments, Inc. | Wirebonded semiconductor package structure and method of manufacture |
TW510034B (en) | 2001-11-15 | 2002-11-11 | Siliconware Precision Industries Co Ltd | Ball grid array semiconductor package |
US6770822B2 (en) | 2002-02-22 | 2004-08-03 | Bridgewave Communications, Inc. | High frequency device packages and methods |
JP2004079886A (ja) | 2002-08-21 | 2004-03-11 | Toshiba Corp | 実装体の製造方法、半導体装置及び実装体 |
JP2004112143A (ja) | 2002-09-17 | 2004-04-08 | Sumitomo Metal Electronics Devices Inc | 高周波信号用導体の接続構造、および半導体集積回路パッケージ |
JP2006510202A (ja) | 2002-12-10 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 高密度パッケージ相互接続パワー及びグラウンドストラップならびにその方法 |
JP2006510201A (ja) | 2002-12-10 | 2006-03-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法 |
TWI226689B (en) | 2003-02-25 | 2005-01-11 | Via Tech Inc | Chip package and process for forming the same |
JP4106039B2 (ja) | 2003-06-27 | 2008-06-25 | 株式会社新川 | ワイヤボンディング方法 |
JP2005026263A (ja) | 2003-06-30 | 2005-01-27 | Nec Compound Semiconductor Devices Ltd | 混成集積回路 |
DE10339770B4 (de) | 2003-08-27 | 2007-08-30 | Infineon Technologies Ag | Verfahren zum Herstellen einer FBGA-Anordnung |
US7071421B2 (en) | 2003-08-29 | 2006-07-04 | Micron Technology, Inc. | Stacked microfeature devices and associated methods |
US7466021B2 (en) | 2003-11-17 | 2008-12-16 | Interconnect Portfolio, Llp | Memory packages having stair step interconnection layers |
US7303113B2 (en) | 2003-11-28 | 2007-12-04 | International Business Machines Corporation | Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers |
JP4570868B2 (ja) | 2003-12-26 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7205651B2 (en) | 2004-04-16 | 2007-04-17 | St Assembly Test Services Ltd. | Thermally enhanced stacked die package and fabrication method |
US7151309B2 (en) | 2004-08-27 | 2006-12-19 | Texas Instruments Incorporated | Apparatus for improved power distribution in wirebond semiconductor packages |
TWI393228B (zh) * | 2004-12-14 | 2013-04-11 | Freescale Semiconductor Inc | 覆晶及焊線封裝半導體 |
TWM269568U (en) | 2004-12-16 | 2005-07-01 | Domintech Co Ltd | Chip package capable of reducing characteristic resistance |
US7566952B2 (en) | 2005-01-05 | 2009-07-28 | International Business Machines Corporation | On-chip circuit pad structure |
DE102005002707B4 (de) | 2005-01-19 | 2007-07-26 | Infineon Technologies Ag | Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente |
JP4428248B2 (ja) | 2005-02-04 | 2010-03-10 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US20060175712A1 (en) * | 2005-02-10 | 2006-08-10 | Microbonds, Inc. | High performance IC package and method |
KR100702970B1 (ko) | 2005-07-06 | 2007-04-03 | 삼성전자주식회사 | 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법 |
US7456505B2 (en) | 2005-07-29 | 2008-11-25 | Infineon Technologies Ag | Integrated circuit chip and integrated device |
SG130061A1 (en) | 2005-08-24 | 2007-03-20 | Micron Technology Inc | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
US8026129B2 (en) | 2006-03-10 | 2011-09-27 | Stats Chippac Ltd. | Stacked integrated circuits package system with passive components |
WO2007107964A1 (en) * | 2006-03-23 | 2007-09-27 | Nxp B.V. | Electrically enhanced wirebond package |
US20080014678A1 (en) | 2006-07-14 | 2008-01-17 | Texas Instruments Incorporated | System and method of attenuating electromagnetic interference with a grounded top film |
US7777353B2 (en) | 2006-08-15 | 2010-08-17 | Yamaha Corporation | Semiconductor device and wire bonding method therefor |
DE102006042775B3 (de) * | 2006-09-12 | 2008-03-27 | Qimonda Ag | Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls |
US7537962B2 (en) | 2006-12-22 | 2009-05-26 | Stats Chippac Ltd. | Method of fabricating a shielded stacked integrated circuit package system |
US7875985B2 (en) * | 2006-12-22 | 2011-01-25 | Qimonda Ag | Memory device |
JP2008311379A (ja) * | 2007-06-14 | 2008-12-25 | Canon Inc | 半導体装置 |
US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
US7843021B2 (en) * | 2008-02-28 | 2010-11-30 | Shandong Gettop Acoustic Co. Ltd. | Double-side mountable MEMS package |
US8159052B2 (en) | 2008-04-10 | 2012-04-17 | Semtech Corporation | Apparatus and method for a chip assembly including a frequency extending device |
US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
US8294249B2 (en) | 2008-08-05 | 2012-10-23 | Integrated Device Technology Inc. | Lead frame package |
US20100044850A1 (en) * | 2008-08-21 | 2010-02-25 | Advanced Semiconductor Engineering, Inc. | Advanced quad flat non-leaded package structure and manufacturing method thereof |
CN102160175B (zh) | 2008-08-22 | 2013-09-18 | 台湾积体电路制造股份有限公司 | 采用超材料的阻抗受控制的电性内连线 |
JP2010192680A (ja) * | 2009-02-18 | 2010-09-02 | Elpida Memory Inc | 半導体装置 |
KR100935854B1 (ko) | 2009-09-22 | 2010-01-08 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
KR100950511B1 (ko) | 2009-09-22 | 2010-03-30 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리 |
JP5590814B2 (ja) * | 2009-03-30 | 2014-09-17 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法 |
US8916958B2 (en) | 2009-04-24 | 2014-12-23 | Infineon Technologies Ag | Semiconductor package with multiple chips and substrate in metal cap |
US8853708B2 (en) | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
US8222725B2 (en) | 2010-09-16 | 2012-07-17 | Tessera, Inc. | Metal can impedance control structure |
US8581377B2 (en) | 2010-09-16 | 2013-11-12 | Tessera, Inc. | TSOP with impedance control |
US8786083B2 (en) | 2010-09-16 | 2014-07-22 | Tessera, Inc. | Impedance controlled packages with metal sheet or 2-layer RDL |
-
2009
- 2009-09-22 KR KR1020090089471A patent/KR100935854B1/ko not_active IP Right Cessation
-
2010
- 2010-03-12 TW TW103110628A patent/TW201431030A/zh unknown
- 2010-03-12 CN CN201080020828.3A patent/CN102428557B/zh not_active Expired - Fee Related
- 2010-03-12 JP JP2011554232A patent/JP2012520572A/ja active Pending
- 2010-03-12 TW TW099107375A patent/TWI441297B/zh not_active IP Right Cessation
- 2010-03-12 US US12/722,799 patent/US8253259B2/en active Active
- 2010-03-12 WO PCT/US2010/027135 patent/WO2010105152A2/en active Application Filing
- 2010-03-12 EP EP10714121A patent/EP2406822A2/en not_active Withdrawn
-
2012
- 2012-08-20 US US13/589,558 patent/US8624407B2/en not_active Expired - Fee Related
-
2014
- 2014-01-06 US US14/147,984 patent/US9030031B2/en active Active
-
2015
- 2015-02-16 JP JP2015027142A patent/JP2015135971A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007501537A (ja) * | 2003-06-09 | 2007-01-25 | フリースケール セミコンダクター インコーポレイテッド | ワイヤ・ボンドの位置付けを最適化した半導体パッケージ |
JP2007500441A (ja) * | 2003-07-30 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ワイヤボンドボールグリッドアレイ用グランドアーチ |
Also Published As
Publication number | Publication date |
---|---|
EP2406822A2 (en) | 2012-01-18 |
TW201431030A (zh) | 2014-08-01 |
WO2010105152A3 (en) | 2011-10-27 |
US9030031B2 (en) | 2015-05-12 |
TW201114001A (en) | 2011-04-16 |
US20140117567A1 (en) | 2014-05-01 |
CN102428557B (zh) | 2015-01-07 |
US20130140716A1 (en) | 2013-06-06 |
US8624407B2 (en) | 2014-01-07 |
US20100232128A1 (en) | 2010-09-16 |
JP2012520572A (ja) | 2012-09-06 |
TWI441297B (zh) | 2014-06-11 |
US8253259B2 (en) | 2012-08-28 |
CN102428557A (zh) | 2012-04-25 |
WO2010105152A2 (en) | 2010-09-16 |
KR100935854B1 (ko) | 2010-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015135971A (ja) | インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ | |
KR100950511B1 (ko) | 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리 | |
US4763409A (en) | Method of manufacturing semiconductor device | |
EP0073149B1 (en) | Semiconductor chip mounting module | |
US8981579B2 (en) | Impedance controlled packages with metal sheet or 2-layer rdl | |
US8008785B2 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
US20120045909A1 (en) | Multilevel interconnection system | |
US8853708B2 (en) | Stacked multi-die packages with impedance control | |
CN110854104A (zh) | 电流传感器封装件 | |
JP3927783B2 (ja) | 半導体部品 | |
US8222725B2 (en) | Metal can impedance control structure | |
US7310239B1 (en) | IC packaging interposer having controlled impedance or optical interconnections and an integral heat spreader | |
JP4635901B2 (ja) | モジュールパッケージ | |
JPH0239097B2 (ja) | ||
US20110147928A1 (en) | Microelectronic assembly with bond elements having lowered inductance | |
KR20010076322A (ko) | 접촉 돌기를 구비한 접촉 구조물 | |
US20120286409A1 (en) | Utilizing a jumper chip in packages with long bonding wires | |
US20030062616A1 (en) | Electrically conductive path through a dielectric material | |
KR100489476B1 (ko) | 엠씨엠 볼 그리드 어레이 패키지 제조방법 | |
JPH0831866A (ja) | 半導体パッケージ | |
JP2005019753A (ja) | チップ部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151112 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160401 |