JP2007501537A - ワイヤ・ボンドの位置付けを最適化した半導体パッケージ - Google Patents

ワイヤ・ボンドの位置付けを最適化した半導体パッケージ Download PDF

Info

Publication number
JP2007501537A
JP2007501537A JP2006533571A JP2006533571A JP2007501537A JP 2007501537 A JP2007501537 A JP 2007501537A JP 2006533571 A JP2006533571 A JP 2006533571A JP 2006533571 A JP2006533571 A JP 2006533571A JP 2007501537 A JP2007501537 A JP 2007501537A
Authority
JP
Japan
Prior art keywords
wires
semiconductor package
connection pad
connection
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006533571A
Other languages
English (en)
Other versions
JP4625012B2 (ja
Inventor
ジェイ． ウェンゼル、ロバート
アール． ハーパー、ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007501537A publication Critical patent/JP2007501537A/ja
Application granted granted Critical
Publication of JP4625012B2 publication Critical patent/JP4625012B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06163—Random array, i.e. array with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45155—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48092—Helix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48601—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48701—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48744—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48755—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48801—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48824—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48847—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49097—Loop shape arrangement parallel in plane vertical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49174—Stacked arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

密接配置したボンディング・ワイヤを種々の異なるパッケージング用途に用いると、電気的性能の向上を図ることができる。一実施形態では、ワイヤ群内にある２本の隣接するボンディング・ワイヤが密接配置されているのは、２本の隣接するワイヤのうちの短い方の長さの少なくとも５０パーセントで、これら２本の隣接するワイヤ間において分離距離Ｄが満たされる場合である。一実施形態では、分離距離Ｄは、２本の隣接するワイヤのうちの直径が大きい方のワイヤの直径の多くとも２倍である。別の実施形態では、分離距離Ｄは、２本の隣接するワイヤ間のワイヤ間ピッチの多くとも３倍である。各ワイヤ群は、２本以上の密接配置ワイヤを含むことができる。密接配置ボンディング・ワイヤのワイヤ群を用いると、例えば、電力−信号−接地の三重組、信号−接地対、信号−電力対、あるいは差動信号対または三重組を形成することができる。

Description

本発明は、半導体パッケージに関し、より詳細には、ワイヤ・ボンドの位置付けを最適化した半導体パッケージに関する。
半導体のパッケージング(packaging)では、ワイヤ・ボンドを用いて、半導体ダイからパッケージ基板に電気的な接続を設けることがある。例えば、ワイヤ・ボンドを、半導体ダイのボンド・パッドからパッケージ基板上にあるボンド・ポストまでの間に電気的な接続を設ける際に用いることができる。しかしながら、半導体技術が発展するに連れて、半導体ダイとパッケージ基板との間で必要な電気接続の数が増える一方で、半導体ダイおよびパッケージのサイズは縮小し続けている。このため、ダイの周囲に沿って１列以上のパッドを有する現行のワイヤ・ボンド型半導体ダイでは、更に多くの接続が必要となると、パッドが限界になってしまう。一旦パッドが限界になると、接続数を減らさない限り、それ以上の小型化は不可能となる。例えば、一旦パッドが限界になると、余分な接地および給電用パッドを犠牲にすればよいが、そのために電気的性能を損なう虞れがある。更に、現行のワイヤ・ボンディング技術では、ワイヤは、短絡を防止するために、できるだけ離して保持されている。このため、ワイヤも長くなり、インダクタンスの増大を招くことになる。
したがって、ワイヤ・ボンドの位置付けを改良し、半導体ダイ・サイズの縮小、および電気的性能の向上を可能にする半導体パッケージが求められている。
添付図面を参照しながら、限定ではなく、一例として本発明について説明する。図面においては、同様の参照符号は同様の要素を示すこととする。
図における要素は、簡略化および明確化を目的に図示されており、必ずしも同じ拡縮率で描かれている訳ではないことは、当業者には認められよう。例えば、本発明の実施形態の理解を深めるのを促進するために、図における要素の一部は、他の要素に対して、その寸法が誇張されている場合もある。
半導体技術が発展するに連れて、半導体ダイのサイズは縮小し続けており、このためボンド・パッド（したがって、半導体ダイへの電気接続部）に使用可能な空間量も減少している。本明細書に開示する一実施形態は、電気接続量を増加させるため、かつ電気的性能を向上させるために、密接配置したワイヤを使用することに関する。一実施形態では、密接配置したワイヤ・ボンドは、互いに分離距離だけ離間されたボンディング・ワイヤであり、分離距離は、ワイヤの長さの少なくとも５０パーセント（または、実施形態によっては、ワイヤの長さの少なくとも７０パーセントまたは少なくとも８０パーセント）では、ボンディング・ワイヤの直径の２倍以下とする。状況によっては、これら密接配置したワイヤを用いると、信号対接地比（または、信号対電力−接地対比）を改善することができる。これは、半導体ダイの電気的性能の潜在性を示すために用いられる計量である。即ち、同時切換（接地および電力の跳ね返り）の観点から見た場合、この比率が低い程、電気的性能が良く、比率が高い程、電気的性能は低下する。
一実施形態では、電気的性能を向上させるために、密接配置したワイヤを、半導体ダイの信号の一部または全部について、接地−信号−電力の三重組、信号−接地対、信号−電力対、または電力−接地対の構成で用いることができる。代わりに、密接配置したワイヤは、差動信号にも用いることができる（例えば、差動信号に対応する正信号および負信号を有する対、または接地信号も有する三重組において）。三重組または対における密接配置ワイヤにより、インピーダンスを実質的に制御し、信号−接地、信号−電力、または電力−接地ループのインダクタンスを低減することが可能になる。更に、隣接する信号間のクロス・トーク、および信号バスに伴う同時切換ノイズも低減する。また、一実施形態では、三重組または対は、２本以上のワイヤが接触してもよいように、絶縁ワイヤを含むこともできる。また、代替実施形態では、２本または３本の密接配置ワイヤよりも多いワイヤ集合の構成を用いることもできる。これらの実施形態については、以下で図１から図８を参照して更に理解されよう。
本明細書において用いる場合、密接配置ワイヤとは、互いに密接して配置されたワイヤのことであり、分離距離Ｄによって規定される。即ち、２本の隣接するボンディング・ワイヤが密接配置されていると言う場合、２本の隣接するボンディング・ワイヤのうちの短い方の長さの少なくとも５０パーセントで、分離距離Ｄが満たされるものとする。一実施形態では、２本の隣接するワイヤ間の分離距離Ｄは、２本の隣接するワイヤの外面間で測定した最短距離を意味し、２本の隣接するボンディング・ワイヤのうちの直径が大きい方のワイヤの直径の多くとも２倍である。（尚、２本の隣接するボンディング・ワイヤの直径が同一である場合もあれば、異なる場合もあることを注記しておく。）したがって、２本の隣接するワイヤ間の距離がワイヤの長さに沿って変動しても、直径が大きい方のワイヤの直径の多くとも２倍の分離距離Ｄが、短い方のワイヤの長さの少なくとも５０パーセントで満たされるのであれば、これらは密接配置と見なす。したがって、本明細書において用いる場合、特に指摘しない限り、図１から図８の分離距離Ｄは、前述の分離距離Ｄ（即ち、直径が長い方のワイヤの直径の多くとも２倍と説明されている）と同じ分離距離に対応することを注記しておく。
図１は、本発明の一実施形態によるパッケージ半導体デバイス１０の三次元図を示す。パッケージ半導体デバイス１０は、パッケージ基板１１の上に位置する半導体デバイス１２を含む。（尚、基板１１は、リード・フレームまたはその他のデバイスでもよいことを注記しておく。）また、図示の実施形態では、半導体デバイス１２の表面およびパッケージ基板１１の表面は、異なる面内に位置する。また、パッケージ半導体デバイス１０は、複数のボンディング・ワイヤ２４〜２６，４７〜４９，５９〜６１も含み、これらは、半導体デバイス１２のボンディング・パッド２８，３０，３２，４２，４４，４６，５４，５６，５８から、パッケージ基板１１のボンド・ポスト１８，２０，２２およびボンド位置３６，３８，５０，５２，６２，６４までの電気接続を設ける。即ち、ボンディング・ワイヤ２４，２５，２６は、ボンド・パッド２８，３０，３２からボンディング位置３８、ボンド・ポスト１８、およびボンディング位置３６までの電気接続をそれぞれ設ける。ボンディング・ワイヤ４７，４８，４９は、ボンド・パッド４２，４４，４６からボンディング位置５２、ボンド・ポスト２０、およびボンディング位置５０までの電気接続をそれぞれ設ける。ボンディング・ワイヤ５９，６０，６１は、ボンド・パッド５４，５６，５８からボンディング位置６４、ボンド・ポスト２２、およびボンディング位置６２までの電気接続をそれぞれ設ける。
尚、ボンディング・パッド２８，３０，３２，４２，４４，４６，５４，５６，５８、ボンド・ポスト１８，２０，２２、および電力バス１４，１６は、接続部位または接続パッドとも呼ばれる場合があることを注記しておく。更に、これらの接続部位の各々は、当技術分野では周知の金、銅、アルミニウム等のような、任意の導電性材料で形成可能である。また、ボンディング・ワイヤ２４〜２６，４７〜４９，５９〜６１は、当技術分野では周知の金、銅、アルミニウム等のような、任意の種類の導電性ワイヤでも可能であり、実施形態によっては、絶縁ワイヤでもよい。あるいは、ワイヤ群の中にあるワイヤ全てを絶縁しなくてもよい。例えば、一実施形態では、ワイヤ２５のみを絶縁し、ワイヤ２４および２５を絶縁しなくてもよい。ボンディング・ワイヤ２４〜２６，４７〜４９，５９〜６１は、例えば、今日当技術分野において周知のワイヤ・ボンディング・プロセスおよび機器のように、任意の種類のものを用いても形成可能である。また、本明細書において用いる場合、ワイヤ群は、例えば、ワイヤ２４〜２６またはワイヤ４７〜４９またはワイヤ５９〜６１のような、２本以上の密接配置されたワイヤの群に対応する。尚、前述のように、各ワイヤ群は、２本以上のワイヤを含んでいればよく、２本または３本のワイヤには限定されないことを注記しておく。
パッケージ基板１１は、電力バス１４および電力バス１６も含み、電力バス１４はボンディング位置３６，５０，６２を含み、電力バス１６は、ボンディング位置３８，５２，６４を含む。一実施形態では、電力バス１４は接地バスであり、電力バス１６はＶｄｄ電力バスである。しかしながら、代替実施形態では、電力バス１４がＶｄｄ電力バスであり、電力バス１６が接地バスである。あるいは、ボンディング位置３６，５０，６２，３８，５２，６４は、バス構造上のボンディング位置ではなく、別個のボンド・ポスト（ボンド・ポスト１８，２０，２２と同様）であってもよい。また、一実施形態では、電力バス１４および電力バス１６の各々は、デバイス１２を包囲する環状構造であるか、あるいは区分環状構造であることを注記しておく。図示した実施形態では、パッケージ基板１１上の各接続位置の群は、扇状(fan-out configuration)に離別されている。即ち、ボンディング位置６２，６４およびボンディング・ポスト２２の群は、ボンディング位置５０，５２およびボンド・ポスト２０の群からは、ボンディング位置５０，５２およびボンド・ポスト２０の群と、ボンディング位置３６，３８およびボンド・ポスト１８の群との間の距離とは異なる距離だけ離間していればよい。あるいは、接続位置の群は、等しく離間していてもよい。
半導体デバイス１２は、任意の種類の半導体デバイスまたはダイでもよい。例えば、一実施形態では、半導体デバイス１２は、任意の所望の機能を実現するために任意の種類の回路を含んでもよい。あるいは、半導体ダイ１２は、単一の能動または受動エレメントでもよい。あるいは、半導体ダイ１２は、例えば、金属またはセラミックのような、任意の非半導体材料で作られた能動または受動エレメントでもよい。また、半導体パッケージ基板１１は、当技術分野において周知の種々の異なる材料を用いて、種々の異なる方法で作られた、任意の種類の半導体パッケージでもよい。例えば、一実施形態では、図２を参照して説明するが、半導体パッケージ１１は、ボール・グリッド・アレイ（ＢＧＡ：Ball Grid Array）またはランド・グリッド・アレイ（ＬＧＡ：Land Grid Array）パッケージ基板であってもよい。
図示の実施形態では、ボンディング・ワイヤ２４およびボンディング・ワイヤ２５は、少なくともボンディング・ワイヤ２４および２５の短い方の距離の少なくとも５０パーセントにおいて、分離距離Ｄだけ離間されている。前述のように、一実施形態では、分離距離Ｄは、ボンディング・ワイヤ２４およびボンディング・ワイヤ２５のうちの大きい方の直径の、多くとも２倍である。即ち、一実施形態では、ボンディング・ワイヤ２４およびボンディング・ワイヤ２５は、異なる実質的に所定の直径を有することができ、その場合、ワイヤ２４とワイヤ２５との間の分離距離Ｄ（ワイヤ２４およびワイヤ２５の外縁間の最短測定距離に対応する）は、大きい方の直径の多くとも２倍である。また、分離距離Ｄは、ワイヤの長さに沿って変動する場合もあるが、最も短いワイヤ（この例ではボンディング・ワイヤ２５）の長さの少なくとも５０パーセントに沿って、大きい方の直径の多くとも２倍であることを注記しておく。また、ボンディング・ワイヤ２５および２６は、ボンディング・ワイヤ２５およびボンディング・ワイヤ２６のうちの短い方の長さの少なくとも５０パーセントに沿って、分離距離Ｄ（一実施形態では、ボンディング・ワイヤ２５およびボンディング・ワイヤ２６のうちの大きい方の直径の多くとも２倍とも規定されている）を維持することを注記しておく。ボンディング・ワイヤ２４および２５の一方または双方が絶縁されている実施形態では、ボンディング・ワイヤ２４および２５が接触してもよいように、分離距離Ｄを０としてもよいことを注記しておく。
あるいは、２本の隣接するボンディング・ワイヤ間の分離距離Ｄを、大きい方のワイヤの直径の多くとも３倍である分離ピッチ（即ち、ワイヤ間ピッチ）として定義してもよいことを注記しておく。この実施形態では、ボンディング・ワイヤ２５の直径がボンディング・ワイヤ２４よりも大きいと仮定すると、ボンディング・ワイヤ２４および２５間の分離ピッチ（ワイヤ２４の中心とワイヤ２５の中心との間の距離と定義する）は、ボンディング・ワイヤ２５の長さの少なくとも５０パーセントにおいて、ボンディング・ワイヤ２５の直径の多くとも３倍である。
尚、ボンディング・ワイヤ２４および２５を一例として用いたが、ボンディング・ワイヤ２４および２５について行ったこの段落における説明と同じ説明が、ボンディング・ワイヤ２５および２６、ボンディング・ワイヤ４７および４８、ボンディング・ワイヤ４８および４９にも適用されることを注記しておく。即ち、同じ説明は、一般に、同じワイヤ群における任意の２本の隣接するワイヤ（または密接配置したワイヤ）にも適用されるのである。
図示の実施形態では、ボンディング・パッド２８，３０，３２は、半導体デバイス１２の周縁１３に対して実質的に直交する線または軸（点線３４で示す）に対して一直線状となるように位置付けられている。同様に、図示の実施形態では、ボンディング位置３６，３８およびボンド・ポスト１８は、半導体デバイス１２の同じ縁１３によって規定される線に対して同様に垂直である線（点線４０で示す）に対して一直線上となるように位置付けられていることも注記しておく。以下で更に詳しく説明するが、代替実施形態では、ボンディング・パッド２８，３０，３２は、互いに一直線状でなくても、半導体デバイス１２の縁１３に対して垂直でなくてもよいことを注記しておく。同様に、代替実施形態では、ボンディング位置３６，３８およびボンド・ポスト１８は、互いに一直線状でなくても、半導体デバイス１２の縁１３によって規定される線に対して垂直でなくてもよい。例えば、一実施形態では、半導体デバイス１２の隅部（または、半導体デバイス１２の任意の他の位置においても）にあるボンディング・パッドは、ずれていてもよい。しかしながら、種々の実施形態では、ボンディング・パッド、ボンディング・ポスト、またはボンディング位置がこれらの実施形態においてどのように位置付けられていても、それには係わらず、２本の隣接するワイヤのうちの短い方の長さの少なくとも５０パーセントにおいて、ワイヤ群内にある２本の隣接するワイヤ間で分離距離Ｄを維持する。また、図示の実施形態では、ボンディング・パッド２８，３０，３２の群、ボンディング・パッド４２，４４，４６の群、およびボンディング・パッド５４，５６，５８の群の各々は、ボンディング・パッド２８，３０，３２の群とボンディング・パッド４２，４４，４６の群との間の空間が、ボンディング・パッド４２，４４，４６とボンディング・パッド５４，５６，５８の群との間の空間と同じになるように、互いに等しく離間されていることを注記しておく。しかしながら、代わりに、これらを等しく離間せず、ボンディング・パッドの隣接する群間の間隔を異なるようにしてもよい。
図１に示す実施形態では、ワイヤ群内のボンディング・ワイヤ（ボンディング・ワイヤ２４〜２６のような）の各々は、当該ワイヤの長さの全長または少なくとも大部分において、互いに対して一直線状となっている。即ち、ボンディング・ワイヤ２６の少なくとも５０パーセントは、ボンディング・ワイヤ２５の直下にあり（分離距離Ｄだけ分離されている）、これと一直線状となっており、ボンディング・ワイヤ２５の少なくとも５０パーセントは、ボンディング・ワイヤの直下にあり（分離距離Ｄだけ分離されている）、これと一直線状となっており、トップ・ダウン図で見ると（図３を参照して説明するように）、これらのワイヤの長さの大部分に沿って１本の線に見えるようになっている。一実施形態では、図１に示すように、ボンディング・ワイヤの多くは、できるだけ長いワイヤ長において、互いに一直線状であるか、あるいは少なくとも分離距離Ｄだけ互いから離れている。
本発明の一実施形態では、図１のワイヤ群の各々は、電力−信号−接地群に対応する。例えば、ボンディング・ワイヤ２４〜２６を含むワイヤ群を一例として用いると、ボンド・パッド３０は、ボンディング・ワイヤ２５を介してボンド・ポスト１８に導かれる、あるいはボンド・ポスト１８から導かれる半導体デバイス１２の信号に対応することができ、一方ボンド・パッド２８は、ボンディング・ワイヤ２４を介して電力バス１６から導かれる半導体デバイス１２のＶＤＤ電力接続に対応することができ、ボンド・パッド３２は、ボンディング・ワイヤ２６を介して電力バス１４から導かれる半導体デバイス１２の接地接続に対応することができる。即ち、ボンド・パッド３０は、信号を導通させるための信号バスとすることができ、ボンド・パッド２８は、Ｖｄｄ電源電圧を導通させる電力バスとすることができ、ボンド・パッド３２は、接地基準電圧を導通させる電力バスとすることができる。（あるいは、ボンド・パッド３２、ボンディング・ワイヤ２６、および電力バス１４は、ＶＤＤ電力接続に対応することができ、ボンド・パッド２８、ボンディング・ワイヤ２４、および電力バス１６は接地接続に対応することもできる。）これらの実施形態では、対応するＶＤＤ電力ボンディング・ワイヤと接地ボンディング・ワイヤとの間に信号ボンディング・ワイヤを有することによって、実質的にインピーダンスを制御することにより、信号−接地および信号−電力ループ・インダクタンスの低減を可能とし、電気的性能を向上させることが可能となる。更に、このようにして、クロス・トーク・ノイズも低減することができる。
更に別の実施形態では、しかしながら、ボンド・パッド３２は、ボンディング・ワイヤ２６を介して、ボンディング位置（ボンディング位置３６に配置されたボンディング・ポスト１８のようなボンディング・ポストであるが、図１には示されていない）に導かれる、あるいはここから導かれる半導体デバイス１２の信号に対応することができ、一方、ボンディング・パッド２８または３０の一方は、ＶＤＤ電力接続に対応し、他方は接地接続に対応する。更に別の実施形態では、ボンド・パッド２８は、ボンディング・ワイヤ２４を介してボンディング位置（ボンディング位置３８に配置されたボンディング・ポスト１８のようなボンディング・ポストであるが、図１には示されていない）に導かれる、あるいはここから導かれる半導体デバイス１２の信号に対応することができ、一方ボンド・パッド３０または３２の一方は、ＶＤＤ電力接続に対応し、他方は接地接続に対応する。したがって、一実施形態では、半導体デバイス１２の信号に対応する各ボンド・パッドは、対応するＶＤＤ電力および接地接続を有することができ、全てが密接配置したボンディング・ワイヤを介してパッケージ基板１１に導かれ、実質的にインピーダンスを制御することにより、信号−接地および信号−電力ループ・インダクタンスの低減を可能とし、電気的性能を向上させる。代替実施形態では、半導体デバイス１２の信号に対応するボンディング・パッドの一部のみがワイヤ群内に含まれているのであってもよい。
また、信号と同様、ＶＤＤ電力および接地接続も、ワイヤ群内では任意の順序でも設けることができ、パッケージ基板上の接続も任意の順序で設けてもよいことを注記しておく。例えば、ボンディング位置３６、ボンディング・ポスト１８、およびボンディング位置３８をボンディング・パッド２８，３０，３２と同じ順序とし、ボンディング・ワイヤ２４がボンド・パッド３２をボンディング位置３６に接続し、ボンディング・ワイヤ２５がボンド・パッド３０をボンド・ポスト１８に接続し、ボンディング・ワイヤ２６がボンド・パッド２８をボンディング位置３８に接続するようにしてもよい。しかしながら、代替実施形態では、パッケージ基板１１上のボンディング位置およびボンド・ポストを異なる順序で設け、ボンディング・ワイヤが互いに交差することや、適正な接続を得るためにしかるべく屈曲させるようにすることも可能である。例えば、ワイヤ群のうちの最も短いワイヤの少なくとも５０パーセントにおいて、いずれか２本の隣接するワイヤが分離距離Ｄ未満だけ分離される限り、当該ワイヤ群内のボンディング・ワイヤを、互いに撚り合わせたり、屈曲させたり、湾曲させたり、あるいはいずれかの方法で形状をなすようにしてもよい。尚、ワイヤが交差する場合、またはこれらを撚り合わせる場合、互いに隣接するワイヤは、ワイヤの長さに沿って変化してもよいことを注記しておく。更に、ワイヤの長さの大部分または殆ど全てに沿ってワイヤが接触してもよいように、１本以上のワイヤを絶縁してもよい（したがって、分離距離は０となる）。
尚、代替実施形態では、図１のワイヤ群の一部または全部が、２本のワイヤから成るワイヤ群であってもよいことを注記しておく。この実施形態では、ボンド・パッド２８，３０，３２のうちの２つだけあればよく、ボンディング位置３６，３８およびボンド・ポスト１８のうちの２つのみがあればよい。しかしながら、３本のワイヤ群を参照して前述した同じ説明は、全体的に２本のワイヤ群の場合にもあてはまる。即ち、２つのボンディング・パッドのうちの一方を半導体デバイス１２の信号のための接続部とし、他方をＶｄｄ電力または接地接続部のいずれか一方とすればよい。更に、これらは、半導体デバイス１２の縁１３に対していずれの順序で配置してもよい。（例えば、信号ボンド・パッド、ＶＤＤ電力ボンド・パッド、または接地ボンド・パッドを縁１３に最も近い側にすることができる。）また、パッケージ基板１１上において、ボンディング位置およびボンド・ポストは、必要に応じて、任意の順序で配置してもよく、ワイヤ群のうちの２本のワイヤが交差したり、あるいは湾曲またはくねっていてもよい。また、ワイヤのうちの１本以上を絶縁してもよい。
更に別の代替実施形態では、ワイヤ群が３本のワイヤを有してもよく、２本は差動信号対に対応し、１本が接地接続に対応することができるし、あるいは専用の群内接地ワイヤを設けずに、差動信号対に対応する２本のワイヤのみを有してもよい。電力−信号−接地群または電力−接地−信号群の集合について前述したのと同じ説明は、これらの種類の差動信号用の三重組および対群にも当てはまる。また、代替実施形態では、ワイヤ群内に３本よりも多いワイヤを含んでもよく、この場合、必要に応じて、ボンド・パッド、ボンディング位置、ボンド・ポストを、デバイスおよびパッケージ基板上に、必要に応じて、任意の順序で位置付けてもよく、ワイヤ群内の任意の２本の隣接するワイヤも、当該２本の隣接するワイヤのうちの短い方の少なくとも５０パーセントに沿って、分離距離Ｄだけ離間されている。
図１に図示した実施形態では、各ボンディング・ワイヤが、密接配置されたワイヤのワイヤ群に属することを注記しておく。しかしながら、代替実施形態では、半導体デバイス１２のボンディング・ワイヤの一部のみがワイヤ群に属すのであってもよい。
図２は、図１のパッケージ半導体デバイス１０の断面図である。図２において、３本のワイヤから成る同じワイヤ群におけるボンディング・ワイヤ５９〜６１が全て一直線状で、任意の２本の隣接するワイヤのうちの短い方の少なくとも５０パーセントに沿って、分離距離Ｄだけ離間されていることがわかる。即ち、図２の実施形態では、ボンディング・ワイヤ５９〜６１は、全て、パッケージ基板１１の上面８３に対して実質的に垂直な面内にある。また、図２に図示した実施形態は、半導体デバイス１２、ボンディング・ワイヤ５９〜６１、およびパッケージ基板１１の上面の上に位置する封入層８８も示す。尚、封入層８８は、当技術分野では周知の任意の種類の封入材でもよく、一般には絶縁材である。また、封入層８８はオプションであり、全くなくてもよいことも注記しておく。あるいは、封入層は単に空気とすることもでき、その場合、パッケージ半導体デバイス１０は、パッケージ基板１１、デバイス１２、およびボンディング・ワイヤ５９〜６１を内蔵する壁および蓋を含むことができ、空気が収納部内の空き空間を充填することになる。
図２に示す実施形態は、複数の相互接続部７０，７２，７４と、上面８３とは逆側の底面８１上に複数のはんだランド７６，７８，８０と、はんだランドの上に位置する複数のはんだボール８２，８４，８６とを有するパッケージ基板１１を示す。相互接続部７０，７２，７４は、信号および電力を、電力バスと上面８３上のボンディング・パッドとの間で、底面８１を介して（即ち、対応するはんだボールに）導く。したがって、はんだボール８２，８４，８６は、パッケージ基板１１およびボンディング・ワイヤ５９〜６１を介して、半導体デバイス１２への電気接続を設ける。尚、パッケージ基板１１は、単一相互接続層であるように図示されているが、しかしながら、代替実施形態では、パッケージ基板１１は、当技術分野では周知のような、層間相互接続部および層内相互接続部の双方を有する任意の数の相互接続層（即ち、金属層）でも含んでもよいことを注記しておく。したがって、図２の実施形態は、ボール・グリッド・アレイ（ＢＧＡ）に適用する場合の、密接配置ワイヤの使用の一例を示す。あるいは、はんだボール８２，８４，８５は、ランド・グリッド・アレイ（ＬＧＡ）に適用するような場合はなくてもよい。また、代替実施形態では、半導体デバイス１２は、パッケージ基板１１内部にある陥凹空洞内にあってもよいことを注記しておく。一実施形態では、半導体デバイス１２を陥凹空洞内に設け、ボンド・パッド５４，５６，５８がボンディング位置６２，６４およびボンド・ポスト２２と実質的に同一面上となるようにしたり、あるいはボンディング位置６２，６４およびボンド・ポスト２２よりも低くなるようにすることさえも可能である。
図３は、密接配置ワイヤを用いた一実施形態のトップ・ダウン図を示す。図３は、パッケージ基板９０の一部と、パッケージ９０の上にある半導体デバイス１２０とを含む。半導体デバイス１２と同様、半導体デバイス１２０は、任意の種類の半導体デバイスまたはダイでもよく、任意の種類の能動または受動エレメントでもよい。また、パッケージ基板９０は、任意の種類のパッケージ基板でもよく、種々の異なる種類のパッケージング技術を用いることができる。半導体デバイス１２０は、半導体デバイス１２０の上面の上に、複数のボンド・パッド９８，１００，１０２，１０６，１０８，１１０，１２２，１２４，１２６，１５０，１５２，１３６，１３８，１４０，１６０，１６２，１６４，１７４，１７６を含む。パッケージ基板は、パッケージ基板９０の上面の上に、複数のボンド・パッド９２，９４，９６，１１２，１１４，１１６，１２８，１３０，１３２，１４２，１４４，１４６，１５４，１５６，１６６，１６８，１７０，１７８，１８０を含む。尚、代替実施形態では、必要に応じて、ボンド・ポストの一部を、代わりに、例えば、給電リングまたは区分給電リングのような、電力バス上のボンディング位置としてもよいことを注記しておく。また、図３は、ボンド・パッドをボンド・ポストに電気的に結合する、ワイヤ群１０４，１１８，１３４，１４８，１５８，１７２，１８２も含む。ワイヤ群の各々は、多数のワイヤ（２本以上）を有するが、ワイヤの長さの大部分では１本のワイヤとして現れている。何故なら、これらは、パッケージ基板９０の上面に対してほぼ垂直な面を規定するように、互いに重ね合わされて位置付けられているからである。また、各ワイヤ群における任意の２本の隣接するワイヤも短い方のワイヤの長さの少なくとも５０パーセントでは、互いから分離距離Ｄの位置にある。（ここでも、一実施形態では、分離距離Ｄは、２本の隣接するワイヤのうちの直径が大きい方のワイヤの直径の多くとも２倍である。）
図３は、異なるワイヤ群に対して可能な構成の例を多数示す。例えば、ボンド・パッド９８，１００，１０２は、３本のボンディング・ワイヤを含むワイヤ群１０４を介して、それぞれ、ボンド・ポスト９６，９４，９２に電気的に結合されている。尚、ボンド・パッド９８，１００，１０２は、半導体デバイス１２０の隅部に配置されており、図１における隅部のパッドとは異なり、これらのパッドは、対応するボンド・ポストと同様、ずれた構成になっている。しかしながら、ボンド・パッドおよびポストがずれていても、３本のワイヤの各々は互いに一直線状になっており、図３のトップ・ダウン図では、これらは１本の線に見えるようになっている。図示の実施形態では、ワイヤ群１０４内にあるワイヤの各々は、パッケージ基板９０の上面に対してほぼ垂直な面内にある。更に、図３の図からは見取ることができないが、隣接するワイヤの各々は、短い方のワイヤの長さの少なくとも５０パーセントでは、互いから分離距離Ｄ以内にある。側面からみた場合、ボンド・パッド１０２をボンド・ポスト９２に接続する第１ボンディング・ワイヤが見える。次いで、その上の分離距離Ｄのところには、第１ボンディング・ワイヤの長さの少なくとも５０パーセントで、ボンド・パッド１００をボンド・ポスト９４に接続する第２ボンディング・ワイヤがある。次いで、それよりも上に分離距離Ｄのところに、第２ボンディング・ワイヤの長さの少なくとも５０パーセントで、ボンド・パッド９８をボンド・ポスト９６に接続する第３ボンディング・ワイヤがある。
更に図３を参照すると、ボンド・パッド１０６，１０８，１１０は、それぞれ、ボンド・ポスト１１６，１１４，１１２に、３本のボンディング・ワイヤを含むワイヤ群１１８を介して、電気的に結合されている。この例では、ボンド・パッドおよびボンド・ポストの各々は、同一直線上にあり、半導体デバイス１２０の外縁によって規定される線に対して垂直となっている。しかしながら、ボンド・パッド１０６，１０８，１１０はボンド・ポスト１１２，１１４，１１６とは同一直線上にないことを注記しておく。したがって、一実施形態では、これらは互いに同一直線上になくてもよいが、３本のボンディング・ワイヤは、前述のように、最も短いワイヤの長さの少なくとも５０パーセントでは、互いに少なくとも分離距離Ｄ以内にある。尚、ワイヤは、ボンド・ポストまたはボンド・パッドに近づくに連れて、これらに適正に接続するために、互いからより離れてもよい。ボンド・パッド１２２，１２４，１２６は、同様に３本のワイヤを含むワイヤ群１３４を介して、それぞれ、ボンド・ポスト１３２，１３０，１２８に電気的に結合されている。ワイヤ群１１８について行った説明と同じ説明が、ワイヤ群１３４にも当てはまる。
図３に示すように、半導体デバイス１２０は、デバイスの周囲に位置しないボンド・パッドも含んでもよい。例えば、ボンド・パッド１３６，１３８，１４０は、周囲には位置しておらず、例えば、デバイスの中央領域内に配置され得る。ボンド・パッド１３６，１３８，１４０は、ワイヤ群１４８を介して、それぞれ、ボンド・ポスト１４６，１４４，１４２に電気的に接続されている。尚、ワイヤ群１４８も３本のワイヤを含むが、これらのワイヤも、その長さの大部分では互いに同一直線上にあり、これらが全てパッケージ基板９０の上面に対してほぼ垂直な平面を規定するようにしているので、１本のワイヤのように見えることを注記しておく。また、これらのワイヤも、前述の分離距離Ｄの間隔を保っている。中央ボンド・パッドは、例えば、電力−信号−接地（任意の順序でも構わない）、電力−接地−電力、または接地−電力−接地（例えば、半導体デバイス１２０のために中核電力分配を供給するように）に対応することができる。また、中央ボンド・パッドは、接地接続部を有する差動信号対にも対応することができる。あるいは、中央ボンド・パッドを、メモリに電気接続を設けるための中央ボンド・パッド・アレイの一部としてもよい。
また、図３は、ワイヤ群１５８を介して、それぞれ、ボンド・ポスト１５６および１５４に電気的に結合されているボンド・パッド１５０および１５２も含む。尚、ワイヤ群１５８は、２本のワイヤのみを含み、これらは、例えば、信号−電力対、信号−接地対、電力−接地対、または差動信号対に対応することができることを注記しておく。この場合も、ワイヤは、ワイヤ長の大部分において同一直線上にある。また、一実施形態では、ボンド・パッド１５０および１５２ならびにボンド・パッド１５４および１５６と同様、ボンド・パッドおよびボンド・ポストの各々は、これら自体同一直線上にあり、更に互いに同一直線上にあり、ワイヤ群１５８が半導体デバイス１２０の外縁に対して実質的に垂直となっていることも注記しておく。（あるいは、２本のワイヤのみを有するワイヤ群は、半導体デバイス１２０の外縁に対して実質的に垂直でなくてもよく、これらのワイヤは、デバイス１２０の周囲から離れて位置してもよいパッド、あるいは、ワイヤ群１０４および１１８と同様、デバイス１２０の縁に対してずれて配されてもよいパッドに結合することもできる。）。また、図３は、ワイヤ群１７２を介して、それぞれ、ボンド・ポスト１７０，１６８，１６６に電気的に結合されているボンド・パッド１６０，１６２，１６４も含む。ワイヤ群１７２は、全て半導体デバイス１２０の外縁に実質的に垂直な３本のワイヤを含む。一例では、ワイヤ群１７２内の３本のワイヤは、電力−信号−接地（任意の順序でも構わない）、または接地接続部を有する差動対に対応することができる。
また、図３は、ボンド・パッド１７４および１７６も含む。これらも半導体デバイス１２０の周囲には位置していない。これらを、例えば、半導体デバイス１２０の中央部に配置することもできる。一実施形態では、これらは、半導体デバイス１２０の中核（図示せず）に電力および接地を供給する。あるいは、これらは差動信号対に対応してもよい。ボンド・パッド１７４および１７６は、２本のワイヤのみを含むワイヤ群１８２を介して、ボンド・ポスト１８０および１７８にそれぞれ電気的に結合されている。尚、ボンド・ポスト１７８および１８０は、２つのボンド・ポストだけがあればよいので、互いにより離間してもよいことを注記しておく。
したがって、図３は、種々の方法でワイヤ群を位置付ける種々の異なる実施形態を示す。尚、一実施形態では、半導体デバイス１２０の周囲または非周囲部分に沿った各信号は、（例えば、電力または接地接続のような）別の接続部を含んでもよく、そうすると、２本のワイヤから成るワイヤ群が各信号位置から延出する結果となることを注記しておく。あるいは、各信号は、（例えば、電力および接地接続部のような）他の２つの接続部を含んでもよく、３本のワイヤから成るワイヤ群が各信号位置から延出する結果となる。前述のように、これら追加の電力および接地接続部を含むことができるために、電気的性能を改善することができる。また、ワイヤ群内において密接配置されたボンディング・ワイヤを用いることによって、接続数が増加し、ループ・インダクタンスの低減が可能となる。尚、図３のワイヤ群を、全て、（図２の断面図に示すように）同一直線上かつ同一平面上にあるように図示したが、しかしながら、先に説明したように、代替実施形態では、２本の隣接するワイヤのうちの短い方のワイヤの少なくとも５０パーセントで分離距離Ｄを維持できる限りにおいて、任意の構成のワイヤをワイヤ群内で用いることができる。
図４から図８を参照すると分かるように、先に図１から図３を参照して説明した密接配置ワイヤのワイヤ群は、ＢＧＡおよびＬＧＡの用途以外の種々の異なるパッケージングの用途に用いることもできるし、これらの用途に加えて、種々の異なるパッケージングの用途に用いることもできる。これらの例を、図４から図８を参照しながら提示する。尚、これらの図に示されるボンディング・ワイヤは、任意の２本の隣接するワイヤ間においても分離距離Ｄが、当該２本の隣接するワイヤのうちの短い方の長さの少なくとも５０パーセントで維持されるように、ワイヤ群内で密接配置されたワイヤであることを注記しておく。図４から図８に示すパッケージング技術については、その詳細の多くを本明細書では説明しないこととする。何故なら、これまでの説明を鑑みれば、本明細書に記載した密接配置ワイヤをいかにして種々の異なる用途で使用できるかは、当業者には明白なはずであるからである。更に、簡略化のために、図４から図８の各々は、パッケージ内で実際には見られるそれぞれの詳細を含まない場合もある。例えば、はんだマスクおよび追加の層を図示しない場合があるが、密接配置ボンディング・ワイヤを使いつつなおも、変更や追加を適宜行えることは言うまでもない。
図４は、本発明の一実施形態による、パッケージ半導体デバイス２００の一部を示す。（即ち、端部のみを示すことを注記しておく。）一実施形態では、パッケージ半導体デバイス２００は、キャビティ・ダウン・テープ・ボール・グリッド・アレイ（ＴＢＧＡ：Taped Ball Grid Array）である。パッケージ半導体デバイス２００は、内部に空洞２０４を有する（例えば、銅製熱拡散部のような）熱拡散部２０２を含む。空洞２０４は、熱拡散部２０２に取り付けられた半導体デバイス２０６を含む。また、熱拡散部は、底面２０３上に、空洞を包囲する接着絶縁層２０８と、層２０８の上に位置するテープ層２１０とを含む。（尚、本明細書で用いる場合、「上に位置する」とは図においてどちらの側が上を向いているかには関係なく、上面または底面のいずれかに接する層を示すために用いられることを注記しておく。）また、パッケージ半導体デバイス２００は、導電性パッド２１２のような、複数の導電性パッドと、テープ層２１０上に位置するボンド・ポスト２１８のような、複数のボンド・ポストとを含む。尚、一実施形態では、ボンド・ポストは、はんだボールおよびワイヤ・ボンド双方を、導電性パッドおよびボンド・ポスト２１６のように、導電性パッドに隣接して配置し、これらに接続できるようにしてもよいことを注記しておく。また、導電性パッドは、金、ニッケル−金、銅、アルミニウム、または銀のような任意の種類の導電性材料でもよいことも注記しておく。尚、パッケージ半導体デバイス２００は、導電性パッドの上に、はんだボール２１４のような、複数のはんだボールも含んでもよいことを注記しておく。図示の実施形態では、熱拡散部２０２の底面２０３と比較すると、デバイス２０６の露出（即ち底）面２０７は窪んで中が空洞２０４となっており、この中にワイヤ・ボンド接続部を受け入れる。しかしながら、代替実施形態では、デバイス２０６の底面２０７および熱拡散部２０２の底面２０３は実質的に同一平面上にあってもよく、あるいはデバイス２０６の底面２０７が空洞２０４を超えて突出していてもよいことを注記しておく。
ボンディング・ワイヤ２２２および２２０は、同じワイヤ群内にあり、半導体デバイス２０６からボンド・パッド２１８、ボンド・ポスト、およびボンド・パッド２１６への電気接続を設ける。尚、ボンディング・ワイヤ２２２および２２０は、したがって、ボンディング・ワイヤ２２２の長さの少なくとも５０パーセントにおいて分離距離Ｄを維持することを注記しておく。また、ボンド・ポスト２１６と対応する導電性パッドおよびはんだボールとの間の信号は、当技術分野では周知のように、テープ層２１０の上に位置するトレース（図示せず）によって供給できることも注記しておく。尚、代替実施形態では、はんだボールがなくてもよいことを注記しておく。また、代替実施形態では、熱拡散部２０２を、複数の相互接続層を有するパッケージ基板と交換し（その場合、層２０８および２１０はもはや存在しない）、デバイス２０６からの信号を、キャビティ・ダウンＢＧＡまたはキャビティ・ダウンＬＧＡに適用する場合におけるような、導電性パッドまたははんだボールに導くようにしてもよいことを注記しておく。尚、パッケージ基板、あるいは熱拡散部２０２、層２０８および２１０、導電性パッド２１２、導電性パッドおよびボンド・ポスト２１６、ボンド・ポスト２１８、はんだボール２１４、ならびに空洞２０４は、当技術分野では周知の従来からのプロセスおよび材料を用いて形成可能であることを注記しておく。
図５は、本発明の一実施形態によるパッケージ半導体デバイス２０１の一部を示す。（即ち、端部のみを示すことを注記しておく。）パッケージ半導体デバイス２０１は、一実施形態では、キャビティ・ダウンＴＢＧＡの別の例である。パッケージ半導体デバイス２０１は、（例えば、銅製熱拡散部のような）空洞２０５を有する熱拡散部２３０を含み、空洞２０５は、熱拡散部２３０に取り付けられた半導体デバイス２４２を含む。また、熱拡散部２３０は、底面２３１上の接着絶縁層２４４、周辺の空洞２０５、および接着絶縁層２４４の上に位置する導電性相互接続層２４８も含む。また、パッケージ半導体デバイス２０１は、導電性相互接続層２４８の上に位置するテープ層２５０と、テープ層２５０の上に位置する、導電性パッド２３０のような複数の導電性パッドおよびボンド・ポスト２３８および２３６のような複数のボンド・ポストとを含む。信号は、導電性パッドからボンド・ポストに、相互接続層２４８を介して導くことができる。即ち、テープ層２５０は、導電性ビア２４０のような複数の導電性ビアを含み、導電性パッドから相互接続層２４８に、相互接続層２４８からボンド・ポスト２３８および２３６に信号を導くことができる。
尚、一実施形態では、ボンド・ポストを導電性パッドに隣接して配置し、はんだボールおよびワイヤ・ボンド双方を、導電性パッドおよびボンド・ポスト２３４のように、それらに接続できるようにしてもよいことを注記しておく。また、導電性パッドは、銅、アルミニウム、金、またははんだのような任意の種類の導電性材料でもよいことも注記しておく。パッケージ半導体デバイス２０１は、はんだボール２３２のような複数のはんだボールも、導電性パッドの上に含んでもよいことを注記しておく。また、図示の実施形態では、デバイス２４２の露出（即ち、底）面２４１は、実質的にテープ層２５０と同一平面上にある。しかしながら、代替実施形態では、デバイス２４２の露出面２４１を空洞２０５内にまで窪ませたり、あるいは空洞２０５から突出させてもよいことを注記しておく。同一ワイヤ群内のボンディング・ワイヤ２２４，２２６，２２８は、半導体デバイス２４２からボンド・ポストおよびボンド・パッド２３４、ボンド・ポスト２３６、ならびにボンド・ポスト２３８までの電気接続をそれぞれ設ける。尚、ボンディング・ワイヤ２２４，２２６，２２８は、したがって、２本の隣接するワイヤのうちの短い方のワイヤの長さの少なくとも５０パーセントでは、分離距離Ｄを維持することを注記しておく。代替実施形態では、はんだボールはなくてもよいことを注記しておく。熱拡散部２３０、層２４４，２４８，２５０、導電性ビア２４０、導電性パッド２３０、導電性パッドおよびボンド・ポスト２３４、ボンド・ポスト２３８、はんだボール２３２、ならびに空洞２０５は、当技術分野では周知の、従来のプロセスおよび材料を用いて形成可能であることを注記しておく。
尚、図５の代替実施形態では、熱拡散部２３０を、複数の相互接続層を有するパッケージ基板と交換し、その場合、層２４４，２４８，２５０はもはやなく、デバイス２４２から、キャビティ・ダウンＢＧＡまたはキャビティ・ダウンＬＧＡに適用する場合におけるような、導電性パッドまたははんだボールに信号を導くようにしてもよいことを注記しておく。この実施形態では、デバイス２４２の表面は、パッケージ基板２３０の底面と実質的に同一平面上にあってもよい。
図６は、本発明の一実施形態によるパッケージ半導体デバイス２５２の一部を示す。パッケージ半導体デバイス２５２は、クアッド・フラット・ノーリード（ＱＦＮ：Quad Flat No-lead）パッケージの一例を示す。パッケージ半導体デバイス２５２は、リード・フレーム２５８の第１部分２６０の上に位置する半導体デバイス２５６を含む。また、リード・フレーム２５８は第２部分２６２も含み、一実施形態では、部分２６０が接地接続部に対応し、第２部分２６２は信号またはＶＤＤ電力接続部のいずれかに対応することができるようになっている。図示の実施形態では、ボンディング・ワイヤ２６４および２６６は、同一ワイヤ群内における密接配置ワイヤ（分離距離Ｄを有する）であり、デバイス２５６とリード・フレーム２５８の部分２６０および２６２との間に電気的接続を設ける。また、成形材２５４が、デバイス２５６およびリード・フレーム２５８の上、ならびにリード・フレーム２５８の部分２６０および２６２間にあってもよい。尚、リード・フレーム２５８および成形材２５４は、従来のプロセスおよび材料を用いて、当技術分野では周知のように形成可能であることを注記しておく。また、パッケージ半導体デバイス２５２を修正して、クアッド・フラット・パック（ＱＦＰ：Quad Flat Pack）または小輪郭パッケージ（ＳＯＰ：Small Outline Package）としてもよく、これらの全ては、ワイヤ群内に密接配置ワイヤを用いることができ、電気的性能の向上および間隔の改善が達成されることを注記しておく。
図７は、中央ボンド・パッド接続部を用いた、本発明の一実施形態によるパッケージ半導体デバイス３００を示す。先に説明したように、ボンド・パッドは、デバイスの周囲に加えて、あるいはその代わりに、デバイスの中央部に配置してもよい。したがって、パッケージ半導体デバイス３００は、ボンド・パッド３０７および３０８のようなボンド・パッドを備えた露出部分を有する半導体デバイス３０２を含む。パッケージ基板３０６が、デバイス３０２の上面の上に位置し、露出部分を露出させる。当技術分野では周知のように、デバイス３０２の底面３０３およびパッケージ３０６の上に、封入材３０４を設けてもよい。また、パッケージ基板３０６は、導電性パッド３２１のような導電性パッドと、ボンド・パッド３１４および３１３のような複数のボンド・パッドとを、半導体基板３０６の上面３０５上に含むこともできる。また、パッケージ基板３０６は、導電性パッドの上に位置する、はんだボール３２０のような、はんだボールも含むことができる。ボンディング・ワイヤ３１１および３１０は、密接配置ワイヤの第１ワイヤ群内にあり、ボンド・ポスト３０７および３０８からボンド・パッド３１３および３１４にそれぞれ電気接続を設ける。ボンディング・ワイヤ３１６，３１７，３１８も、デバイス３０２からパッケージ基板３０６に電気接続を設け、密接配置ワイヤの第２ワイヤ群の一部としてもよい。パッケージ基板３０６は、１つ以上の相互接続層または金属層を含み、ボンド・パッドからはんだボールに信号を導くこともできる。また、パッケージ半導体基板は、デバイス３０２の露出表面部分、パッケージ基板３０６の上面３０５の一部、およびボンディング・ワイヤ３１０，３１１，３１６，３１７，３１８の上に位置する第２封入材３０１も含むことができる。一実施形態では、デバイス３０２は、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ：Static Random Access Memory）またはダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ：Dynamic Random Access Memory）、あるいは中央ボンド・パッドを有するその他の任意の種類のメモリまたはデバイスを含むこともできる。尚、パッケージ基板３０６、デバイス３０２、封入材３０１および３０４、ならびにはんだボール３２０は、当技術分野では周知の、従来のプロセスおよび材料を用いて形成可能であることを注記しておく。
図８は、多重デバイス・パッケージ３４０の一実施形態を示す。パッケージ３４０は、パッケージ基板３４６と、デバイス３４２，３４４，３５０とを含み、デバイス３４２および３４４はパッケージ基板３４６の上に位置し、デバイス３５０はデバイス３４４の上に位置する。尚、一実施形態では、デバイス３４２，３４４，３５０の各々は、半導体デバイスまたはその他の任意の種類の能動デバイスとすればよく、あるいは受動デバイスであってもよいことを注記しておく。したがって、デバイスの任意の組み合わせであっても、パッケージ３４０内に配することができる。パッケージ３４０は、複数のワイヤ群を含み、その各々は３本の密接配置ワイヤを有するように示されている（図８では、各ワイヤは単一線として図示されている）。ワイヤ群３５８は、デバイス３４２からパッケージ基板３４６に電気接続を設け、ワイヤ群３５６は、デバイス３４２の一部からデバイス３４２の他の部分に電気接続を設け、ワイヤ群３５４は、デバイス３４２からデバイス３４４に電気接続を設け、ワイヤ群３５２は、デバイス３５０とデバイス３４４との間に電気接続を設け、ワイヤ群３６２は、パッケージ基板３４６の一部からパッケージ基板３４６の他の部分に電気接続を設ける。尚、図示しないが、デバイス３５０とパッケージ基板３４６との間にもワイヤ群が電気接続を設けてもよいことを注記しておく。また、パッケージ３４０は、デバイス３４２，３４４，３５０、およびワイヤ群３５８，３５６，３５４，３５２，３６２を封入する封入材３６０も含むことができる。また、パッケージ基板は、パッケージ基板３４６の底面（デバイス３４２，３４４，３５０を有する表面の反対側）の上に位置する導電性パッド３４９のような導電性パッドと、導電性パッドの上に位置するはんだボール３４８のようなはんだボールも含むことができる。しがたって、本明細書において説明しているような密接配置ワイヤを有するワイヤ群を、種々の方法で用いて、デバイスからデバイスへ、デバイスからパッケージ基板へ、同じデバイス内で、あるいは同じパッケージ基板内でのいずれかにおける種々の異なる電気接続を設けることができる。また、これらを、ダイのような能動デバイスから受動デバイスへ、あるいは積層デバイス間に電気接続を設けるためにも用いることができる。
したがって、ワイヤ群内における密接配置ワイヤが、種々の異なる用途において用いられ、インピーダンスの制御を一層改善し、信号−接地、信号−電力、および信号−接地ループ・インダクタンスの低減を可能にすることにより、電気的特性の改良が得られることを、今や認めることができよう。更に、隣接する信号間のクロス・トークや、信号バスに伴う同時切換ノイズも低減することができる。前述のように、ワイヤ群内の密接配置ワイヤは、２本の隣接するワイヤのうちの短い方の長さの少なくとも５０パーセントに沿って、２本の隣接するワイヤ間に分離距離Ｄを有するボンディング・ワイヤである。各ワイヤ群は、信号、Ｖｄｄ電力、中核電力、接地、差動信号等のような、異なる種類の接続に対応するワイヤを内蔵することができる。更に、ボンディング・ワイヤおよび対応する接続部位（ボンド・パッド、ボンド・ポスト、およびボンド位置）を、種々の異なる方法で配置しつつ、適切な分離距離Ｄを維持し、電気的性能の向上を達成することができる。
更に、前述の説明では、密接配置ワイヤを、短い方のワイヤの長さの少なくとも５０パーセントでは大きい方のワイヤの直径の多くとも２倍の分離距離Ｄを満たすワイヤであるとしたが、代替実施形態は異なる密接配置ワイヤを定義してもよい。例えば、代替実施形態の１つでは、密接配置ワイヤに対する分離距離Ｄは、２本の隣接するボンディング・ワイヤのうちの短い方の長さの少なくとも６０パーセントで満たされ、あるいは、２本の隣接するボンディング・ワイヤのうちの短い方の長さの少なくとも７０または８０パーセントで満たされる。更に別の実施形態では、２本の隣接するワイヤが密接配置と見なされるのは、直径が大きい方のワイヤの直径の多くとも２倍の分離距離Ｄが、２本の隣接するボンディング・ワイヤの対向する両端における接続部位（接続パッド、ボンド・パッド、ボンド・ポスト等のような）間の距離の少なくとも５０パーセントで満たされる。例えば、図４を参照すると、ボンディング・ワイヤ２２０および２２２は、ボンディング・ワイヤ２２０およびボンディング・ワイヤ２２２のうちの大きい方の直径の多くとも２倍の分離距離Ｄが、デバイス２０６の接続部位と導電性パッド２１８との間の距離の少なくとも５０パーセントで満たされる場合に、密接配置と見なすことができる。あるいは、この実施形態では、密接配置ワイヤに対する分離距離Ｄは、デバイス間の距離の少なくとも６０パーセント、あるいは接続部位間の距離の少なくとも７０または８０パーセントで満たされる。
尚、（先に図１を参照して端的に説明したように）分離距離は、代わりに分離ピッチに関して表現してもよく、密接配置ワイヤは、短い方のワイヤの長さの少なくとも５０パーセント（あるいは、ワイヤの端部に結合されている２つのデバイス間の距離の少なくとも５０パーセント）で、大きい方の直径の多くとも３倍の分離ピッチ（２本の隣接するワイヤの中心間で測定した最短距離、即ち、ワイヤ間ピッチ）を満たすワイヤを示すようにしてもよいことを注記しておく。あるいは、分離ピッチは、短い方のワイヤの長さの少なくとも６０、７０、または８０パーセント（あるいは、接続部位間の距離の少なくとも６０、７０、または８０パーセント）で満たせればよい。したがって、密接配置ワイヤについて与えられるこれらの代替定義も、図１から図８を参照して前述した実施形態の各々においても用いることができる。
前述の明細書では、本発明を特定的な実施形態を参照しながら説明した。しかしながら、特許請求の範囲に明記されている本発明の範囲から逸脱することなく、種々の修正や変更が可能であることを、当業者は認めよう。したがって、明細書および図面は、限定的な意味ではなく、例示的な意味で見なされるものであり、このような修正の全ては、本発明の範囲に含まれるものとする。
以上の説明では、利点、その他の便益、および問題に対する解決手段について、具体的な実施形態に関して記載した。しかしながら、効果、利点、問題に対する解法、およびいずれの効果、利点、または解法を生じさせることができる、または一層顕著にすることができるいずれの要素（複数の要素）も、いずれのまたは全ての請求項の重要な、必要な、または本質的な特徴または要素として解釈しないこととする。本明細書において用いる場合、「備える」、「備えている」、またはそのいずれの変形も、非排他的包含を含むことを意図しており、要素の一覧から成るプロセス、方法、物品、または装置が、これらの要素のみを含むのではなく、明示的に列挙されていない、あるいはかかるプロセス、方法、物品、または装置に固有のその他の要素を含み得るものとする。
本発明の一実施形態によるパッケージ半導体デバイスの三次元図。 本発明の一実施形態による図１のパッケージ半導体デバイスの断面図。 本発明の別の実施形態によるパッケージ半導体デバイスのトップ・ダウン図。 本発明の代替実施形態による、キャビティ・ダウン・テープ・ボール・グリッド・アレイ（ＴＰＧＡ）パッケージ半導体デバイスの断面図。 本発明の代替実施形態による、キャビティ・ダウン・テープ・ボール・グリッド・アレイ（ＴＰＧＡ）パッケージ半導体デバイスの断面図。 本発明の一実施形態によるリード・フレームを用いた、パッケージ半導体デバイスの断面図。 本発明の一実施形態による中央ボンド・パッドを用いたパッケージ半導体デバイスの断面図。 本発明の一実施形態による多重デバイス・パッケージの断面図。

Claims (14)

  1. 半導体パッケージであって、
    表面と、複数の周縁とを有する第１デバイスであって、前記表面上において、前記複数の周縁のうちの所定の１つに対して実質的に直交する軸に沿って位置付けられた複数の接続パッドを有する、第１デバイスと、
    複数のワイヤであって、該複数のワイヤの各々は、前記複数の接続パッドのうちの所定の１つに電気的に接続されている第１端部を有し、該複数のワイヤの各々は直径を有する、複数のワイヤと、
    複数の接続パッドを備えた表面を有する第２デバイスであって、該複数のパッドの各々は、前記複数のワイヤのうちの最も短いワイヤの長さの少なくとも５０パーセントに沿って、前記複数のワイヤのうちの最も大きい直径の２倍以下の分離距離を、前記複数のワイヤの隣接するワイヤから維持することにより、実質的に前記軸に沿って前記複数のワイヤのうちの所定の１つの第２端部に接続されている、第２デバイスと、
    を備える半導体パッケージ。
  2. 請求項１に記載の半導体パッケージにおいて、前記第１デバイスの前記表面は第１平面内に位置し、前記第２デバイスの前記表面は、前記第１平面とは異なる第２平面内に位置する、半導体パッケージ。
  3. 請求項１に記載の半導体パッケージにおいて、前記第１デバイスの前記表面および前記第２デバイスの前記表面が同一平面内に位置する、半導体パッケージ。
  4. 請求項１に記載の半導体パッケージであって、更に、
    前記複数の周縁の前記所定の１つに隣接し、第１電力信号を導通させる第１電力パスである、前記複数の接続パッドのうちの第１接続パッドと、
    前記軸に実質的に沿い、前記第１デバイスの内部側で前記第１接続パッドに隣接し、信号を導通させる信号バスである、前記複数の接続パッドのうちの第２接続パッドと、
    前記軸に実質的に沿い、前記第２接続パッドに隣接する、前記複数の接続パッドのうちの第３接続パッドと、
    を備え、前記第２接続パッドが前記第１接続パッドおよび前記第３接続パッドを分離し、該第３接続パッドが、第２電力信号を導通させる第２電力バスであり、前記第１電力信号と前記第２電力信号との間に前記信号を位置付けることにより、前記第１電力信号、前記第２電力信号、および前記信号に対するループ・インダクタンスの低減を達成する、半導体パッケージ。
  5. 請求項１に記載の半導体パッケージであって、更に、
    前記軸に実質的に沿い、前記複数の周辺の前記所定の１つに隣接し、第１電力信号を導通させる第１電力バスである、前記複数の接続パッドのうちの第１接続パッドと、
    前記軸に実質的に沿い、前記第１デバイスの内部側で前記第１接続パッドに隣接し、第２電力信号を導通させる第２電力バスである、前記複数の接続パッドのうちの第２接続パッドと、
    前記第２接続パッドに隣接する、前記複数の接続パッドのうちの第３接続パッドと、
    を備え、前記第２接続パッドが前記第１接続パッドおよび前記第３接続パッドを、実質的に前記軸に沿って分離し、前記第３接続パッドが信号を導通させる信号バスであり、これにより、前記第１電力信号および前記第２電力信号に隣接して前記信号を位置付けて、前記第１電力信号、前記第２電力信号、および前記信号に対するループ・インダクタンスの低減を達成する、半導体パッケージ。
  6. 請求項１に記載の半導体パッケージであって、更に、
    前記軸に実質的に沿い、前記複数の周縁の前記所定の１つに隣接し、電力信号を導通させる電力バスである、前記複数の接続パッドのうちの第１接続パッドと、
    前記軸に実質的に沿い、前記第１デバイスの内部側で前記第１接続パッドに隣接し、信号を導通させる信号バスである、前記複数の接続パッドのうちの第２接続パッドと、
    を備える半導体パッケージ。
  7. 請求項１に記載の半導体パッケージであって、更に、
    前記軸に実質的に沿い、前記複数の周縁の前記所定の１つに隣接する、前記複数の接続パッドのうちの第１接続パッドであって、信号を導通させる信号バスである第１接続パッドと、
    前記軸に実質的に沿い、前記第１デバイスの内部側で前記第１接続パッドに隣接する、前記複数の接続パッドのうちの第２接続パッドであって、電力信号を導通させる電力バスである第２接続パッドと、
    を備える半導体パッケージ。
  8. 請求項１に記載の半導体パッケージであって、更に、
    前記軸に実質的に沿い、前記複数の周縁の前記所定の１つに隣接する、前記複数の接続パッドのうちの第１接続パッドであって、第１電力信号を導通させる第１電力バスである第１接続パッドと、
    前記軸に実質的に沿い、前記第１デバイスの内部側で前記第１接続パッドに隣接する、前記複数の接続パッドのうちの第２接続パッドであって、第２電力信号を導通させる第２電力バスである第２接続パッドと、
    を備える半導体パッケージ。
  9. 請求項１に記載の半導体パッケージにおいて、前記第１デバイスは、更に、
    前記第１デバイスの非周辺部側に、前記複数の周縁から離れて位置する第２の複数の接続パッドを含み、該第２の複数の接続パッドは、第１電力バスである第１接続パッドと、第２電力バスである第２接続パッドとを有する、半導体パッケージ。
  10. 請求項１に記載の半導体パッケージにおいて、前記第１デバイスは、更に、
    前記第１デバイスの非周辺部側に、前記複数の周縁から離れて位置する第２の複数の接続パッドを含み、該第２の複数の接続パッドは、少なくとも３つの接続パッドを有し、該３つの接続パッドの各々は信号バスまたは電力バスのいずれかである、半導体パッケージ。
  11. 請求項１に記載の半導体パッケージにおいて、前記第１デバイスは、更に、前記表面上に位置し、かつ当該第１デバイスの隅部の近くにおいて前記第１デバイスから延出する第２の軸に沿った、追加の複数の接続パッドを含み、該追加の複数の接続パッドの各々は、それぞれの導電性ワイヤによって、前記第２デバイスに電気的に接続されており、前記追加の複数の接続パッドの全ては、前記第２の軸に実質的に沿っており、それぞれの導電性ワイヤは、その最大の直径の２倍以下だけ、隣接する導電性ワイヤから離別している、半導体パッケージ。
  12. 請求項１に記載の半導体パッケージにおいて、前記複数のワイヤの全てが、実質的に同じサイズのワイヤ直径を有する、半導体パッケージ。
  13. 請求項１に記載の半導体パッケージにおいて、前記第１デバイスは、積層半導体構造を形成するために、前記第２デバイスの一部の上に位置付けられている、半導体パッケージ。
  14. 半導体パッケージであって、
    表面の第１部分であって、前記表面上に位置付けられ、かつ所定の軸に沿って位置付けられた複数の接続パッドを有する第１部分と、
    複数のワイヤであって、該複数のワイヤの各々は、前記複数の接続パッドのうちの所定の１つに電気的に接続されている第１端部を有し、該複数のワイヤの各々は直径を有する、複数のワイヤと、
    複数の接続パッドを有する、前記表面の第２部分であって、該複数のパッドの各々は、前記複数のワイヤのうちの所定の１つの第２端部に接続されており、前記複数のワイヤは、実質的に前記軸に沿って位置付けられており、当該複数のワイヤのうちの最も短いワイヤの長さの少なくとも５０パーセントに沿って、当該複数のワイヤのうちの隣接するワイヤから、前記複数のワイヤのうちの最も大きい直径の２倍以下の分離距離を維持している、第２部分と、
    を備える半導体パッケージ。
JP2006533571A 2003-06-09 2004-06-07 ワイヤ・ボンドの位置付けを最適化した半導体パッケージ Expired - Lifetime JP4625012B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/457,632 US6812580B1 (en) 2003-06-09 2003-06-09 Semiconductor package having optimized wire bond positioning
PCT/US2004/017864 WO2004112094A2 (en) 2003-06-09 2004-06-07 Semiconductor package having optimized wire bond positioning

Publications (2)

Publication Number Publication Date
JP2007501537A true JP2007501537A (ja) 2007-01-25
JP4625012B2 JP4625012B2 (ja) 2011-02-02

Family

ID=33299626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006533571A Expired - Lifetime JP4625012B2 (ja) 2003-06-09 2004-06-07 ワイヤ・ボンドの位置付けを最適化した半導体パッケージ

Country Status (6)

Country Link
US (1) US6812580B1 (ja)
JP (1) JP4625012B2 (ja)
KR (1) KR101106412B1 (ja)
CN (1) CN100382290C (ja)
TW (1) TWI338940B (ja)
WO (1) WO2004112094A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012520572A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ
KR20180021138A (ko) * 2015-06-26 2018-02-28 인텔 코포레이션 집합형 절연 와이어를 구비하는 패키지 어셈블리
WO2022168514A1 (ja) * 2021-02-05 2022-08-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
CN1440077A (zh) * 2002-02-21 2003-09-03 松下电器产业株式会社 半导体装置、设计方法及记录其装置设计程序的记录媒体
US7302756B2 (en) * 2003-06-30 2007-12-04 Intel Corporation Bond finger on via substrate, process of making same, package made thereby, and method of assembling same
US7042098B2 (en) * 2003-07-07 2006-05-09 Freescale Semiconductor,Inc Bonding pad for a packaged integrated circuit
US6956286B2 (en) * 2003-08-05 2005-10-18 International Business Machines Corporation Integrated circuit package with overlapping bond fingers
US8039959B2 (en) * 2003-12-23 2011-10-18 Tessera, Inc. Microelectronic connection component
JP4006447B2 (ja) * 2004-04-16 2007-11-14 キヤノン株式会社 半導体装置およびプリント回路板
US20060175712A1 (en) * 2005-02-10 2006-08-10 Microbonds, Inc. High performance IC package and method
US7675168B2 (en) * 2005-02-25 2010-03-09 Agere Systems Inc. Integrated circuit with staggered differential wire bond pairs
US20070018292A1 (en) * 2005-07-22 2007-01-25 Sehat Sutardja Packaging for high speed integrated circuits
EP1746648A3 (en) * 2005-07-22 2008-09-03 Marvell World Trade Ltd. Packaging for high speed integrated circuits
JP2007103423A (ja) * 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法
US7598599B2 (en) * 2006-03-09 2009-10-06 Stats Chippac Ltd. Semiconductor package system with substrate having different bondable heights at lead finger tips
US7816186B2 (en) * 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
US7501709B1 (en) * 2006-08-25 2009-03-10 Altera Corporation BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance
KR100780966B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8922028B2 (en) * 2007-02-13 2014-12-30 Advanced Semiconductor Engineering, Inc. Semiconductor package
US8436450B2 (en) * 2008-02-01 2013-05-07 Viasat, Inc. Differential internally matched wire-bond interface
US7910838B2 (en) * 2008-04-03 2011-03-22 Advanced Interconnections Corp. Solder ball interface
JP2010010492A (ja) * 2008-06-27 2010-01-14 Sony Corp 半導体装置および半導体集積回路
US8294249B2 (en) * 2008-08-05 2012-10-23 Integrated Device Technology Inc. Lead frame package
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR101046387B1 (ko) * 2009-04-10 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
JP2012104707A (ja) * 2010-11-11 2012-05-31 Elpida Memory Inc 半導体パッケージ
WO2012071325A1 (en) 2010-11-24 2012-05-31 Tessera, Inc. Lead structures with vertical offsets
KR101118711B1 (ko) * 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9184151B2 (en) * 2011-03-11 2015-11-10 Cypress Semiconductor Corporation Mixed wire bonding profile and pad-layout configurations in IC packaging processes for high-speed electronic devices
EP2667409A1 (en) * 2012-05-21 2013-11-27 Nxp B.V. Amplifier circuit with a low inductance bond wire arrangement
JP5968713B2 (ja) * 2012-07-30 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US8558398B1 (en) 2012-10-22 2013-10-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Bond wire arrangement for minimizing crosstalk
CN103035587A (zh) * 2012-12-11 2013-04-10 国网智能电网研究院 一种大功率igbt模块封装结构
US8754518B1 (en) 2013-01-22 2014-06-17 Freescale Semiconductor, Inc. Devices and methods for configuring conductive elements for a semiconductor package
US20140374151A1 (en) * 2013-06-24 2014-12-25 Jia Lin Yap Wire bonding method for flexible substrates
JP2015153808A (ja) * 2014-02-12 2015-08-24 ソニー株式会社 半導体チップ、および、半導体モジュール
US9271390B2 (en) 2014-07-15 2016-02-23 Freescale Semiconductor, Inc. Semiconductor device with active shielding of leads
EP3188221B1 (en) * 2014-09-23 2021-08-18 Huawei Technologies Co., Ltd. Radio frequency power assembly and transceiver device
US9633959B2 (en) 2015-02-11 2017-04-25 Freescale Semiconductor, Inc. Integrated circuit die with corner IO pads
US20160307873A1 (en) * 2015-04-16 2016-10-20 Mediatek Inc. Bonding pad arrangment design for semiconductor package
JP6352876B2 (ja) * 2015-09-15 2018-07-04 東芝メモリ株式会社 半導体装置の製造方法
TWI690043B (zh) * 2016-02-17 2020-04-01 瑞昱半導體股份有限公司 積體電路裝置
CN107123636B (zh) * 2016-02-25 2020-01-10 瑞昱半导体股份有限公司 集成电路装置
TWI622137B (zh) * 2017-03-08 2018-04-21 瑞昱半導體股份有限公司 半導體封裝結構
US11011483B2 (en) 2018-02-21 2021-05-18 Texas Instruments Incorporated Nickel alloy for semiconductor packaging
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate
JP6971952B2 (ja) 2018-11-07 2021-11-24 三菱電機株式会社 半導体装置
CN109887850B (zh) * 2019-02-18 2021-10-01 长江存储科技有限责任公司 一种3d封装多点焊接的方法及装置、设备及存储介质
CN111010798B (zh) * 2019-12-31 2021-05-11 华为技术有限公司 电路板及电子装置
CN113703099A (zh) * 2020-05-21 2021-11-26 青岛海信宽带多媒体技术有限公司 一种光模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61205001A (ja) * 1985-03-04 1986-09-11 テクトロニツクス・インコーポレイテツド 伝送線路
JPH02137044U (ja) * 1989-04-14 1990-11-15
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468999A (en) 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
DE19652395A1 (de) * 1996-06-13 1997-12-18 Samsung Electronics Co Ltd Integrierte Schaltkreisanordnung
US6160705A (en) 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
JP3274633B2 (ja) * 1997-09-29 2002-04-15 ローム株式会社 半導体集積回路装置
US6242814B1 (en) 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
JP2000260809A (ja) * 1999-03-12 2000-09-22 Toshiba Corp 半導体装置のパッケージ
KR20010061795A (ko) * 1999-12-29 2001-07-07 박종섭 반도체 패키지
TW437024B (en) * 2000-01-20 2001-05-28 Advanced Semiconductor Eng Ball grid array semiconductor package and its substrate
JP4071914B2 (ja) * 2000-02-25 2008-04-02 沖電気工業株式会社 半導体素子及びこれを用いた半導体装置
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6597065B1 (en) * 2000-11-03 2003-07-22 Texas Instruments Incorporated Thermally enhanced semiconductor chip having integrated bonds over active circuits
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
KR100776130B1 (ko) * 2001-03-22 2007-11-16 매그나칩 반도체 유한회사 적층형 반도체 패키지
JP2002343899A (ja) * 2001-05-17 2002-11-29 Sharp Corp 半導体パッケージ用基板、半導体パッケージ
TW536765B (en) * 2001-10-19 2003-06-11 Acer Labs Inc Chip package structure for array type bounding pad

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61205001A (ja) * 1985-03-04 1986-09-11 テクトロニツクス・インコーポレイテツド 伝送線路
JPH02137044U (ja) * 1989-04-14 1990-11-15
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012520572A (ja) * 2009-03-13 2012-09-06 テッセラ，インコーポレイテッド インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ
JP2015135971A (ja) * 2009-03-13 2015-07-27 テッセラ，インコーポレイテッド インピーダンス制御ワイヤーボンド及び基準ワイヤーボンドを有するマイクロ電子アセンブリ
KR20180021138A (ko) * 2015-06-26 2018-02-28 인텔 코포레이션 집합형 절연 와이어를 구비하는 패키지 어셈블리
JP2018518828A (ja) * 2015-06-26 2018-07-12 インテル コーポレイション 集合化された絶縁ワイヤを含むパッケージ・アセンブリ
KR102422980B1 (ko) * 2015-06-26 2022-07-19 인텔 코포레이션 집합형 절연 와이어를 구비하는 패키지 어셈블리
WO2022168514A1 (ja) * 2021-02-05 2022-08-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置

Also Published As

Publication number Publication date
KR101106412B1 (ko) 2012-01-17
TWI338940B (en) 2011-03-11
US6812580B1 (en) 2004-11-02
WO2004112094A3 (en) 2005-05-12
CN1802742A (zh) 2006-07-12
KR20060020662A (ko) 2006-03-06
CN100382290C (zh) 2008-04-16
TW200514223A (en) 2005-04-16
WO2004112094A2 (en) 2004-12-23
JP4625012B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
JP4625012B2 (ja) ワイヤ・ボンドの位置付けを最適化した半導体パッケージ
US5689135A (en) Multi-chip device and method of fabrication employing leads over and under processes
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US6830961B2 (en) Methods for leads under chip in conventional IC package
US6642627B2 (en) Semiconductor chip having bond pads and multi-chip package
US20040164392A1 (en) Stacked semiconductor package and method for fabricating
JP2001156251A (ja) 半導体装置
CN115995440A (zh) 半导体封装结构及其制造方法
TWI763295B (zh) 半導體封裝結構及其製備方法
KR20080020393A (ko) 멀티 칩 패키지
US20170317060A1 (en) Semiconductor device and corresponding method
TW202139396A (zh) 雙晶粒半導體封裝結構及其製備方法
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
KR20040037561A (ko) 반도체패키지
CN218160365U (zh) 封装结构
CN209880601U (zh) 一种基于qfn框架的封装结构
TWI761052B (zh) 積體電路導線架及其半導體裝置
JP2014120501A (ja) 半導体装置及び半導体装置の製造方法
CN220526899U (zh) 封装结构
TW201347139A (zh) 半導體封裝件及其製法
JP2000068405A (ja) 半導体装置およびその製造方法
KR20040085348A (ko) 칩 스택 패키지
KR20010061791A (ko) 웨이퍼 레벨 스택 패키지
KR20010057207A (ko) 반도체 더블 칩 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101104

R150 Certificate of patent or registration of utility model

Ref document number: 4625012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250