JP2014120501A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014120501A JP2014120501A JP2012272070A JP2012272070A JP2014120501A JP 2014120501 A JP2014120501 A JP 2014120501A JP 2012272070 A JP2012272070 A JP 2012272070A JP 2012272070 A JP2012272070 A JP 2012272070A JP 2014120501 A JP2014120501 A JP 2014120501A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- redundant
- semiconductor device
- wiring layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】伝送線路の特性インピーダンスZ0の最大値を小さくし、反射ノイズの低減を図り、動作信頼性を向上する。
【解決手段】一面に接続パッド6aを有する半導体素子6と、半導体素子6に対して前記一面とは反対側に配置された第1配線層11であって、接続パッド6aに配線16を介して電気的に接続されるパッド13と、パッド13から延ばされた冗長配線14とを有する第1配線層11と、一端が冗長配線14に接続された冗長貫通電極15と、を備える。
【選択図】図1
【解決手段】一面に接続パッド6aを有する半導体素子6と、半導体素子6に対して前記一面とは反対側に配置された第1配線層11であって、接続パッド6aに配線16を介して電気的に接続されるパッド13と、パッド13から延ばされた冗長配線14とを有する第1配線層11と、一端が冗長配線14に接続された冗長貫通電極15と、を備える。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関し、特に半導体素子が基板上に実装された構造の半導体装置及びその製造方法に関する。
半導体装置として、高速動作型の半導体パッケージでは、XDR−DRAM(Extreme Data Rate-Dynamic Random Access Memory)が知られている。図7に示すように、この種の半導体装置が備える半導体素子106は、外形が矩形をなして長尺状に形成されており、主面の短辺方向Sの中央に、複数の接続パッド106aが長辺方向Lに沿って配列されている。
図8に示すように、本発明に関連する半導体装置101は、上述した半導体素子106と、半導体素子106がワイヤ116を介して電気的に接続される基板107と、を備えている。
半導体素子106は、開口107aを有する基板107上に、接続パッド106a側の面を基板107側に向けて配置されている。基板107は、第1配線層111及び第2配線層112を有しており、半導体素子106が配置される位置に、開口107aが設けられている。また、基板107には、第2配線層112に外部端子119が設けられている。半導体素子106の接続パッド106aは、基板107の開口107a内に配置されており、ワイヤ116を介して第2配線層112に形成されたボンディングパッド113に接続されている。開口107a内に封止材117が充填されることで、接続パッド106a、ワイヤ116及びボンディングパッド113が封止されている。そして、半導体装置101は、基板107上に配置された半導体素子106全体を被覆する樹脂材118を備えており、半導体パッケージとして構成されている。
図8に示した半導体装置101は、半導体素子106と基板107とが接する面積が小さく、基板上に半導体素子106を支持する観点において安定性が乏しく、半導体装置101の動作信頼性が損なわれるおそれがあった。この観点から、半導体素子106を基板107上に安定的に支持するために、半導体素子106の接続パッド106a側の面を、基板107側とは反対側に向けて配置された、いわゆるフェイスアップ構造の半導体装置が提案されている。
図9に示すように、本発明に関連するフェイスアップ構造の半導体装置102は、基板107上に載置された半導体素子106の接続パッド106aと、基板107のボンディングパッド113とが、ワイヤ116を介して電気的に接続されている。フェイスアップ構造の半導体装置102は、半導体素子106と基板107とが接する面積が充分に確保され、基板107上に半導体素子106を安定的に支持することが可能になっている。
ところで、上述した半導体装置では、半導体装置の外部から半導体素子まで、基板の配線とワイヤを介して電流が流れる。また、ワイヤは、基板の配線層が形成する配線に比べて、特性インピーダンスZ0が高い。
XDR−DRAMのような高速動作する半導体装置は、信号の伝送線路を構成する各部分の特性インピーダンスZ0の不整合に伴って発生する信号の反射ノイズを小さくするために、特性インピーダンスを所定の範囲内にする必要がある。
上述した本発明に関連する半導体装置101、102の特性インピーダンスZ0について、図10を参照して説明する。図10において、縦軸に特性インピーダンスZ0を示し、横軸に時間を示す。図10において、図8に示した半導体装置101を一点鎖線で示し、図9に示したフェイスアップ構造の半導体装置102を破線で示す。
図10に示すように、フェイスアップ構造の半導体装置102は、第1配線層111に対応する部分Cにおける特性インピーダンスZ0が、半導体装置101よりも高くなっている。図10に示す部分D、D’は、電流が半導体装置の伝送線路におけるワイヤ16を流れるときに対応している。部分Dにおいても、部分Cと同様に、半導体装置102は、半導体装置101に比べて、特性インピーダンスZ0が高くなっている。
フェイスアップ構造の半導体装置102は、基板107の開口107a内にワイヤ116が配置された半導体装置101よりも、第1配線層111のボンディングパッド113と、半導体素子106の接続パッド106aとの間の距離が長くなる。このため、フェイスアップ構造の半導体装置102は、図9に示した半導体装置101に比べて、ワイヤ116の長さが長くなるので、ワイヤ116の特性インピーダンスZ0が高くなり、半導体装置102の伝送線路全体での特性インピーダンスZ0の最大値が高くなってしまう。その結果、フェイスアップ構造の半導体装置102は、ワイヤの特性インピーダンスZ0が高くなることで、信号の反射ノイズが増え、DRAMとしての動作信頼性の低下を招きやすいという傾向がある。
本発明は、上述のような課題を解決するものである。
上述した課題を解決するため、本発明の一態様に係る半導体装置は、一面に接続パッドを有する半導体素子と、半導体素子に対して前記一面とは反対側に配置された第1配線層であって、接続パッドに接続線材を介して電気的に接続される接続端部と、接続端部から延ばされた冗長配線とを有する第1配線層と、一端が冗長配線に接続された冗長貫通電極と、を備える。
以上のように構成した本発明に係る半導体装置は、冗長配線を有する第1配線と、一端が冗長配線に接続された冗長貫通電極と、を有することによって、ワイヤの特性インピーダンスZ0が見かけ上、小さくなる。ワイヤの特性インピーダンスZ0が小さくなることで、信号の伝送線路の特性インピーダンスZ0の最大値が小さくなり、伝送線路の各部分の特性インピーダンスZ0を整合させることが可能になる。その結果、伝送線路で発生する信号の反射ノイズが低減され、半導体装置の動作信頼性が高められる。
なお、本発明における冗長配線及び冗長貫通電極は、高周波回路において、配線が構成する伝送線路に並列に接続され、伝送線路から枝分かれしている分布定数線路、いわゆるスタブ(stub)を構成している。また、本発明におけるスタブは、冗長配線の終端が冗長貫通電極に接続されて開放されており、いわゆるオープン・スタブを構成している。
本発明の他の態様に係る半導体装置は、一面に接続パッドを有する半導体素子と、半導体素子に対して前記一面とは反対側に配置された基板であって、接続パッドに電気的に接続された接続端部及び該接続端部から延ばされた冗長配線を有する第1配線層と、第1配線層に対して半導体素子とは反対側に配置されて第1配線層と電気的に接続された第2配線層とを有する基板と、一端が冗長配線に接続されて基板を貫通する冗長貫通電極と、接続パッドと接続端部とを接続する接続線材と、を備える。
本発明の一態様に係る半導体装置の製造方法は、一面に接続パッドを有する半導体素子と、半導体素子に対して前記一面とは反対側に配置された第1配線層であって、接続パッドに電気的に接続される接続端部と、接続端部から延ばされた冗長配線とを有する第1配線層と、一端が冗長配線に接続された冗長貫通電極と、を備える半導体装置の製造方法であって、冗長配線を有する第1配線層を形成する工程と、冗長配線に接続される冗長貫通電極を形成する工程と、有する。
また、本発明の他の態様に係る半導体装置は、基板と、基板の第1配線層に形成された第1配線と、基板上に形成され第1配線と電気的に接続されたパッドと、基板の第2配線層に形成された第2配線と、第1配線と第2配線とを電気的に接続する第3配線と、第1配線層側に実装され、パッドを介して第1配線と電気的に接続された半導体素子と、パッドから第2配線への電流経路とは別にパッドから延在形成された第4配線であって、一端がパッドに接続されると共に他端が第2配線層に形成された配線と接続されない第4配線とを備える。
本発明によれば、伝送線路における特性インピーダンスの最大値を小さくすることが可能になり、半導体装置における信号の反射ノイズを低減し、半導体装置の動作信頼性を向上することができる。
以下、本発明の具体的な実施形態について、図面を参照して説明する。
(第1の実施形態)
図1に、第1の実施形態の半導体装置の断面図を示す。図2に、第1の実施形態の半導体装置の平面図を示す。
図1に、第1の実施形態の半導体装置の断面図を示す。図2に、第1の実施形態の半導体装置の平面図を示す。
図1及び図2に示すように、第1の実施形態の半導体装置1は、一面に接続パッド6aを有する半導体素子6と、半導体素子6に対して一面とは反対側に配置された基板7であって、接続パッド6aに電気的に接続される接続端部としてのボンディングパッド13と、ボンディングパッド13から延ばされた冗長配線14とを有する第1配線層11と、第1配線層11に対して半導体素子6とは反対側に配置されて第1配線層11と電気的に接続された第2配線層12とを有する基板7と、一端が冗長配線14に接続されて基板7を貫通する冗長貫通電極15と、接続パッド6aとボンディングパッド13とを接続する接続線材としてのワイヤ(配線)16と、第2配線層12に電気的に接続された複数の外部端子19と、を備える。
また、第1の実施形態の半導体装置1は、基板7上に配置された半導体素子6全体を被覆する樹脂材18を備えており、半導体パッケージとして構成されている。
半導体素子6は、外形が矩形をなして長尺状に形成されており、一面における短辺方向の中央に、長辺方向に沿って複数の接続パッド6aが2列で配列されている。半導体素子6は、接合材としてのダイアタッチ材20を介して、基板7の載置面上に接合されている。
基板7は、第1配線層11と第2配線層12とを電気的に接続する複数の貫通電極16と、第1配線層11の冗長配線14に一端が接続され、他端が第2配線層12に接続されていない複数の冗長貫通電極15とを有している。また、基板7は、半導体素子6が載置される載置面の反対側に、複数の外部端子19が半田ボールによって形成されている。
そして、実施形態における冗長配線14及び冗長貫通電極15は、高周波回路において、配線が構成する伝送線路に並列に接続されて伝送線路から枝分かれしている分布定数線路、いわゆるスタブ(stub)を構成している。実施形態におけるスタブは、冗長配線の終端が冗長貫通電極に接続されて開放されており、いわゆるオープン・スタブを構成している。
以上のように構成された第1の実施形態の半導体装置1について、特性インピーダンスZ0を図3に示す。図3において、縦軸に特性インピーダンスZ0を示し、横軸に時間を示す。また、図3において、実施形態の半導体装置1を実線で示し、比較形態として図9に示したフェイスアップ構造の半導体装置102を破線で示す。
図3に示すように、実施形態の半導体装置1は、第1配線層11に対応する部分Aにおける特性インピーダンスZ0が、比較形態の半導体装置102よりも低くなっている。このように、実施形態では、第1配線層11の冗長配線14と冗長貫通電極15によって構成されたスタブによって、第1配線層11の特性インピーダンスZ0が小さくされている。
図3に示す部分B、B’は、電流が半導体装置の伝送線路におけるワイヤを流れるときに対応している。部分Bにおいても、部分Aと同様に、実施形態の半導体装置1が、比較形態の半導体装置102に比べて、特性インピーダンスZ0が低くなっている。その結果、実施形態の半導体装置1は、比較形態よりも、伝送線路全体における特性インピーダンスZ0の最大値が小さくなっている。
なお、図示しないが、第2配線層12に冗長配線を形成し、この冗長配線に冗長貫通電極の一端を接続して他端(終端)を開放した場合には、伝送線路の特性インピーダンスZ0の最大値を低下させる効果が得られなかった。したがって、本発明は、第1配線層11に冗長配線14を形成して冗長貫通電極に接続することによって、伝送線路における特性インピーダンスZ0の最大値を低くすることができる。
上述した実施形態の半導体装置の製造方法は、冗長配線14を有する第1配線層11を形成する工程と、冗長配線14に接続される冗長貫通電極15を形成する工程と、有する。
また、実施形態の半導体装置の製造方法は、あらかじめ冗長配線14及び冗長貫通電極15が形成された第1配線層11を有する基板7に、半導体素子6を実装する工程と、基板上に実装された半導体素子6を樹脂材18で被覆する工程と、を有している。
なお、第1配線層11における冗長配線14の位置や長さは、必要に応じて適宜変更されてもよいことは勿論である。冗長配線14で得られるキャパシタンスが不足する場合には、冗長配線14の長さや冗長貫通電極15の形状や個数を調整することでキャパシタンスを増やすこともできる。
上述したように、実施形態の半導体装置1によれば、第1配線層11の冗長配線14及び一端が冗長配線14に接続された冗長貫通電極15を有する基板7を備えることで、伝送線路における特性インピーダンスZ0の最大値を小さくなり、ワイヤ16の特性インピーダンスZ0を見かけ上、小さくすることができる。これによって、信号の伝送線路の特性インピーダンスZ0の最大値が小さくなり、伝送線路の各部分の特性インピーダンスZ0を整合させることが可能になる。その結果、実施形態の半導体装置1は、半導体装置1で生じる信号の反射ノイズを低減し、半導体装置1の動作信頼性を高めることができる。
次に、他の実施形態の半導体装置について図面を参照して説明する。なお、他の実施形態において、第1の実施形態と同一の構成部材には、便宜上、第1の実施形態と同一の符号を付して説明を省略する。
(第2の実施形態)
図4に、第2の実施形態の半導体装置の断面図を示す。図4に示すように、第2の実施形態の半導体装置2が備える第2配線層12は、冗長配線14とは別の冗長配線24を有している。別の冗長配線24は、外部と電気的に接続されない冗長外部端子29に接続されると共に、冗長配線14に接続された冗長貫通電極15に電気的に接続されている。
図4に、第2の実施形態の半導体装置の断面図を示す。図4に示すように、第2の実施形態の半導体装置2が備える第2配線層12は、冗長配線14とは別の冗長配線24を有している。別の冗長配線24は、外部と電気的に接続されない冗長外部端子29に接続されると共に、冗長配線14に接続された冗長貫通電極15に電気的に接続されている。
冗長貫通電極15と接続された別の冗長配線24は、第2配線層12において、伝送線路を構成する他の配線と電気的に接続されておらず、独立して形成されている。
冗長外部端子29は、いわゆるサーマル・ボールとして、半導体素子6に生じた熱を放出する機能も奏している。なお、図示しないが、半導体素子6の、基板7側の面と、貫通電極(不図示)を介して他の冗長外部端子が連結されてもよい。
第2の実施形態の半導体装置の製造方法は、第1の実施形態の製造方法が有する工程に加えて、冗長貫通電極15の他端に接続された別の冗長配線24を有し、第1配線層11に対して半導体素子6とは反対側に配置される第2配線層12を形成する工程と、別の冗長配線24に接続される冗長外部端子15を形成する工程と、を有している。
第2の実施形態の半導体装置2によれば、第1の実施形態と同様に、ワイヤ16の特性インピーダンスZ0が見かけ上小さくなることによって、半導体装置2で生じる信号の反射ノイズを低減し、半導体装置2の動作信頼性を高めることができる。
加えて、第2の実施形態の半導体装置2は、冗長外部端子29によって、半導体素子6に生じた熱を放出することが可能になり、半導体素子6の動作信頼性を更に高めることができる。
(第3の実施形態)
図5に、第3の実施形態の半導体装置の断面図を示す。第3の実施形態の半導体装置は、半導体素子が載置される載置領域の半田レジストが除去されている点が、第1の実施形態と異なっている。
図5に、第3の実施形態の半導体装置の断面図を示す。第3の実施形態の半導体装置は、半導体素子が載置される載置領域の半田レジストが除去されている点が、第1の実施形態と異なっている。
図5に示すように、第3の実施形態の半導体装置3は、半導体素子6が載置される、基板7の載置面から、半田レジスト30が除去されている。半田レジスト30は、基板7の、半導体素子6が載置される部分だけ除去されている。そして、半導体素子6は、接合材としてのダイアタッチ材20を介して直接第1配線層11上に接合されている。
このように、半導体素子6が載置される部分の半田レジスト30が除去されることによって、半田レジスト30の厚みだけ、半導体素子6が基板7に近づけられる。このため、第1配線層11のボンディングパッド13と半導体素子6の接続パッド6aとが近づくことになり、ワイヤ16の長さを短くすることができる。
したがって、第3の実施形態の半導体装置3は、第1の実施形態よりも、半導体素子6の接続パッド6aと第1配線層11のボンディングパッド13とに跨がるワイヤ16の長さを短くすることができるので、ワイヤ16の特性インピーダンスZ0が小さくなる。
第3の実施形態の半導体装置の製造方法は、第1の実施形態の製造方法が有する工程に加えて、第1配線層11及び第2配線層12を有する基板7を形成する工程と、基板7の、半導体素子6が載置される載置面の半田レジスト30を除去する工程と、半導体素子6を第1配線層11上にダイアタッチ材20(接合材)を介して接合する工程と、を有している。
上述したように、第3の実施形態の半導体装置3によれば、ワイヤ16の特性インピーダンスZ0が見かけ上、更に小さくなるので、半導体装置3で生じる信号の反射ノイズを更に低減し、半導体装置3の動作信頼性を更に高めることができる。
(第4の実施形態)
図6に、第4の実施形態の半導体装置の平面図を示す。上述した第1から第3の実施形態の半導体装置1、2、3が備える半導体素子6は、一面の短辺方向の中央に、長辺方向に沿って配列された複数の接続パッド6aである、いわゆるセンターパッドのみを有して構成されていた。
図6に、第4の実施形態の半導体装置の平面図を示す。上述した第1から第3の実施形態の半導体装置1、2、3が備える半導体素子6は、一面の短辺方向の中央に、長辺方向に沿って配列された複数の接続パッド6aである、いわゆるセンターパッドのみを有して構成されていた。
これに対し、図6に示すように、第4の実施形態の半導体装置4が備える半導体素子46は、上述した複数の接続パッド46aからなるセンターパッドと、一面における短辺方向の両端に、長手方向に沿って配列された複数の接続パッド46bである、いわゆるサイドパッドとを有している。
また、第4の実施形態の半導体装置4は、センターパッドとサイドパッドが、半導体素子46の一面上に形成された第3配線層としての再配線層(RDL)43を介して電気的に接続されており、サイドパッドが、ワイヤ16を介して第1配線層11のボンディングパッド13に電気的に接続されている。サイドパッドに接続されたボンディングパッド13は、外部電源と電気的に接続される。
このようにサイドパッドを有する半導体素子46においても、センターパッドと接続されたボンディングパッド13と同様に、サイドパッドとボンディングパッド13とがワイヤ16を介して接続されるので、冗長配線及び冗長貫通電極を設けることで、上述した実施形態と同様に、サイドパッドに接続されたワイヤ16の特性インピーダンスZ0が見かけ上、更に小さくなる。したがって、第4の実施形態においても、半導体装置4で生じる信号の反射ノイズを低減し、半導体装置4の動作信頼性を高めることができる。
図示しないが、実施形態の半導体装置としては、基板と、基板の第1配線層に形成された第1配線と、基板上に形成され第1配線と電気的に接続されたパッドと、基板の第2配線層に形成された第2配線と、第1配線と第2配線とを電気的に接続する第3配線と、第1配線層側に実装され、パッドを介して第1配線と電気的に接続された半導体素子と、パッドから第2配線への電流経路とは別にパッドから延在形成された第4配線であって、一端がパッドに接続されると共に他端が第2配線層に形成された配線と接続されない第4配線と、を備える構成も挙げられる。さらに、この構成の半導体装置は、第3配線と同じ層に形成され、一端が第4配線の他端に接続された第5配線を備えて構成されてもよい。また、パッドは第1配線層に形成され、第4配線及び第5配線のうち、少なくとも第4配線は、オープン・スタブを構成している。
なお、本実施形態のように、センターパッドとサイドパッドを有する半導体素子46を用いる構成の場合、センターパッドに接続されるボンディングパッドから延ばされる冗長配線と、サイドパッドに接続されるボンディングパッドから延ばされる冗長配線とが、必要に応じて、冗長配線の長さや、冗長貫通電極を含めた構成を異ならせてもよいことは勿論である。
なお、本実施形態の半導体装置は、1つの半導体素子のみを有して構成されたが、この構成に限定されるものではなく、複数の半導体素子が積層された構造を有する半導体装置に適用されてもよい。
また、各実施形態では、半導体素子6と基板7とをボンディングワイヤにて接続した構成を前提として説明をしたが、BGA(Ball Grid Array)等のバンプ電極を備えた半導体素子6を基板7にフェイスダウンにて実装したものについても、基板7上の第1配線層のインピーダンスが大きい場合には同様の問題が発生するので、適用することが可能である。
1 半導体装置
6 半導体素子
6a 接続パッド
7 基板
11 第1配線層
12 第2配線層
13 ボンディングパッド
14 冗長配線
15 冗長貫通電極
16 ワイヤ(配線)
6 半導体素子
6a 接続パッド
7 基板
11 第1配線層
12 第2配線層
13 ボンディングパッド
14 冗長配線
15 冗長貫通電極
16 ワイヤ(配線)
Claims (16)
- 一面に接続パッドを有する半導体素子と、
前記半導体素子に対して前記一面とは反対側に配置された第1配線層であって、前記接続パッドに接続線材を介して電気的に接続される接続端部と、前記接続端部から延ばされた冗長配線とを有する第1配線層と、
一端が前記冗長配線に接続された冗長貫通電極と、
を備える半導体装置。 - 前記冗長貫通電極の他端に接続された別の冗長配線を有し、前記第1配線層に対して前記半導体素子とは反対側に配置された第2配線層と、
前記別の冗長配線に接続された冗長外部端子と、を備える、請求項2に記載の半導体装置。 - 前記半導体素子は、接合材を介して前記第1配線層上に接合されている、請求項1または2に記載の半導体装置。
- 前記半導体素子に対して前記接続パッド側に配置され、前記半導体素子と電気的に接続される第3配線層を備える、請求項1ないし3のいずれか1項に記載の半導体装置。
- 一面に接続パッドを有する半導体素子と、
前記半導体素子に対して前記一面とは反対側に配置された基板であって、前記接続パッドに電気的に接続された接続端部及び該接続端部から延ばされた冗長配線を有する第1配線層と、前記第1配線層に対して前記半導体素子とは反対側に配置されて前記第1配線層と電気的に接続された第2配線層と、を有する基板と、
一端が前記冗長配線に接続されて前記基板を貫通する冗長貫通電極と、
前記接続パッドと前記接続端部とを接続する接続線材と、
を備える、半導体装置。 - 前記第2配線層は、前記冗長貫通電極の他端に接続された別の冗長配線を有し、前記別の冗長配線に冗長外部端子が接続されている、請求項5に記載の半導体装置。
- 前記半導体素子は、接合材を介して前記第1配線層上に接合されている、請求項5または6に記載の半導体装置。
- 前記半導体素子に対して前記接続パッド側に配置され、前記半導体素子と電気的に接続される第3配線層を備える、請求項5ないし7のいずれか1項に記載の半導体装置。
- 一面に接続パッドを有する半導体素子と、
前記半導体素子に対して前記一面とは反対側に配置された第1配線層であって、前記接続パッドに電気的に接続される接続端部と、前記接続端部から延ばされた冗長配線とを有する第1配線層と、
一端が前記冗長配線に接続された冗長貫通電極と、を備える半導体装置の製造方法であって、
前記冗長配線を有する第1配線層を形成する工程と、
前記冗長配線に接続される冗長貫通電極を形成する工程と、
有する、半導体装置の製造方法。 - 前記冗長貫通電極の他端に接続された別の冗長配線を有し、前記第1配線層に対して前記半導体素子とは反対側に配置される第2配線層を形成する工程と、
前記別の冗長配線に接続される冗長外部端子を形成する工程と、を有する、請求項9に記載の半導体装置の製造方法。 - 前記第1配線層及び前記第2配線層を有する基板を形成する工程と、
前記基板の、前記半導体素子が載置される載置面の半田レジストを除去する工程と、
前記半導体素子を前記第1配線層上に接合材を介して接合する工程と、を有する請求項10に記載の半導体装置の製造方法。 - 基板と、
前記基板の第1配線層に形成された第1配線と、
前記基板上に形成され前記第1配線と電気的に接続されたパッドと、
前記基板の第2配線層に形成された第2配線と、
前記第1配線と前記第2配線とを電気的に接続する第3配線と、
前記第1配線層側に実装され、前記パッドを介して前記第1配線と電気的に接続された半導体素子と、
前記パッドから前記第2配線への電流経路とは別に前記パッドから延在形成された第4配線であって、一端が前記パッドに接続されると共に他端が前記第2配線層に形成された配線と接続されない第4配線とを備える半導体装置。 - 前記第3配線と同じ層に形成され、一端が前記第4配線の他端に接続された第5配線を備える、請求項12に記載の半導体装置。
- 前記パッドは、前記第1配線層に形成されている、請求項12に記載の半導体装置。
- 前記第4配線は、オープン・スタブを構成している、請求項12に記載の半導体装置。
- 前記第4配線及び前記第5配線は、オープン・スタブを構成している、請求項13に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012272070A JP2014120501A (ja) | 2012-12-13 | 2012-12-13 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012272070A JP2014120501A (ja) | 2012-12-13 | 2012-12-13 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014120501A true JP2014120501A (ja) | 2014-06-30 |
Family
ID=51175123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012272070A Pending JP2014120501A (ja) | 2012-12-13 | 2012-12-13 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014120501A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017107931A (ja) * | 2015-12-08 | 2017-06-15 | 三菱電機株式会社 | 高周波パッケージ |
JP2020072222A (ja) * | 2018-11-01 | 2020-05-07 | 富士通株式会社 | 半導体装置及び増幅器 |
-
2012
- 2012-12-13 JP JP2012272070A patent/JP2014120501A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017107931A (ja) * | 2015-12-08 | 2017-06-15 | 三菱電機株式会社 | 高周波パッケージ |
JP2020072222A (ja) * | 2018-11-01 | 2020-05-07 | 富士通株式会社 | 半導体装置及び増幅器 |
JP7115222B2 (ja) | 2018-11-01 | 2022-08-09 | 富士通株式会社 | 半導体装置及び増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8338963B2 (en) | Multiple die face-down stacking for two or more die | |
US6812580B1 (en) | Semiconductor package having optimized wire bond positioning | |
KR100753415B1 (ko) | 스택 패키지 | |
JP5222509B2 (ja) | 半導体装置 | |
US9437579B2 (en) | Multiple die face-down stacking for two or more die | |
JP2009038142A (ja) | 半導体積層パッケージ | |
JP2011155203A (ja) | 半導体装置 | |
KR101544508B1 (ko) | 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지 | |
JP2008103685A (ja) | 半導体装置及びその製造方法 | |
JP2001156251A (ja) | 半導体装置 | |
WO2014203739A1 (ja) | 半導体装置及びその製造方法 | |
JP2014120501A (ja) | 半導体装置及び半導体装置の製造方法 | |
US10008441B2 (en) | Semiconductor package | |
US8399998B2 (en) | Semiconductor package requiring reduced manufacturing processes | |
KR100772103B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
JP4417974B2 (ja) | 積層型半導体装置の製造方法 | |
JP2013125765A (ja) | 半導体装置 | |
JP4503611B2 (ja) | 半導体装置及びその製造方法 | |
US7999370B2 (en) | Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same | |
JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
KR20060133800A (ko) | 칩 스택 패키지 | |
KR102549402B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
TWI558286B (zh) | 封裝結構及其製法 | |
KR101096457B1 (ko) | 멀티 패키지 | |
KR20010068589A (ko) | 칩 스캐일 스택 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140414 |