WO2018185974A1 - 半導体装置およびその製造方法、ならびに電力変換装置 - Google Patents
半導体装置およびその製造方法、ならびに電力変換装置 Download PDFInfo
- Publication number
- WO2018185974A1 WO2018185974A1 PCT/JP2017/043784 JP2017043784W WO2018185974A1 WO 2018185974 A1 WO2018185974 A1 WO 2018185974A1 JP 2017043784 W JP2017043784 W JP 2017043784W WO 2018185974 A1 WO2018185974 A1 WO 2018185974A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor device
- substrate
- semiconductor element
- case material
- insulating substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 152
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 176
- 239000000463 material Substances 0.000 claims abstract description 134
- 239000004020 conductor Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 239000003566 sealing material Substances 0.000 claims abstract description 57
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 229920002050 silicone resin Polymers 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 3
- 239000011347 resin Substances 0.000 abstract description 22
- 229920005989 resin Polymers 0.000 abstract description 22
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 239000010949 copper Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910016525 CuMo Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- -1 PolyButylene Terephthalate Polymers 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- BBBFJLBPOGFECG-VJVYQDLKSA-N calcitonin Chemical compound N([C@H](C(=O)N[C@@H](CC(C)C)C(=O)NCC(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CC=1NC=NC=1)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CC=1C=CC(O)=CC=1)C(=O)N1[C@@H](CCC1)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H]([C@@H](C)O)C(=O)NCC(=O)N[C@@H](CO)C(=O)NCC(=O)N[C@@H]([C@@H](C)O)C(=O)N1[C@@H](CCC1)C(N)=O)C(C)C)C(=O)[C@@H]1CSSC[C@H](N)C(=O)N[C@@H](CO)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CO)C(=O)N[C@@H]([C@@H](C)O)C(=O)N1 BBBFJLBPOGFECG-VJVYQDLKSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
Definitions
- the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a power semiconductor device having an insulating substrate, a conductive substrate, and a semiconductor element sandwiched between them, and a manufacturing method thereof.
- the present invention also relates to a power conversion device to which the power semiconductor device is applied.
- a conductor board such as copper or a circuit board including the conductor can be installed on the upper side of the semiconductor element instead of the wire, and a larger current can be applied compared to the wire.
- Semiconductor devices have been proposed.
- Patent Document 1 International Publication No. 2007/060854 (Patent Document 1) and Japanese Patent Application Laid-Open No. 2016-9718 (Patent Document 2), in a configuration in which another component is mounted on the upper side of the region to be sealed with resin, Proposals have been made to improve the filling property of the region to be sealed with the resin by providing a path for use.
- the upper region of the semiconductor element is completely covered with the case material. For this reason, when a minute bubble remains in the resin filled in the resin injection process at the time of manufacturing the semiconductor device, the minute bubble cannot be removed only by an air vent formed in a part of the case material of the semiconductor device. there is a possibility.
- the case material on the upper side of the semiconductor element has an insulating layer for ensuring the insulation of the semiconductor device. However, when bubbles remain in the upper area of the semiconductor element, there is a concern about damage to the insulating layer.
- the present invention has been made in view of the above problems, and its purpose is to suppress the remaining of microbubbles generated in the resin injection process and to facilitate the flow of the sealing material into the region to be sealed with the resin. It is an object to provide a semiconductor device that can be used, a method for manufacturing the same, and a power conversion device including such a semiconductor device.
- the semiconductor device includes an insulating substrate, a semiconductor element, a conductor substrate, and a case material.
- the insulating substrate includes an insulating layer.
- the semiconductor element is connected above the insulating substrate.
- the conductor substrate is connected above the semiconductor element.
- the case material surrounds the insulating substrate, the semiconductor element, and the conductor substrate so as to avoid a region overlapping in plan view.
- a plurality of metal patterns are arranged on the main surface of the insulating layer at intervals.
- a groove is formed between a pair of adjacent metal patterns among the plurality of metal patterns.
- a through hole is formed in the conductor substrate at a position overlapping the groove in plan view.
- a region surrounded by the case material is filled with a sealing material.
- a conductor substrate is bonded to an insulating substrate including an insulating layer so as to sandwich a semiconductor element.
- the insulating substrate, the semiconductor element, and the conductor substrate are installed so as to be surrounded by the case material.
- the case material surrounds the insulating substrate, the semiconductor element, and the conductor substrate so as to avoid a region overlapping in plan view.
- a plurality of metal patterns are formed on the main surface of the insulating layer at intervals.
- a groove is formed between a pair of adjacent metal patterns among the plurality of metal patterns.
- a through hole is formed in the conductor substrate at a position overlapping the groove in plan view.
- the case material surrounds the conductive substrate and the like so as to avoid a region overlapping in a plan view, residual microbubbles generated in the resin injection process are suppressed.
- the through hole By forming the through hole at a position overlapping the groove formed by the metal pattern in plan view, the sealing material can easily flow into a desired region, and the remaining unfilled portion can be suppressed.
- FIG. 1 is a schematic cross-sectional view showing a configuration of a semiconductor device according to a first embodiment.
- FIG. 2 is a schematic plan view showing the configuration of the semiconductor device of the present invention, showing only some of the components of the semiconductor device shown in FIG. 1.
- FIG. 3 is a schematic plan view showing the configuration of the semiconductor device of the present invention, showing the components of the semiconductor device shown in FIG. 1 in more detail than in FIG. 2.
- FIG. 6 is a schematic cross sectional view showing a first step of the method for manufacturing the semiconductor device in the first embodiment.
- FIG. 6 is a schematic cross sectional view showing a second step of the method for manufacturing the semiconductor device in the first embodiment.
- FIG. 6 is a schematic cross sectional view showing a third step of the method for manufacturing the semiconductor device in the first embodiment.
- FIG. 6 is a schematic cross-sectional view showing a configuration of a semiconductor device according to a second embodiment. It is a block diagram which shows the structure of the power conversion system to which the power converter device which concerns on Embodiment 3 is applied.
- FIG. 1 is a cross-sectional view taken along a line extending in the left-right direction of the plan views of FIGS. 2 and 3, and the left-right direction of FIG. 1 generally corresponds to the left-right direction of FIGS.
- FIG. 2 and FIG. 3 since the semiconductor elements 4 are arranged so as to have a slightly shifted positional relationship with respect to the left-right direction, FIG. 1 partially shows the plan view of FIG. 2 and FIG. The configuration has been modified to line up along the line.
- semiconductor device 101 of the present embodiment is a semiconductor power module widely used for home appliances, industrial use, automobile use, and the like.
- the semiconductor device 101 mainly includes a case material 1, an insulating substrate 2 as a first insulating substrate, a conductor substrate 3 ⁇ / b> P, a semiconductor element 4, and a sealing material 5 filled in the case material 1.
- the case material 1 has a rectangular frame shape in plan view and surrounds the insulating substrate 2, the conductor substrate 3 ⁇ / b> P, and the semiconductor element 4 so as to avoid a region overlapping in plan view.
- the mounting portion 1 ⁇ / b> F that is a part of the case material 1 may be partially overlapped with the mounting portion 1 ⁇ / b> F because it is mounted on the insulating substrate 2.
- the insulating substrate 2 includes a heat radiating metal plate 2C, an insulating layer 2D laminated on the heat radiating metal plate 2C, and a metal pattern 2P formed on a part of the insulating layer 2D.
- the insulating substrate 2 has, for example, a rectangular planar shape.
- one main surface 2A and the other main surface 2B of the insulating substrate 2 have a rectangular shape as shown in FIG. Accordingly, both the heat radiating metal plate 2C and the insulating layer 2D have a rectangular flat plate shape.
- a surface that can be connected to the bottom of the insulating substrate 2 is one main surface 2A, and a surface that can be connected to the top is the other main surface 2B. Therefore, the other main surface 2B is the uppermost surface of the metal pattern 2P in the region where the metal pattern 2P is formed, and is the uppermost surface of the insulating layer 2D in the region where the metal pattern 2P is not formed.
- a plurality of metal patterns 2P are arranged at intervals on the main surface of the insulating layer 2D that is a part of the insulating substrate 2, that is, the other main surface 2B of the insulating layer 2D. . Since a plurality of metal patterns 2P are formed on a part of the other main surface 2B of the insulating layer 2D at intervals, the size in plan view is smaller than that of the heat radiating metal plate 2C and the insulating layer 2D. In addition, it is preferable that the metal pattern 2P also has a rectangular planar shape like the heat radiating metal plate 2C and the insulating layer 2D.
- the insulating layer 2D is required to have both heat dissipation and insulating properties.
- the insulating layer 2D is preferably made of a cured resin obtained by embedding a ceramic material in a resin material, but may be made of only a ceramic material.
- the powder material constituting the ceramic material used for the insulating layer 2D is mainly selected from the group consisting of alumina (Al 2 O 3 ), silicon dioxide (SiO 2 ), aluminum nitride (AlN), and boron nitride (BN). It is preferable that any one of the above is used.
- the powder material constituting the ceramic material used for the insulating layer 2D is selected from the group consisting of silicon nitride (Si 3 N 4 ), diamond, silicon nitride (SiC), and boron oxide (B 2 O 3 ). Any of the above may be used. Furthermore, a resinous powder material such as a silicone resin or an acrylic resin may be used as the powder material.
- the ceramic powder shape of the insulating layer 2D is preferably spherical, but is not limited thereto, and may be any one selected from the group consisting of a crushed shape, a granular shape, a scale shape, and an aggregate.
- the filling amount of the ceramic powder contained in the insulating layer 2D may be an amount sufficient to obtain the heat dissipation and insulation required for the insulating layer 2D.
- the resin material used for the insulating layer 2D an epoxy resin is usually used.
- the resin material used for the insulating layer 2D may be any selected from the group consisting of polyimide resin, silicone resin, and acrylic resin. That is, for the insulating layer 2D, any resin material having both insulating properties and adhesive properties can be used.
- the insulating layer 2D is preferably joined so as to be integrated with the heat radiating metal plate 2C as a metal plate.
- the heat radiating metal plate 2C is a member for releasing heat generated when the semiconductor element 4 is driven to the outside of the semiconductor device 101, that is, from one main surface 2A to the lower side.
- the metal pattern 2P is a thin film of metal such as copper, for example, formed on the resin insulating layer 2D as shown.
- the metal pattern 2P is electrically connected to an external connection terminal (not shown) disposed above the metal pattern 2P, and is also electrically connected to the semiconductor element 4.
- the metal pattern 2P is divided into two in the left-right direction of the figure, and the left half of the metal pattern 2P divided into two as described above is further divided into 3 in the vertical direction. It is divided.
- the two divisions in the left-right direction indicate the P side and the N side of the semiconductor device 101.
- the left side may be the P side and the right side may be the N side, or vice versa.
- Each of the left half of the three divided metal patterns 2P is divided into a U phase, a V phase, and a W phase. That is, the three semiconductor elements 4 joined immediately above each of the three divided metal patterns 2P are used for U phase, V phase, and W phase, respectively.
- a groove 2G is formed between a pair of adjacent metal patterns 2P among the plurality of divided metal patterns 2P.
- the groove 2G is formed between a pair of adjacent metal patterns 2P so as to extend linearly in a plan view.
- the semiconductor element 4 is a member on which a power element such as an IGBT (Insulated Gate Bipolar Transistor) that switches a large current at high speed or a reflux diode is mounted.
- the semiconductor element 4 is a chip-shaped member formed of, for example, silicon (Si) or silicon carbide (SiC) single crystal.
- the present invention is not limited thereto, and the semiconductor element 4 may be formed of a so-called wide band gap semiconductor having a larger band gap than silicon such as gallium nitride (GaN) or diamond.
- the number of the semiconductor elements 4 formed is not limited to the number shown in FIGS. 1 to 3, but may be an arbitrary number required depending on the use application.
- the semiconductor element 4 has one main surface 4A as the lower main surface in FIG. 1 and the other main surface 4B as the main surface opposite to the one main surface 4A, that is, the upper main surface in FIG. Yes.
- the semiconductor element 4 is connected by the first bonding material 6A on the insulating substrate 2, particularly above the metal pattern 2P. That is, one main surface 4A of the semiconductor element 4 and the uppermost surface of the metal pattern 2P (one main surface 2A of the insulating substrate 2) are bonded by the first bonding material 6A.
- a through-hole 7 is formed from the one main surface 3A to the other main surface 3B on the opposite side.
- the through hole 7 is formed in the conductor substrate 3 at a position overlapping the groove 2 ⁇ / b> G formed by the metal pattern 2 ⁇ / b> P in plan view.
- the through hole 7 preferably has, for example, a circular planar shape. This is because, as will be described later, when the sealing material 5 is supplied into the case material 1, a nozzle for ejecting the sealing material 5 is inserted into the through hole 7, and the through hole 7 has a circular planar shape. By having, the insertion of the nozzle becomes easy.
- the through hole 7 preferably has a size larger than the diameter of the nozzle in plan view.
- the case material 1 has a rectangular planar shape having a long side (vertical direction in FIG. 2) and a short side (horizontal direction in FIG. 2).
- the through hole 7 of the conductor substrate 3P is arranged in the center of the region surrounded by the case material 1 in plan view when the long side of the case material 1 is divided into three equal parts, and the short side of the case material 1 is divided into three equal parts. In this case, it is formed in a region (indicated by hatching in FIG. 2) arranged at the center.
- a line that equally divides the long side and the short side of the region surrounded by the case material 1 into three equal parts is indicated by a one-dot chain line.
- the semiconductor device 101 further includes an electrode terminal 8.
- the electrode terminal 8 is a member for enabling electrical connection between the inside and the outside of the semiconductor device 101. That is, the electrode terminal 8 can input / output an electric signal to / from the semiconductor element 4 disposed in the semiconductor device 101.
- a plurality of electrode terminals 8 may be arranged spaced apart from each other so as to be partially embedded in the portion constituting the long side of the frame-shaped portion of the case material 1. preferable.
- two or three electrode terminals 8 are arranged adjacent to each other in the long side direction.
- the electrode terminal 8 extends in the left-right direction in FIG. 1 along the vertically extending portion 8A extending in the up-down direction in FIG. 1 where the case material 1 extends, one main surface 3A of the conductor substrate 3P, and the like.
- a horizontally extending portion 8B and a bent portion 8C that bends the electrode terminal 8 at a portion between them are provided.
- Most of the vertically extending portion 8 ⁇ / b> A is embedded in the main body portion of the case material 1, and only the uppermost end portion is exposed from the case material 1.
- the vertically extending portion 8 ⁇ / b> A exposed from the case material 1 can be electrically connected to the outside of the semiconductor device 101.
- the horizontal extension portion 8B is embedded in the main body portion of the case material 1 only in a region relatively close to the bent portion 8C, and the most of the remaining portion is disposed in the region surrounded by the case material 1 by being exposed therefrom. Is done. Most of the remaining portion extends along the extending direction of the short side of the case material 1 and is electrically connected to the conductor substrate 3P. As shown in FIG. 2B, the horizontally extending portion 8B of the electrode terminal 8 and the conductor substrate 3P are joined together by, for example, a third joining material 6C.
- the heat radiating metal plate 2C and the metal pattern 2P, the conductor substrate 3P and the electrode terminal 8 of the insulating substrate 2 are usually formed of copper.
- the present invention is not limited to this, and any other conductive material having necessary heat dissipation characteristics can be used.
- each of the above members may be formed of aluminum or iron, or may be formed of a material appropriately combining these (copper, aluminum, and iron).
- a material constituting each member a composite material in which three layers of copper / invar / copper are laminated may be used.
- alloy materials, such as SiCAl and CuMo may be used as a material which comprises each said member.
- a nickel plating film is usually formed on the surface of each of the above members, but not limited to a nickel plating film, for example, a gold plating film or a tin plating film may be formed. Or as long as it is a structure which can supply a required electric current and voltage to a semiconductor element, the plating film does not need to be formed in the surface of each said member.
- the surface of the metal pattern 2P, the conductor substrate 3P, and the electrode terminal 8 may be provided with minute irregularities on the surface in order to improve the adhesion with the sealing material 5, and the surface may be subjected to primer treatment. An adhesion improver may be supplied.
- any one selected from silane coupling agents, polyimides, and epoxy resins is preferably used.
- materials other than those described above may be used as the adhesion improver as long as the adhesion of the surfaces of the metal pattern 2P, the conductor substrate 3P, and the electrode terminal 8 to the sealing material 5 can be improved.
- first bonding material 6A As each of the first bonding material 6A, the second bonding material 6B, and the third bonding material 6C, a solder material is mainly used, but not limited to this, any material having desired conductivity and strength is used. .
- a sintered material of silver (Ag) or copper (Cu) may be used in addition to the solder.
- the case material 1 is arranged at the outermost part of the semiconductor device 101, and thus has a form like a box surrounding the insulating substrate 2, the conductive substrate 3P, the semiconductor element 4, and the like.
- the case material 1 is mainly formed of PPS (PolyPhenylene Sulfide), but is not limited thereto, and a thermoplastic material such as LCP (Liquid Crystal Polymer) or PBT (PolyButylene Terephthalate) may be used.
- LCP Liquid Crystal Polymer
- PBT PolyButylene Terephthalate
- any material having heat resistance and excellent moldability can be used.
- the case material 1 has one main surface 1A constituting the lowermost part in FIG. 1 and the like, and the other main surface 1B constituting the uppermost part in FIG. Extends in the vertical direction of FIG. 1 to constitute a main body portion of the case material 1. Moreover, the case material 1 has the inner wall surface 1C as a surface which opposes the area
- a mounting portion 1 ⁇ / b> F extends from an inner wall surface 1 ⁇ / b> C (at least a part of the inner wall surface) of the long side of the case material 1 toward a region surrounded by the case material 1.
- the mounting portion 1F is in a relatively lower region on the one main surface 1A side of the case material 1 so as to contact a part (for example, the outermost portion) of the other main surface 2B in plan view of the insulating substrate 2. It is a part placed on the main surface 2B.
- the placement portion 1F of the case material 1 contacts a part of the other main surface 2B of the insulating substrate 2, and as shown in FIG. 1, the lowermost portion of the inner wall surface 1C of the case material 1 (lower than the placement portion 1F) ) Contacts the end face of the heat radiating metal plate 2C.
- the case material 1 and the insulating substrate 2 are joined together, whereby the case material 1 and the insulating substrate 2 constitute a container-like member. Accordingly, at least a part of the surface of the insulating substrate 2 is bonded to the surface of the case material 1, thereby forming a container-like member as described above.
- the region surrounded by the case material 1 is filled with a sealing material 5 so as to fill the inside of the container-shaped member, that is, the region where the conductor substrate 3P and the semiconductor element 4 are disposed.
- the insulating substrate 2 is disposed so as to cover the entire bottom surface of the container-shaped member, and the case material 1 is disposed so as to constitute the entire side surface of the container-shaped member. Since both are adhered without a gap, the sealing material 5 can be injected into the container-like member so as not to leak from the container-shaped member.
- the sealing material 5 fills the space in the container-like member, for example, a gel-like substance is solidified.
- an epoxy resin is used as the sealing material 5, but not limited to this, any resin material having a desired elastic modulus and heat resistance can be used.
- any one selected from the group consisting of silicone resin, urethane resin, polyimide resin, polyamide resin, polyamideimide resin, and acrylic resin may be used as the sealing material 5 in addition to the epoxy resin.
- any material having both insulating properties and adhesiveness can be used.
- an insulating substrate 2, a conductor substrate 3P, and a semiconductor element 4 are prepared.
- the metal pattern 2P of the insulating substrate 2 preferably has a thickness of about 0.1 mm to 1 mm.
- the metal layer having the above film thickness is formed on the other main surface 2B of the insulating layer 2D by a generally known printing method, for example, by pressing, and then the metal layer is formed by a generally known photolithography technique or the like. It is formed by patterning into a desired planar shape.
- the metal pattern 2P may be formed on the other main surface 2B of the insulating layer 2D by pressing a metal member previously patterned to have a desired planar shape and thickness.
- a plurality of metal patterns 2P are formed on the other main surface 2B of the insulating layer 2D at intervals, and a groove 2G is formed between a pair of adjacent metal patterns 2P among the plurality of metal patterns 2P. Is formed.
- the conductor substrate 3P has a configuration made of only a flat plate made of a metal material such as copper, such as a lead frame.
- the thickness of the conductor substrate 3P is preferably 0.1 mm or greater and 1 mm or less.
- the conductor substrate 3P is formed with a through-hole 7 that finally reaches the groove 2G in plan view from one main surface 3A to the other main surface 3B on the opposite side. As described above, the position where the through hole 7 is formed is in a region arranged in the center when the long side and the short side of the region surrounded by the case material 1 are divided into three equal parts in plan view.
- the conductor substrate 3P is bonded above the insulating substrate 2 including the insulating layer 2D so as to sandwich the semiconductor element 4.
- one main surface 4A of the semiconductor element 4 is bonded to the metal pattern 2P which is the uppermost surface of the insulating substrate 2 via the first bonding material 6A.
- the other main surface 4B of the semiconductor element 4 is bonded to the lowermost surface of the conductor substrate 3P via the second bonding material 6B.
- the set of insulating substrate 2, conductor substrate 3 ⁇ / b> P, and semiconductor element 4 stacked in the process of FIG. 4 is placed within the frame of case material 1 so as to be surrounded by case material 1. Installed. Specifically, in particular, a relatively lower region of the case material 1 is in contact with an end surface that is a part of the surface of the insulating substrate 2, a partial region of the other main surface 2B adjacent thereto, and the like. It is preferable to install so that it may be fitted to.
- the case material 1 has a frame shape and surrounds the insulating substrate 2, the semiconductor element 4, and the conductor substrate 3 ⁇ / b> P so as to avoid a region overlapping in plan view (except for a region where the mounting portion 1 ⁇ / b> F rides on the insulating substrate 2). For this reason, the case material 1 is disposed so as not to cover the insulating substrate 2, the semiconductor element 4, and the conductor substrate 3 ⁇ / b> P from the case material 1.
- the portion of the electrode terminal 8 in which most of the inside of the main body portion of the case material 1 is embedded is exposed from the case material 1 by the third bonding material 6C. Bonded to main surface 3B.
- the sealing material 5 is supplied to the region in the container-like member surrounded by the case material 1, whereby the insulating substrate 2 and the conductor substrate 3 ⁇ / b> P in the case material 1. And each member of the semiconductor element 4 is sealed. Specifically, for example, a nozzle NZ for supplying the sealing material 5 is inserted into the through hole 7 formed in the conductor substrate 3P, and, for example, a gel-like sealing material 5 is ejected from the tip of the nozzle NZ.
- the ejected sealing material 5 flows, for example, from the lower side of the nozzle NZ through a region on the other main surface 2B of the insulating substrate 2, and then the conductor substrate. It flows as shown by a flow F indicated by an arrow in the figure toward the region on the other main surface 3B of 3P.
- the sealing material 5 is arrange
- the sealing material 5 filling the inside of the container-like member formed by the case material 1 and the insulating substrate 2 is arranged as a solid member due to its solidification.
- the semiconductor device 101 of the present embodiment surrounds the case material 1 so as to avoid a region where the case material 1 overlaps with the insulating substrate 2, the conductive substrate 3P, the semiconductor element 4, and the like in plan view. That is, the case material 1 does not cover the upper region such as the semiconductor element 4. For this reason, even if minute bubbles remain in the sealing material 5 filled in the resin injecting step (see FIG. 6) at the time of manufacturing the semiconductor device, the rectangular opening of the other main surface 1B of the case material 1 is used. The bubbles can be discharged toward the upper side of the case material 1 with high efficiency. Further, since the case material 1 does not exist directly above the conductor substrate 3P and there is no insulating layer, the arrangement member in the region directly above the conductor substrate 3P may be damaged due to residual bubbles in the sealing material 5. Sex can be excluded.
- the through hole 7 formed in the conductor substrate 3P is arranged at a position where it overlaps with the groove 2G formed by the metal pattern 2P of the insulating substrate 2 in plan view. For this reason, when the sealing material 5 is ejected into the case material 1 using the nozzle NZ inserted into the through-hole 7, the sealing material 5 coming out from the tip of the nozzle NZ immediately reaches the groove 2G. . Therefore, by continuing the injection of the sealing material 5 as it is, the sealing material 5 flows in the groove 2G along the extending direction thereof, that is, along the arrangement of the metal pattern 2P. Fill. Therefore, the unfilled portion 61 of the sealing material 5 in the region adjacent to the metal pattern 2P as shown in FIG. 7 can be reduced, and the semiconductor device 101 with higher reliability can be provided.
- the groove 2G is formed between a pair of adjacent metal patterns 2P so as to extend linearly in a plan view. For this reason, the sealing material 5 that has reached the inside of the groove 2G can be filled in the case material 1 while smoothly flowing in the groove 2G along the arrangement of the metal pattern 2P.
- the through hole 7 is arranged at the center when the long side of the region surrounded by the case material 1 is divided into three equal parts, and is arranged at the center when the short side of the region surrounded by the case material 1 is divided into three equal parts.
- variation in the distance from there to each corner in case material 1 can be made small. Therefore, since the sealing material 5 ejected from the through hole 7 flows so as to radiate therearound, the sealing material 5 including the corners in plan view of the semiconductor device 101 is formed without gaps. Can be filled. If the through-hole 7 is arranged at a corner in the case material 1 in plan view, the difference in distance from the corner to the other corner becomes large, and sealing is performed from the corner to a very far corner. The material 5 may become difficult to spread. However, such a concern can be eliminated by arranging the through hole 7 in the center.
- through hole 7 for inserting nozzle NZ and supplying sealing material 5 has a maximum width R of 1 mm or more in plan view. It is preferable that it is 10 mm or less.
- the maximum width is the diameter when the planar shape of the through hole 7 is circular, and is the maximum width in the major axis direction when the through hole 7 is elliptical. If the maximum width of the through-hole 7 is less than 1 mm, the cross-sectional area of the nozzle NZ may be reduced, resulting in a problem that the ejection speed of the sealing material 5 from there is reduced.
- the size of the through hole 7 is preferably in the above range.
- the maximum width of the through hole 7 in plan view is particularly preferably 2 mm or more and 5 mm or less in the above range.
- the sealing material 5 is injected from the through hole 7 provided in the conductor substrate 3P.
- the space where the sealing material 5 can flow is limited to the narrow portion 9 which is a region (a region where the semiconductor element 4 is disposed and a region adjacent thereto) sandwiched between the conductor substrate 3P and the insulating substrate 2. Is done. That is, the sealing material 5 supplied into the case material 1 expands so as to circulate through the narrow portion 9 preferentially. For this reason, the sealing material 5 can preferentially fill the narrow portion 9. From the viewpoint of enhancing the filling property of the sealing material 5 into the narrow portion 9, the vertical height of the narrow portion 9 in FIG.
- the distance d1 in the vertical direction in FIG. 8 is preferably 0.2 mm or more and 3 mm or less. If the distance d1 is smaller than 0.2 mm, the filling property of the sealing material 5 is lowered, and if it is larger than 3 mm, it is difficult to mount the semiconductor element 4 and the like.
- the semiconductor element 4 Since the semiconductor element 4 is arranged in the narrow portion 9, it is a portion that greatly affects the reliability of the entire semiconductor device 101. For this reason, the reliability of the whole semiconductor device 101 can be further improved by filling the narrow portion 9 with the sealing material 5 without any gaps.
- the upper portion of the case material 1 is an open system having an opening, and an opening 10 is provided between the end surface 3E of the conductor substrate 3P and the inner wall surface 1C of the case material 1. .
- the sealing material 5 turns upward as shown by an arrow F in FIG.
- the stopping material 5 will flow.
- the sealing material 5 goes upward from the opening 10 and can be filled up to the upper side of the conductor substrate 3P.
- the dimension of the opening 10, that is, the distance d2 in the left-right direction in FIG. 8, which is the direction along the main surface of the insulating layer 2D, for example, between the end surface 3E of the conductor substrate 3P and the inner wall surface 1C of the case material 1 is 0. It is preferable that it is 25 mm or more and 3 mm or less. If the distance d2 is smaller than 0.25 mm, a dimensional error cannot be absorbed when each member is assembled (see FIG. 5). If the distance d2 is larger than 3 mm, the resin flow into the opening 10 is prioritized over the filling of the narrow portion 9, and the sealing material 5 is less likely to be supplied to the narrow portion 9. It becomes difficult to fill with the sealing material 5. Therefore, if the distance d2 is within the above numerical range, the reliability of the entire semiconductor device 101 can be further improved by filling the narrow portion 9 with the sealing material 5 without a gap.
- FIG. 9 since semiconductor device 201 of the present embodiment has basically the same configuration as that of semiconductor device 101 of the first embodiment, the same components are denoted by the same reference numerals and description thereof is made. Do not repeat. However, in the semiconductor device 201, the conductive substrate 3P1 connected above the semiconductor element 4 constitutes the insulating substrate 3 as the second insulating substrate together with other members. In this respect, the semiconductor device 201 is different from the semiconductor device 101 of the first embodiment in that the conductor substrate 3P connected above the semiconductor element 4 is independent of other members and constitutes a metal conductor member such as a lead frame alone. The configuration is different.
- the insulating substrate 3 is disposed so as to overlap with the insulating substrate 2 in a planar manner directly above the insulating substrate 2.
- the insulating substrate 3 includes an insulating layer 3C, a conductive substrate 3P1 formed on the lower main surface of the insulating layer 3C in FIG. 9, and a conductive substrate formed on the upper main surface of the insulating layer 3C in FIG. 3P2.
- the surface that can connect the lowermost portions of the insulating substrate 3 in FIG. 9 is one main surface 3A, and the surface that can connect the uppermost portions is the other main surface 3B.
- the other main surface 3B is the uppermost surface of the conductive substrate 3P2 in the region where the conductive substrate 3P2 is formed, and the uppermost surface of the insulating layer 3C in the region where the conductive substrate 3P2 is not formed.
- the arrangement form such as the shape and number of the conductor substrate 3P2 in FIG. 9 is shown in a simplified manner, and may actually be different from the form shown in FIG.
- the conductor substrate 3P1 and the conductor substrate 3P2 are bonded to and integrated with the insulating layer 3C, the characteristics such as the material and thickness are basically conductors as lead frames that are arranged independently in the first embodiment. Since it is similar to substrate 3P, the description thereof will not be repeated here.
- one main surface 4A of the semiconductor element 4 and the uppermost surface of the metal pattern 2P are bonded by the first bonding material 6A, and the insulating substrate 3 ( One main surface 3A of the conductor substrate 3P1) and the other main surface 4B of the semiconductor element 4 are joined by a second joining material 6B.
- the conductor substrate 3P2 and the electrode terminal 8 are bonded by the third bonding material 6C.
- a resist agent may be provided. This resist agent is applied not only to the lower main surface of the conductor substrate 3P1, but also to only a part of the main surface of the insulating layer 3C and the upper main surface (the other main surface 3B) of the conductor substrate 3P2. It may be provided.
- the insulating layer 3C is a flat plate member having a rectangular planar shape like other members. Since the insulating layer 3C is basically formed of the same material as the insulating layer 2D of the insulating substrate 2, the description thereof will not be repeated here. However, the insulating layer 3 ⁇ / b> C may be a glass epoxy substrate in which a glass fiber cloth is overlapped and impregnated with an epoxy resin.
- the minimum distance between the insulating substrate 2 and the conductor substrate is 0.2 mm or more and 3 mm or less. That is, in the present embodiment, the conductor substrate closest to the insulating substrate 2 among the plurality of conductor substrates 3P1 and 3P2 is the conductor substrate 3P1. For this reason, it is preferable that the minimum distance between the insulating substrate 2 and the conductor substrate 3P1 is 0.2 mm or more and 3 mm or less.
- the distance between the end surface 3E of the conductor substrate 3P1 (or the conductor substrate 3P2) and the inner wall surface 1C of the case material 1 is, for example, the direction along the main surface of the insulating layer 2D in the left-right direction in FIG. Is preferably 0.25 mm or more and 3 mm or less.
- the semiconductor device 201 of the present embodiment is obtained by adding a three-dimensional wiring structure in the vertical direction of FIG. 9 to the conductor substrate 3P connected above the semiconductor element 4 of the semiconductor device 101 of the first embodiment. is there. That is, the insulating substrate 3 in the semiconductor device 201 of FIG. 9 is a substrate generally called PCB (Printed Circuit Board), and is responsible for circuit wiring of the semiconductor device 201. In the insulating substrate 3, since the conductor substrates 3P1 and 3P2 are arranged above and below the insulating layer 3C, a wide number of wiring patterns can be formed by appropriately changing the layout of the conductor substrates 3P1 and 3P2. Can do.
- PCB Print Circuit Board
- the insulating substrate 3 has a plurality of conductor substrates 3P1 and 3P2, a part of them is connected to the collector of a transistor included in the semiconductor element 4, for example, and the other part is connected to the emitter of the transistor, for example. Can do.
- the conductive substrates 3P1 and 3P2 connected to the collector and the conductive substrates 3P1 and 3P2 connected to the emitter can be arranged so as to be close to each other and substantially parallel to each other. Thereby, the magnetic field generated from the circuit surface connected to the collector of the transistor and the magnetic field generated from the circuit surface connected to the emitter of the transistor can be canceled. Therefore, the reliability of the semiconductor device 201 through which a large current is passed can be further increased.
- Embodiment 3 the semiconductor device according to the first and second embodiments described above is applied to a power conversion device.
- the present invention is not limited to a specific power converter, hereinafter, a case where the present invention is applied to a three-phase inverter will be described as a third embodiment.
- FIG. 10 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the present embodiment is applied.
- the power conversion system shown in FIG. 10 includes a power supply 1000, a power conversion device 2000, and a load 3000.
- the power supply 1000 is a DC power supply and supplies DC power to the power converter 2000.
- the power supply 1000 can be composed of various types.
- the power source 1000 can be composed of a direct current system, a solar battery, or a storage battery, and can be composed of a rectifier circuit or an AC / DC converter connected to the alternating current system. Also good.
- the power supply 1000 may be configured by a DC / DC converter that converts DC power output from the DC system into predetermined power.
- the power conversion device 2000 is a three-phase inverter connected between the power supply 1000 and the load 3000, converts DC power supplied from the power supply 1000 into AC power, and supplies AC power to the load 3000. As shown in FIG. 6, the power conversion device 2000 converts the input DC power into AC power and outputs it, and outputs a control signal for controlling the main conversion circuit 2010 to the main conversion circuit 2010. And a control circuit 2030.
- the load 3000 is a three-phase motor driven by AC power supplied from the power converter 2000.
- the load 3000 is not limited to a specific application, and is an electric motor mounted on various electric devices.
- the load 3000 is used as an electric motor for a hybrid vehicle, an electric vehicle, a railway vehicle, an elevator, or an air conditioner.
- the main conversion circuit 2010 includes a switching element and a free wheel diode (not shown). When the switching element switches, the main conversion circuit 2010 converts DC power supplied from the power supply 1000 into AC power and supplies the AC power to the load 3000.
- the main conversion circuit 2010 according to the present embodiment is a two-level three-phase full-bridge circuit, and includes six switching elements and respective switching elements. It can be composed of six anti-parallel diodes. At least one of the switching elements and the free-wheeling diodes of the main conversion circuit 2010 is configured by the semiconductor module 2020 corresponding to the semiconductor devices 101, 201, 202, 301 of any of the first and second embodiments described above.
- the six switching elements are connected in series for each of the two switching elements to constitute upper and lower arms, and each upper and lower arm constitutes each phase (U phase, V phase, W phase) of the full bridge circuit.
- the output terminals of the upper and lower arms that is, the three output terminals of the main conversion circuit 2010 are connected to the load 3000.
- the main conversion circuit 2010 includes a drive circuit (not shown) that drives at least one of the switching elements and the freewheeling diodes (hereinafter referred to as “(respective) switching elements”).
- the drive circuit may be built in the semiconductor module 2020, or may be configured to include a drive circuit separately from the semiconductor module 2020.
- the drive circuit generates a drive signal for driving the switching element of the main conversion circuit 2010 and supplies the drive signal to the control electrode of the switching element of the main conversion circuit 2010. Specifically, in accordance with a control signal from a control circuit 2030 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrode of each switching element.
- the drive signal When the switching element is maintained in the ON state, the drive signal is a voltage signal (ON signal) that is equal to or higher than the threshold voltage of the switching element.
- the drive signal When the switching element is maintained in the OFF state, the drive signal is a voltage signal that is equal to or lower than the threshold voltage of the switching element. (Off signal).
- the control circuit 2030 controls the switching element of the main conversion circuit 2010 so that desired power is supplied to the load 3000. Specifically, based on the power to be supplied to the load 3000, a time (on time) in which each switching element of the main conversion circuit 2010 is to be turned on is calculated. For example, the main conversion circuit 2010 can be controlled by PWM control that modulates the ON time of the switching element according to the voltage to be output. Then, a control command (control signal) is supplied to the drive circuit included in the main conversion circuit 2010 so that an ON signal is output to the switching element that should be turned on at each time point and an OFF signal is output to the switching element that should be turned off. Is output. In accordance with this control signal, the drive circuit outputs an ON signal or an OFF signal as a drive signal to the control electrode of each switching element.
- the power module according to the first and second embodiments is applied as the switching element and the free wheel diode of the main conversion circuit 2010, the insulating substrate 2 and the insulating substrate 3 or the conductor substrate 3P are provided.
- the effect of improving the filling property of the sealing material 5 in the intervening region can be realized.
- the present invention is not limited to this, and can be applied to various power conversion devices.
- a two-level power converter is used.
- a three-level or multi-level power converter may be used.
- the present invention is applied to a single-phase inverter. You may apply.
- the present invention can be applied to a DC / DC converter or an AC / DC converter.
- the power conversion device to which the present invention is applied is not limited to the case where the load described above is an electric motor.
- the power source of an electric discharge machine, a laser processing machine, an induction heating cooker, or a non-contact power supply system It can also be used as a device, and can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.
- 1 Case material 1A, 2A, 3A, 4A
- One main surface, 1B, 2B, 3B, 4B The other main surface, 1C inner wall surface, 1D inner bottom surface, 1F mounting part, 2 insulating substrate, 2C heat dissipation metal plate, 2D, 3C insulation layer, 2G groove, 2P metal pattern, 3E end face, 3P, 3P1, 3P2 conductor substrate, 4 semiconductor element, 5 sealing material, 6A first bonding material, 6B second bonding material, 6C third bonding material , 7 through-hole, 8 electrode terminal, 8A vertical extension part, 8B horizontal extension part, 8C bent part, 9 narrow part, 10 opening part, 61 unfilled part, 101, 201 semiconductor device, 1000 power supply, 2000 power conversion Equipment, 2010 main conversion circuit, 2030 control circuit, 3000 load.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Abstract
樹脂注入工程で発生する微小気泡の残留を抑制し、かつ樹脂で封止したい領域への封止材の流入を容易にすることが可能な半導体装置およびその製造方法、ならびにそのような半導体装置を有する電力変換装置を提供する。半導体装置(101)は、絶縁基板(2)と、半導体素子(4)と、導体基板(3P)と、ケース材(1)とを備える。半導体素子(4)は絶縁基板(2)の上方に接続され、導体基板(3P)は半導体素子(4)の上方に接続される。ケース材(1)は絶縁基板(2)、半導体素子(4)および導体基板(3P)と平面視において重なる領域を避けるように取り囲む。絶縁層(2D)の主表面には複数の金属パターン(2P)が配置される。複数の金属パターン(2P)のうち隣り合う1対の金属パターン(2P)の間には溝(2G)が形成される。導体基板(3P)には、溝(2G)と平面視において重なる位置に貫通孔(7)が形成されている。
Description
本発明は半導体装置およびその製造方法に関し、特に絶縁基板と導体基板と、これらの間に挟まれた半導体素子とを有する電力用半導体装置およびその製造方法に関するものである。また本発明は当該電力用半導体装置を適用した電力変換装置に関するものである。
産業機器および自動車に搭載されるインバータ装置は、更なる高性能化および小型化が求められている。これに伴い、インバータ装置に含まれその駆動にかかわる半導体装置にも同様の要求がなされつつある。半導体装置を小型化する際には、半導体素子を小さくしたり、半導体素子への通電量を大きくするような改良がなされることが考えられる。一般的に半導体装置の回路接続には断面がなす円形の直径が0.5mm程度の太いアルミニウム製のワイヤなどが用いられるが、半導体装置の駆動電流の増加に伴って当該ワイヤの発熱量が非常に大きくなっている。そこで半導体装置の駆動電流の増加に対応する方法として、上記ワイヤの代わりに銅などの導体基板、またはこれを含む回路基板を半導体素子の上側に設置し、ワイヤと比較して大きな電流を通電可能な半導体装置が提案されている。
しかし半導体素子上に導体基板またはこれを含む回路基板を設置する半導体装置において、半導体素子の下の絶縁基板と半導体素子の上の導体基板との間に狭小部ができ、その狭小部に樹脂などの封止材を充填することが困難であるという課題がある。そこでたとえば国際公開第2007/060854号(特許文献1)および特開2016-9718号公報(特許文献2)には、樹脂で封止したい領域の上側に別の部品が搭載された構成において、充填用の経路を設けることにより、樹脂で封止したい領域の充填性を向上させる提案がなされている。
しかし国際公開第2007/060854号に開示される方法においては、樹脂としての発光材料が供給されるために設けられた開口部が1か所しかない。当該開口部から発光材料が供給されることで封止したい領域が充填されるが、仮に当該封止したい領域の一部に充填されない部分が残存した場合、他の箇所からは発光材料が供給されず補填されないことから、封止したい領域の一部に未充填部分が残存する懸念がある。
また特開2016-9718号公報に開示される半導体装置においては、半導体素子の上側の領域がケース材で完全に覆われている。このため当該半導体装置の製造時の樹脂注入工程において充填される樹脂内に微小な気泡が残留した場合、半導体装置のケース材の一部に形成された空気抜き孔だけでは当該微小な気泡が除去できない可能性がある。半導体素子の上側にあるケース材には半導体装置の絶縁性を担保するための絶縁層が存在しているが、半導体素子の上側の領域に気泡が残留した際、絶縁層へのダメージが懸念される。
本発明は上記の課題に鑑みてなされたものであり、その目的は、樹脂注入工程で発生する微小気泡の残留を抑制し、かつ樹脂で封止したい領域への封止材の流入を容易にすることが可能な半導体装置およびその製造方法、ならびにそのような半導体装置を有する電力変換装置を提供することである。
本発明に係る半導体装置は、絶縁基板と、半導体素子と、導体基板と、ケース材とを備える。絶縁基板は絶縁層を含む。半導体素子は絶縁基板の上方に接続される。導体基板は半導体素子の上方に接続される。ケース材は絶縁基板、半導体素子および導体基板と平面視において重なる領域を避けるように取り囲む。絶縁層の主表面には互いに間隔をあけて複数の金属パターンが配置される。複数の金属パターンのうち隣り合う1対の金属パターンの間には溝が形成されている。導体基板には、溝と平面視において重なる位置に貫通孔が形成されている。ケース材に囲まれる領域には封止材が充填される。
本発明に係る半導体装置の製造方法においては、まず絶縁層を含む絶縁基板の上方に、半導体素子を挟むように、導体基板が接合される。絶縁基板、半導体素子、および導体基板が、ケース材に囲まれるように設置される。ケース材に囲まれた領域に封止材が供給されることにより、半導体素子が封止される。ケース材は、絶縁基板、半導体素子および導体基板と平面視において重なる領域を避けるように取り囲む。絶縁層の主表面には互いに間隔をあけて複数の金属パターンが形成される。複数の金属パターンのうち隣り合う1対の金属パターンの間には溝が形成される。導体基板には、溝と平面視において重なる位置に貫通孔が形成される。
本発明によれば、ケース材が導体基板などと平面視において重なる領域を避けるように取り囲むことから、樹脂注入工程で発生する微小気泡の残留が抑制される。金属パターンによる溝と平面視において重なる位置に貫通孔が形成されることにより、所望の領域に容易に封止材が流入され、未充填部分の残存が抑制される。
以下、本発明の実施の形態について図に基づいて説明する。
実施の形態1.
まず本実施の形態の半導体装置の構成について、図1~図3を用いて説明する。なお図1は図2および図3の平面図の左右方向に延びる線に沿う断面図であり、概ね図1の左右方向が図2および図3の左右方向に対応している。ただし図2および図3において半導体素子4は左右方向に対してややずれた位置関係となるように並んでいるため、図1では部分的に図2および図3の平面図を半導体素子が左右方向に沿って並ぶように修正された構成となっている。
実施の形態1.
まず本実施の形態の半導体装置の構成について、図1~図3を用いて説明する。なお図1は図2および図3の平面図の左右方向に延びる線に沿う断面図であり、概ね図1の左右方向が図2および図3の左右方向に対応している。ただし図2および図3において半導体素子4は左右方向に対してややずれた位置関係となるように並んでいるため、図1では部分的に図2および図3の平面図を半導体素子が左右方向に沿って並ぶように修正された構成となっている。
図1~図3を参照して、本実施の形態の半導体装置101は、家電用、産業用または自動車用などに広く用いられる半導体パワーモジュールである。半導体装置101は、ケース材1と、第1の絶縁基板としての絶縁基板2と、導体基板3Pと、半導体素子4と、ケース材1内に充填される封止材5とを主に備えている。ケース材1は平面視において矩形の枠状を有しており、絶縁基板2、導体基板3Pおよび半導体素子4と平面視において重なる領域を避けるように取り囲んでいる。ただし後述するように、ケース材1の一部である載置部1Fは、絶縁基板2上に載置されるためこれと部分的に重なっていてもよい。
特に図1に示すように、絶縁基板2は、放熱金属板2Cと、放熱金属板2Cの上に積層された絶縁層2Dと、絶縁層2D上の一部に形成された金属パターン2Pとを含んでいる。特に図2および図3に示すように、絶縁基板2は、たとえば矩形の平面形状を有している。言い換えれば、絶縁基板2の一方の主表面2Aおよび他方の主表面2Bは図1に示すような矩形状を有している。したがって放熱金属板2Cおよび絶縁層2Dはいずれも矩形の平板形状を有している。
図1では、たとえば絶縁基板2の最下部を繋いでできる面を一方の主表面2Aとし、最上部を繋いでできる面を他方の主表面2Bとしている。したがって他方の主表面2Bは、金属パターン2Pが形成された領域においては金属パターン2Pの最上面となり、金属パターン2Pが形成されない領域においては絶縁層2Dの最上面となる。
つまり半導体装置101においては、絶縁基板2の一部である絶縁層2Dの主表面、すなわち絶縁層2Dの他方の主表面2Bには、互いに間隔をあけて複数の金属パターン2Pが配置されている。金属パターン2Pは絶縁層2Dの他方の主表面2Bの一部の上に互いに間隔をあけて複数形成されるため、その平面視におけるサイズは放熱金属板2Cおよび絶縁層2Dよりも小さい。なお金属パターン2Pも放熱金属板2Cおよび絶縁層2Dと同様に矩形の平面形状を有することが好ましい。
絶縁層2Dは放熱性と絶縁性との双方を備えることが求められる。具体的には、絶縁層2Dは、樹脂材料内にセラミック材料を埋め込んだ樹脂硬化物により構成されることが好ましいが、セラミック材料のみにより構成されてもよい。また絶縁層2Dに用いられるセラミック材料を構成する粉末材料としては主にアルミナ(Al2O3)、二酸化珪素(SiO2)、窒化アルミニウム(AlN)、窒化ホウ素(BN)からなる群から選択されるいずれかが用いられることが好ましい。ただしこれらに限らず、絶縁層2Dに用いられるセラミック材料を構成する粉末材料として窒化珪素(Si3N4)、ダイヤモンド、窒化珪素(SiC)、酸化ホウ素(B2O3)からなる群から選択されるいずれかが用いられてもよい。さらに上記粉末材料として、シリコーン樹脂またはアクリル樹脂などの樹脂性の粉末材料が用いられてもよい。
絶縁層2Dのセラミックの粉末形状は球状であることが好ましいが、これに限らず、破砕状、粒状、鱗片状、凝集体からなる群から選択されるいずれかであってもよい。絶縁層2Dに含まれるセラミックの粉末の充填量は、絶縁層2Dに要求される放熱性および絶縁性が得られるに足る量であればよい。
絶縁層2Dに用いられる樹脂材料としては通常エポキシ樹脂が用いられる。しかしこれに限らず、絶縁層2Dに用いられる樹脂材料はポリイミド樹脂、シリコーン樹脂、アクリル樹脂からなる群から選択されるいずれかであってもよい。つまり絶縁層2Dには絶縁性と接着性との双方を兼ね備えた任意の樹脂材料を用いることができる。
絶縁基板2においては、絶縁層2Dは、金属板としての放熱金属板2Cと一体となるよう接合されていることが好ましい。このような絶縁基板2を用いることにより部材数を低減できるうえ、絶縁基板2の製造工程を簡略化することができる。
放熱金属板2Cは、半導体素子4の駆動時に発する熱を半導体装置101の外側に、すなわち一方の主表面2Aからその下側に、放出するための部材である。
金属パターン2Pは、図示されるように樹脂製の絶縁層2D上に形成される、たとえば銅などの金属の薄膜である。金属パターン2Pは、その上方に配置される図示されない外部への接続端子などと電気的に接続されているとともに、半導体素子4とも電気的に接続されている。
特に図2および図3に示すように、金属パターン2Pは、図の左右方向に2分割されており、かつ上記のように2分割されたうちの左半分の金属パターン2Pはさらに上下方向に3分割されている。この左右方向の2分割は、半導体装置101のP側およびN側を示している。ここでは左側がP側で右側がN側であってもよく、その逆であってもよい。また左半分の3分割された金属パターン2Pのそれぞれは、U相とV相とW相とに分かれている。すなわち上記3分割された金属パターン2Pのそれぞれの真上に接合された3つの半導体素子4は、U相用、V相用、W相用のそれぞれとして使い分けられる。
以上のように複数に分けられた金属パターン2Pのうち隣り合う1対の金属パターン2Pの間には、溝2Gが形成されている。この溝2Gは、1対の隣り合う金属パターン2Pの間に、平面視において直線状に延びるように形成されている。
半導体素子4は、たとえば大電流を高速スイッチングするIGBT(Insulated Gate Bipolar Transistor)、または還流用のダイオードなどの電力用の素子が搭載された部材である。半導体素子4はたとえばシリコン(Si)または炭化珪素(SiC)の単結晶などにより形成されたチップ形状の部材である。しかしこれらに限らず半導体素子4は、たとえば窒化ガリウム(GaN)またはダイヤモンドのような珪素よりもバンドギャップの大きい、いわゆるワイドバンドギャップ半導体により形成されてもよい。また半導体素子4の形成される数については、図1~図3に示す数に限らず、使用用途に応じて必要な任意の数とすることができる。
半導体素子4は、図1の下側の主表面としての一方の主表面4Aと、一方の主表面4Aと反対側すなわち図1の上側の主表面としての他方の主表面4Bとを有している。半導体素子4は絶縁基板2の特に金属パターン2Pの上方に、第1接合材6Aにより接続されている。すなわち半導体素子4の一方の主表面4Aと金属パターン2Pの最上面(絶縁基板2の一方の主表面2A)とが、第1接合材6Aにより接合されている。
また半導体素子4の上方には、導体基板3Pが接続されている。導体基板3Pは、図1の下側の主表面としての一方の主表面3Aと、一方の主表面3Aと反対側すなわち図1の上側の主表面としての他方の主表面3Bとを有し、図3に示すようにたとえば矩形の平面形状を有する部材である。言い換えれば、導体基板3Pの一方の主表面3Aおよび他方の主表面3Bは図3に示すような矩形状を有している。導体基板3Pの一方の主表面3Aと半導体素子4の他方の主表面4Bとは、第2接合材6Bにより接合されている。
導体基板3Pにおいては、一方の主表面3Aからその反対側の他方の主表面3Bに達する貫通孔7が形成されている。貫通孔7は、図2および図3に示すように、導体基板3のうち、金属パターン2Pにより形成された溝2Gと平面視において重なる位置に形成されている。図2および図3に示すように、貫通孔7はたとえば円形の平面形状を有していることが好ましい。これは後述するように、封止材5をケース材1内に供給する際に、貫通孔7内に封止材5を噴出するノズルを差し込むためであり、貫通孔7が円形の平面形状を有することにより、当該ノズルの差し込みが容易となる。また上記のようにノズルを差し込むため、貫通孔7は平面視においてノズルの径よりも大きいサイズを有することが好ましい。
図2に示すように、ケース材1は長辺(図2の上下方向)および短辺(図2の左右方向)を有する矩形の平面形状を有している。導体基板3Pの貫通孔7は、平面視においてケース材1に取り囲まれる領域の、ケース材1の長辺を3等分したときの中央に配置され、かつケース材1の短辺を3等分したときの中央に配置される領域(図2中に斜線で示す)内に形成される。なお図2においてケース材1に取り囲まれる領域の長辺側および短辺側を3等分する線は、一点鎖線で示されている。
半導体装置101は、電極端子8をさらに備えている。電極端子8は、半導体装置101の内部と外部との電気的接続を可能とするための部材である。すなわち電極端子8は、半導体装置101内に配置される半導体素子4との間の電気信号の入出力を可能としている。
図2および図3に示すように、電極端子8は、ケース材1の枠状部分の長辺を構成する部分に部分的に埋め込まれるように、互いに間隔をあけて複数、配置されることが好ましい。図1においては2つまたは3つの電極端子8が、長辺方向に関して隣り合うように配置されている。
図1に示すように、電極端子8は、ケース材1の延びる図1の上下方向に延びる鉛直延在部分8Aと、導体基板3Pの一方の主表面3Aなどに沿う図1の左右方向に延びる水平延在部分8Bと、これらの間の部分にて電極端子8を屈曲させる屈曲部8Cとを有している。鉛直延在部分8Aは、その大部分がケース材1の本体部分の内部に埋め込まれており、その最上部の端部のみがケース材1から露出している。このケース材1から露出した鉛直延在部分8Aが、半導体装置101の外部と電気的に接続可能となっている。また水平延在部分8Bは屈曲部8Cに比較的近い領域のみケース材1の本体部分の内部に埋め込まれており、残りの大部分はそこから露出してケース材1に囲まれる領域内に配置される。そして上記残りの大部分はケース材1の短辺の延在方向に沿って延びており、導体基板3Pと電気的に接続されている。図2(B)に示すように、電極端子8の水平延在部分8Bと導体基板3Pとは、たとえば第3接合材6Cにより接合されている。
絶縁基板2の放熱金属板2Cおよび金属パターン2P、導体基板3Pおよび電極端子8は通常銅により形成される。ただしこれに限らず、必要な放熱特性を有する他の任意の導体材料とすることができる。たとえば上記各部材はアルミニウムまたは鉄により形成されてもよく、これら(銅、アルミニウムおよび鉄)を適宜複合した材料により形成されてもよい。また上記各部材を構成する材料として、銅/インバー/銅の3層が積層された複合材料などが用いられてもよい。あるいは上記各部材を構成する材料として、SiCAl、CuMoなどの合金材料が用いられてもよい。また上記各部材の表面は通常ニッケルめっき膜が形成されるが、ニッケルめっき膜に限らず、たとえば金めっき膜または錫めっき膜が形成されてもよい。あるいは必要な電流と電圧とを半導体素子に供給できる構造である限り、上記各部材の表面にめっき膜が形成されなくてもよい。さらに金属パターン2P、導体基板3Pおよび電極端子8の表面には、封止材5との密着性を向上させるために表面に微小な凹凸が設けられていてもよく、またプライマー処理によりその表面に密着性向上剤が供給されてもよい。密着性向上剤としては、シランカップリング剤、ポリイミド、エポキシ樹脂から選択されるいずれかが用いられることが好ましい。ただし金属パターン2P、導体基板3Pおよび電極端子8の表面の、封止材5との密着性を向上させることが可能な限り、密着性向上剤として上記以外の材料が用いられてもよい。
また第1接合材6A、第2接合材6Bおよび第3接合材6Cとしては、いずれも主にはんだ材料が用いられるがこれに限らず、所望の導電性および強度を有する任意の材料が用いられる。たとえば第1接合材6A、第2接合材6Bおよび第3接合材6Cとしてはんだの他に銀(Ag)または銅(Cu)の焼結材料が用いられてもよい。
ケース材1は、半導体装置101の最外部に配置されることにより、絶縁基板2、導体基板3Pおよび半導体素子4などを取り囲む箱のような態様を有している。ケース材1は主にPPS(PolyPhenylene Sulfide)により形成されるが、これに限らず、LCP(Liquid Crystal Polymer)またはPBT(PolyButylene Terephthalate)などの熱可塑性材料が用いられてもよい。ケース材1としては、耐熱性があり成形性に富む任意の材料を用いることができる。
ケース材1は、図1などにおける最下部を構成する一方の主表面1Aと、図1などにおける最上部を構成する他方の主表面1Bとを有しており、これらの間において上記材質の部材が図1の上下方向に延びることにより、ケース材1の本体部分を構成している。またケース材1は、これが枠状を有することによりこれに囲まれる領域に対向する表面としての内壁面1Cを有している。さらにケース材1は、特に一方の主表面1A側の比較的下方の領域において内底面1Dを有している。内底面1Dは、ケース材1の下部において本体部分が図2の左右方向に、すなわち一方の主表面1Aに沿うように延びる領域の最上部であり、上記囲まれる領域内の底面を構成する他の主表面として形成される。ケース材1の一方の主表面1Aは、その平面視における最も外側の部分は他方の主表面1Bに対向し、それよりも内側の部分は内底面1Dに対向している。
図1に示すように、ケース材1の長辺の内壁面1C(内壁面の少なくとも一部)からは、ケース材1が囲む領域の側に向けて、載置部1Fが延びている。載置部1Fはケース材1の一方の主表面1A側の比較的下方の領域において、絶縁基板2の平面視における他方の主表面2Bの一部(たとえば最外部)に接触するよう、他方の主表面2B上に載置される部分である。
ケース材1の載置部1Fが絶縁基板2の他方の主表面2Bの一部に接触し、また図1に示すようにケース材1の内壁面1Cの最下部(載置部1Fよりさらに下方)が放熱金属板2Cの端面に接触する。これらの接触部分においてはケース材1と絶縁基板2とが接合されることで、ケース材1と絶縁基板2とにより容器状の部材が構成されている。したがって絶縁基板2の表面の少なくとも一部は、ケース材1の表面と接着されており、これにより上記のように容器状の部材が構成される。この容器状の部材の内部、すなわち導体基板3Pおよび半導体素子4などが配置される領域を埋めるように、ケース材1に囲まれる領域には封止材5が充填されている。半導体装置101においては絶縁基板2が上記容器状の部材の底部全面を覆うように配置され、ケース材1が容器状の部材の側部全面を構成するように配置される。両者が隙間なく接着されるため、上記容器状の部材内に封止材5を、そこから漏れないように注入することができる。
封止材5は上記容器状の部材内の空間を充填するため、たとえばゲル状の物質が固化されたものである。具体的には、たとえば封止材5としてエポキシ樹脂が用いられるが、これに限らず、所望の弾性率および耐熱性を有する任意の樹脂材料を使用可能である。たとえば封止材5としてエポキシ樹脂の他にシリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂からなる群から選択されるいずれかが用いられてもよい。封止材5としては、絶縁性と接着性とを兼ね備えた任意の材料を用いることができる。
次に、図4~図6を用いて、本実施の形態の半導体装置101の製造方法について簡単に説明する。
図4を参照して、まず絶縁基板2、導体基板3Pおよび半導体素子4が準備される。なお絶縁基板2の金属パターン2Pは、厚みが0.1mm以上1mm以下程度であることが好ましい。金属パターン2Pは、絶縁層2Dの他方の主表面2B上に一般公知の印刷法などにより上記膜厚の金属層がたとえばプレス加工により形成され、その後一般公知の写真製版技術などにより当該金属層が所望の平面形状にパターニングされることにより形成される。ただし金属パターン2Pは、先に所望の平面形状および厚みにパターニングされた金属製の部材がその後プレス加工されることにより絶縁層2Dの他方の主表面2B上に形成されてもよい。以上により、絶縁層2Dの他方の主表面2Bには、互いに間隔をあけて複数の金属パターン2Pが形成され、複数の金属パターン2Pのうち隣り合う1対の金属パターン2Pの間には溝2Gが形成される。
また導体基板3Pは、たとえばリードフレームのような、銅などの金属材料の平板のみからなる構成である。導体基板3Pの厚みは0.1mm以上1mm以下であることが好ましい。導体基板3Pには、最終的に溝2Gと平面視において重なる位置において、一方の主表面3Aからその反対側の他方の主表面3Bに達する貫通孔7が形成される。貫通孔7が形成される位置は上記のとおり、平面視においてケース材1に取り囲まれる領域の長辺および短辺のそれぞれを3等分したときの中央に配置される領域内である。
次に、絶縁層2Dを含む絶縁基板2の上方に、半導体素子4を挟むように、導体基板3Pが接合される。具体的には、たとえば絶縁基板2の最上面である金属パターン2Pの上に、半導体素子4の一方の主表面4Aが、第1接合材6Aを介して接合される。また導体基板3Pの最下面の上に、半導体素子4の他方の主表面4Bが、第2接合材6Bを介して接合される。
図5を参照して、図4の工程において互いに積層された絶縁基板2、導体基板3Pおよび半導体素子4の組が、ケース材1に囲まれるように、ケース材1の枠体内に収まるように設置される。具体的には、特にケース材1の比較的下方の領域が絶縁基板2の表面の一部であるその端面およびそれに隣接する他方の主表面2Bの一部の領域などに接触し、ケース材1に嵌合されるように設置されることが好ましい。これによりケース材1の表面の一部と絶縁基板2の表面の一部とが隙間なく接触すれば、両者により容器状の部材が形成され、当該容器状の部材の内部に封止材5などを供給することが可能となる。
ケース材1は枠状であり、絶縁基板2、半導体素子4および導体基板3Pと平面視において重なる領域を避けるようにこれらを取り囲む(載置部1Fが絶縁基板2上に乗り上げる領域を除く)。このためケース材1は、絶縁基板2、半導体素子4および導体基板3Pを覆わずこれらをケース材1から露出するように配置される。
またケース材1の本体部分の内部にその大部分が埋め込まれた電極端子8の、水平延在部分8Bがケース材1から露出した部分が、第3接合材6Cにより、導体基板3Pの他方の主表面3Bに接合される。
図6を参照して、図5の工程においてケース材1に囲まれた容器状の部材内の領域に封止材5が供給されることにより、ケース材1内の絶縁基板2、導体基板3Pおよび半導体素子4の各部材が封止される。具体的には、たとえば導体基板3Pに形成された貫通孔7に、封止材5の供給用のノズルNZが挿入され、そのノズルNZの先端部からたとえばゲル状の封止材5が噴出される。ノズルNZは先端部が下側を向くように挿入されるため、噴出された封止材5は、たとえばノズルNZの下方から絶縁基板2の他方の主表面2B上の領域を流れ、その後導体基板3Pの他方の主表面3B上の領域側へ、図中の矢印が示す流れFのように流れる。以上に示す射出成形工程により、封止材5は、ケース材1内の全領域を充填するように配置される。ケース材1および絶縁基板2により形成される容器状の部材内を充填する封止材5は、その固化により固形部材として配置される。
次に、図7および図8を参照しながら、本実施の形態の作用効果、およびより好ましい構成について説明する。
本実施の形態の半導体装置101は、ケース材1が絶縁基板2、導体基板3Pおよび半導体素子4などと平面視において重なる領域を避けるように取り囲んでいる。つまりケース材1は半導体素子4などの上側の領域を覆っていない。このため半導体装置の製造時の樹脂注入工程(図6参照)において充填される封止材5内に微小な気泡が残留したとしても、ケース材1の他方の主表面1Bの矩形の開口部から、ケース材1の上方に向けて高効率にその気泡を排出することができる。また導体基板3Pの真上にはケース材1が存在しないとともに絶縁層なども存在しないため、導体基板3Pの真上の領域の配置部材が封止材5内の残留気泡に因りダメージを受ける可能性を排除することができる。
また本実施の形態の半導体装置101は、導体基板3Pに形成された貫通孔7が、絶縁基板2の金属パターン2Pにより形成される溝2Gと平面視において重なる位置に配置される。このため、貫通孔7に挿入されたノズルNZを用いて封止材5をケース材1内に噴出する際に、ノズルNZの先端から出た封止材5がすぐに溝2G内に到達する。このためそのまま封止材5の注入を継続することで、封止材5が、溝2G内をその延在方向に沿って、すなわち金属パターン2Pの配置に沿うように流通しながらケース材1内を充填する。このため図7に示すような、金属パターン2Pに隣接する領域における封止材5の未充填部61を減らすことができ、より信頼性の高い半導体装置101を提供することができる。
図2および図3に示すように、溝2Gは1対の隣り合う金属パターン2Pの間に、平面視において直線状に延びるように形成されている。このため、溝2G内に到達した封止材5は、溝2G内を金属パターン2Pの配置に沿うようにスムーズに流通しながらケース材1内を充填することができる。
また貫通孔7は、ケース材1に取り囲まれる領域の長辺を3等分したときの中央に配置され、かつケース材1に取り囲まれる領域の短辺を3等分したときの中央に配置される。このためそこからケース材1内の各隅部までの距離のばらつきを小さくすることができる。したがって、貫通孔7から噴出される封止材5はそこを中心として放射するように流動することから、半導体装置101の平面視における角部を含め、その全体に隙間なく、封止材5を充填することができる。仮に貫通孔7が平面視におけるケース材1内の隅部に配置された場合、その隅部から他の隅部までの距離の差が大きくなり、その隅部から非常に遠い隅部まで封止材5が行き渡りにくくなる場合がある。しかし貫通孔7が中央に配置されることによりそのような懸念を排除できる。
図8を参照して、その他、本実施の形態の半導体装置101においては、ノズルNZを挿入して封止材5を供給するための貫通孔7は、その平面視における最大幅Rが1mm以上10mm以下であることが好ましい。ここで最大幅は、貫通孔7の平面形状が円形である場合にはその直径となり、楕円形である場合にはその長軸方向の最大幅となる。仮に貫通孔7の上記最大幅が1mm未満であればノズルNZの断面積も小さくなりそこからの封止材5の噴出速度が遅くなる不具合が生じ得る。また仮に貫通孔7の上記最大幅が10mmを超えれば、貫通孔7から封止材5が不必要に漏れ出す可能性がある。このため貫通孔7のサイズは上記範囲であることが好ましい。なお貫通孔7の平面視における最大幅は、上記範囲の中でも2mm以上5mm以下であることが特に好ましい。
また本実施の形態においては、導体基板3Pに設けられた貫通孔7から封止材5が注入される。これにより、当該封止材5が流動できるスペースは、導体基板3Pと絶縁基板2とに挟まれた領域(半導体素子4が配置される領域およびそれに隣接する領域など)である狭小部9に限定される。すなわちケース材1内に供給された封止材5は、優先的に狭小部9を流通するように拡がる。このため封止材5は優先的に狭小部9を充填することができる。狭小部9への封止材5の充填性を高める観点からは、狭小部9の図8の上下方向の高さ、すなわち導体基板3Pと絶縁基板2(金属パターン2P)との最小の間隔すなわち図8の上下方向に関する距離d1は0.2mm以上3mm以下であることが好ましい。仮に上記距離d1が0.2mmより小さければ封止材5の充填性が低下し、3mmより大きければ半導体素子4などの実装が困難になる。
狭小部9には半導体素子4が配置されるため、半導体装置101全体の信頼性に大きく影響する部分である。このため、狭小部9に封止材5を隙間なく全体に充填させることにより、半導体装置101全体の信頼性をより高めることができる。
半導体装置101においてはケース材1の上部が開口部を有する開放系となっており、かつ導体基板3Pの端面3Eとケース材1の内壁面1Cとの間には開口部10が設けられている。封止材5などの樹脂封止工程において狭小部9がすべて封止材5で充填された後は、図6に矢印Fで示すように封止材5が上方へ回り込み、開口部10を通じて封止材5が流動することになる。さらにその後は開口部10から図6に矢印Fで示すように封止材5が上方へ回り込み、導体基板3Pの上方まで封止材5を充填することができる。
ここで上記開口部10の寸法、すなわち導体基板3Pの端面3Eとケース材1の内壁面1Cとの、たとえば絶縁層2Dの主表面に沿う方向である図8の左右方向の距離d2が0.25mm以上3mm以下であることが好ましい。仮に上記距離d2が0.25mmより小さければ各部材の組立時(図5参照)に寸法誤差を吸収できなくなる。また上記距離d2が3mmより大きければ狭小部9の充填より開口部10への樹脂流動が優先され、狭小部9に封止材5が供給されにくくなるため、ケース材1内の領域全体を隙間なく封止材5で充填することが困難になる。このため距離d2を上記数値範囲内とすれば、狭小部9に封止材5を隙間なく全体に充填させることにより、半導体装置101全体の信頼性をより高めることができる。
実施の形態2.
図9を参照して、本実施の形態の半導体装置201は、基本的に実施の形態1の半導体装置101と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし半導体装置201においては、半導体素子4の上方に接続される導体基板3P1が、他の部材と併せて第2の絶縁基板としての絶縁基板3を構成している。この点において半導体装置201は、半導体素子4の上方に接続される導体基板3Pが、他の部材から独立しそれ単体でリードフレームなどの金属導体部材を構成する実施の形態1の半導体装置101と、構成上異なっている。
図9を参照して、本実施の形態の半導体装置201は、基本的に実施の形態1の半導体装置101と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし半導体装置201においては、半導体素子4の上方に接続される導体基板3P1が、他の部材と併せて第2の絶縁基板としての絶縁基板3を構成している。この点において半導体装置201は、半導体素子4の上方に接続される導体基板3Pが、他の部材から独立しそれ単体でリードフレームなどの金属導体部材を構成する実施の形態1の半導体装置101と、構成上異なっている。
具体的には、絶縁基板3は、絶縁基板2と互いに間隔をあけてその真上に、平面的に重なるように配置されている。絶縁基板3は、絶縁層3Cと、絶縁層3Cの図9における下側の主表面上に形成された導体基板3P1と、絶縁層3Cの図9における上側の主表面上に形成された導体基板3P2とを有している。ここでは図9の絶縁基板3の最下部を繋いでできる面を一方の主表面3Aとし、最上部を繋いでできる面を他方の主表面3Bとしている。したがって他方の主表面3Bは、導体基板3P2が形成された領域においては導体基板3P2の最上面となり、導体基板3P2が形成されない領域においては絶縁層3Cの最上面となる。なお図9における導体基板3P2の形状および数などの配置態様については簡略化して示されており、実際には図9が示す態様とは異なっていてもよい。
導体基板3P1および導体基板3P2は、絶縁層3Cに接合されこれと一体となっているものの、基本的にその材質、厚みなどの特性は実施の形態1において独立に配置されるリードフレームとしての導体基板3Pと同様であるため、ここではその説明を繰り返さない。
本実施の形態においては、半導体素子4の一方の主表面4Aと金属パターン2Pの最上面(絶縁基板2の一方の主表面2A)とが、第1接合材6Aにより接合され、絶縁基板3(導体基板3P1)の一方の主表面3Aと半導体素子4の他方の主表面4Bとは、第2接合材6Bにより接合されている。また導体基板3P2と電極端子8とが第3接合材6Cにより接合されている。
この半導体素子4と導体基板3P1との接続においては、第2接合材6Bの接続範囲の指定のため、導体基板3P1の下側の主表面(一方の主表面3A)の一部の領域のみにレジスト剤が設けられてもよい。またこのレジスト剤は、導体基板3P1の下側の主表面上のみならず、絶縁層3Cの主表面、および導体基板3P2の上側の主表面(他方の主表面3B)の一部の領域のみに設けられてもよい。
絶縁層3Cは、他の部材と同様に矩形の平面形状を有する平板部材である。絶縁層3Cは基本的に絶縁基板2の絶縁層2Dと同じ材質により形成されるためここではその説明を繰り返さない。ただし絶縁層3Cは、ガラス繊維製のクロスを重ねたものにエポキシ樹脂を含浸させたガラスエポキシ基板であってもよい。
本実施の形態においては、絶縁基板2と導体基板との最小の間隔が0.2mm以上3mm以下である。つまり本実施の形態においては、複数の導体基板3P1,3P2のうち最も絶縁基板2に近い導体基板は導体基板3P1である。このため絶縁基板2と導体基板3P1との最小の間隔が0.2mm以上3mm以下であることが好ましい。
また本実施の形態においては、導体基板3P1(または導体基板3P2)の端面3Eとケース材1の内壁面1Cとの、たとえば絶縁層2Dの主表面に沿う方向である図8の左右方向の距離が0.25mm以上3mm以下であることが好ましい。
次に、本実施の形態の作用効果について説明する。本実施の形態の作用効果は基本的に実施の形態1の作用効果と同様であるため当該同様である部分の説明を繰り返さないが、以下について補足的に説明する。
本実施の形態の半導体装置201は、実施の形態1の半導体装置101の半導体素子4の上方に接続された導体基板3Pに対して図9の上下方向に立体的な配線構造を追加したものである。すなわち図9の半導体装置201における絶縁基板3は一般的にPCB(Printed Circuit Board)と呼ばれる基板であり、半導体装置201の回路配線を担っている。また絶縁基板3においては、絶縁層3Cを挟むようにその上下に導体基板3P1,3P2が配置されるため、導体基板3P1,3P2のレイアウトを適宜変更することにより幅広い数の配線パターンを形成することができる。さらに絶縁基板3が複数の導体基板3P1,3P2を有するため、これらのうち一部をたとえば半導体素子4に含まれるトランジスタのコレクタに接続させ、他の一部をたとえば同トランジスタのエミッタに接続することができる。コレクタに接続する導体基板3P1,3P2とエミッタに接続する導体基板3P1,3P2とを互いに近接すると同時にほぼ平行となるように配置することができる。これにより、トランジスタのコレクタに接続する回路面から発生する磁界と、トランジスタのエミッタに接続する回路面から発生する磁界とをキャンセルさせることができる。したがって大電流を通電する半導体装置201の信頼性をより高めることができる。
実施の形態3.
本実施の形態は、上述した実施の形態1~2にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態3として、三相のインバータに本発明を適用した場合について説明する。
本実施の形態は、上述した実施の形態1~2にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態3として、三相のインバータに本発明を適用した場合について説明する。
図10は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。図10に示す電力変換システムは、電源1000、電力変換装置2000、負荷3000から構成される。電源1000は、直流電源であり、電力変換装置2000に直流電力を供給する。電源1000は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成することとしてもよい。また、電源1000を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
電力変換装置2000は、電源1000と負荷3000の間に接続された三相のインバータであり、電源1000から供給された直流電力を交流電力に変換し、負荷3000に交流電力を供給する。電力変換装置2000は、図6に示すように、入力される直流電力を交流電力に変換して出力する主変換回路2010と、主変換回路2010を制御する制御信号を主変換回路2010に出力する制御回路2030とを備えている。
負荷3000は、電力変換装置2000から供給された交流電力によって駆動される三相の電動機である。なお、負荷3000は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置2000の詳細を説明する。主変換回路2010は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源1000から供給される直流電力を交流電力に変換し、負荷3000に供給する。主変換回路2010の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路2010は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路2010の各スイッチング素子および各還流ダイオードの少なくともいずれかを、上述した実施の形態1~2のいずれかの半導体装置101,201,202,301に相当する半導体モジュール2020によって構成する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路2010の3つの出力端子は、負荷3000に接続される。
また、主変換回路2010は、上記の各スイッチング素子および各還流ダイオードの少なくともいずれか(以下「(各)スイッチング素子」と記載)を駆動する駆動回路(図示なし)を備えている。しかし駆動回路は半導体モジュール2020に内蔵されていてもよいし、半導体モジュール2020とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路2010のスイッチング素子を駆動する駆動信号を生成し、主変換回路2010のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路2030からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)となり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
制御回路2030は、負荷3000に所望の電力が供給されるよう主変換回路2010のスイッチング素子を制御する。具体的には、負荷3000に供給すべき電力に基づいて主変換回路2010の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路2010を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路2010が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路2010のスイッチング素子と還流ダイオードとして実施の形態1~2にかかるパワーモジュールを適用するため、絶縁基板2と絶縁基板3または導体基板3Pとの間の領域の封止材5の充填性向上などの効果を実現することができる。
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータやAC/DCコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
以上に述べた各実施の形態(に含まれる各例)に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 ケース材、1A,2A,3A,4A 一方の主表面、1B,2B,3B,4B 他方の主表面、1C 内壁面、1D 内底面、1F 載置部、2 絶縁基板、2C 放熱金属板、2D,3C 絶縁層、2G 溝、2P 金属パターン、3E 端面、3P,3P1,3P2 導体基板、4 半導体素子、5 封止材、6A 第1接合材、6B 第2接合材、6C 第3接合材、7 貫通孔、8 電極端子、8A 鉛直延在部分、8B 水平延在部分、8C 屈曲部、9 狭小部、10 開口部、61 未充填部、101,201 半導体装置、1000 電源、2000 電力変換装置、2010 主変換回路、2030 制御回路、3000 負荷。
Claims (10)
- 絶縁層を含む絶縁基板と、
前記絶縁基板の上方に接続された半導体素子と、
前記半導体素子の上方に接続された導体基板と、
前記絶縁基板、前記半導体素子および前記導体基板と平面視において重なる領域を避けるように取り囲むケース材とを備え、
前記絶縁層の主表面には互いに間隔をあけて複数の金属パターンが配置され、
前記複数の金属パターンのうち隣り合う1対の前記金属パターンの間には溝が形成されており、
前記導体基板には、前記溝と平面視において重なる位置に貫通孔が形成されており、
前記ケース材に囲まれる領域には封止材が充填される、半導体装置。 - 前記絶縁基板において、前記絶縁層は、金属板と一体となるよう接合されている、請求項1に記載の半導体装置。
- 前記溝は、前記1対の隣り合う金属パターンの間に、平面視において直線状に延びるように形成されている、請求項1または2に記載の半導体装置。
- 前記ケース材は長辺および短辺を有する矩形の平面形状を有し、
前記貫通孔は、前記ケース材に取り囲まれる領域の前記長辺を3等分したときの中央に配置され、かつ前記短辺を3等分したときの中央に配置される領域内に形成される、請求項1~3のいずれか1項に記載の半導体装置。 - 前記貫通孔は平面視において最大幅が1mm以上10mm以下である、請求項1~4のいずれか1項に記載の半導体装置。
- 前記絶縁基板と前記導体基板との最小の間隔が0.2mm以上3mm以下である、請求項1~5のいずれか1項に記載の半導体装置。
- 前記導体基板の端面と前記ケース材との、前記主表面に沿う方向の間隔が0.25mm以上3mm以下である、請求項1~6のいずれか1項に記載の半導体装置。
- 前記封止材はエポキシ樹脂またはシリコーン樹脂である、請求項1~7のいずれか1項に記載の半導体装置。
- 請求項1~8のいずれか1項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と備えた電力変換装置。 - 絶縁層を含む絶縁基板の上方に、半導体素子を挟むように、導体基板を接合する工程と、
前記絶縁基板、前記半導体素子、および前記導体基板を、ケース材に囲まれるように設置する工程と、
前記ケース材に囲まれた領域に封止材を供給することにより、前記半導体素子を封止する工程とを備え、
前記ケース材は、前記絶縁基板、前記半導体素子および前記導体基板と平面視において重なる領域を避けるように取り囲み、
前記絶縁層の主表面には互いに間隔をあけて複数の金属パターンが形成され、
前記複数の金属パターンのうち隣り合う1対の前記金属パターンの間には溝が形成され、
前記導体基板には、前記溝と平面視において重なる位置に貫通孔が形成される、半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019511062A JP6797285B2 (ja) | 2017-04-06 | 2017-12-06 | 半導体装置およびその製造方法、ならびに電力変換装置 |
CN201780089092.7A CN110462817B (zh) | 2017-04-06 | 2017-12-06 | 半导体装置及其制造方法、以及电力转换装置 |
US16/489,776 US11107756B2 (en) | 2017-04-06 | 2017-12-06 | Semiconductor device and method for manufacturing the same, and power conversion device |
DE112017007415.0T DE112017007415B4 (de) | 2017-04-06 | 2017-12-06 | Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-076014 | 2017-04-06 | ||
JP2017076014 | 2017-04-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
WO2018185974A1 true WO2018185974A1 (ja) | 2018-10-11 |
WO2018185974A9 WO2018185974A9 (ja) | 2019-08-29 |
Family
ID=63713267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2017/043784 WO2018185974A1 (ja) | 2017-04-06 | 2017-12-06 | 半導体装置およびその製造方法、ならびに電力変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11107756B2 (ja) |
JP (1) | JP6797285B2 (ja) |
CN (1) | CN110462817B (ja) |
DE (1) | DE112017007415B4 (ja) |
WO (1) | WO2018185974A1 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088227A (ja) * | 2018-11-28 | 2020-06-04 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置、電力変換装置 |
WO2020136810A1 (ja) * | 2018-12-27 | 2020-07-02 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び電力変換装置 |
WO2020148879A1 (ja) * | 2019-01-18 | 2020-07-23 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び電力変換装置 |
WO2021029150A1 (ja) * | 2019-08-13 | 2021-02-18 | 富士電機株式会社 | 半導体装置 |
JPWO2021117548A1 (ja) * | 2019-12-11 | 2021-06-17 | ||
WO2023042372A1 (ja) * | 2021-09-17 | 2023-03-23 | 三菱電機株式会社 | 半導体装置、及び半導体装置の製造方法 |
US11830856B2 (en) | 2019-03-06 | 2023-11-28 | Semiconductor Components Industries, Llc | Semiconductor package and related methods |
JP7489933B2 (ja) | 2021-02-24 | 2024-05-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018185974A1 (ja) * | 2017-04-06 | 2018-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法、ならびに電力変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
JP2014154679A (ja) * | 2013-02-07 | 2014-08-25 | Daiwa Kogyo:Kk | 半導体モジュール |
JP2015046416A (ja) * | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3206717B2 (ja) * | 1996-04-02 | 2001-09-10 | 富士電機株式会社 | 電力用半導体モジュール |
EP1318547B1 (de) * | 2001-12-06 | 2013-04-17 | ABB Research Ltd. | Leistungshalbleiter-Modul |
WO2007060854A1 (ja) | 2005-11-28 | 2007-05-31 | Seiko Epson Corporation | 有機発光装置の製造方法、有機発光装置および電子機器 |
JP6120704B2 (ja) * | 2013-07-03 | 2017-04-26 | 三菱電機株式会社 | 半導体装置 |
JP6287620B2 (ja) | 2014-06-23 | 2018-03-07 | 富士電機株式会社 | 半導体装置およびその製造方法 |
WO2018185974A1 (ja) * | 2017-04-06 | 2018-10-11 | 三菱電機株式会社 | 半導体装置およびその製造方法、ならびに電力変換装置 |
-
2017
- 2017-12-06 WO PCT/JP2017/043784 patent/WO2018185974A1/ja active Application Filing
- 2017-12-06 US US16/489,776 patent/US11107756B2/en active Active
- 2017-12-06 JP JP2019511062A patent/JP6797285B2/ja active Active
- 2017-12-06 DE DE112017007415.0T patent/DE112017007415B4/de active Active
- 2017-12-06 CN CN201780089092.7A patent/CN110462817B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
JP2014154679A (ja) * | 2013-02-07 | 2014-08-25 | Daiwa Kogyo:Kk | 半導体モジュール |
JP2015046416A (ja) * | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11664288B2 (en) | 2018-11-28 | 2023-05-30 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
JP7070373B2 (ja) | 2018-11-28 | 2022-05-18 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置、電力変換装置 |
JP2020088227A (ja) * | 2018-11-28 | 2020-06-04 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置、電力変換装置 |
WO2020136810A1 (ja) * | 2018-12-27 | 2020-07-02 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び電力変換装置 |
JPWO2020136810A1 (ja) * | 2018-12-27 | 2021-02-15 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び電力変換装置 |
JP7053897B2 (ja) | 2019-01-18 | 2022-04-12 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び電力変換装置 |
WO2020148879A1 (ja) * | 2019-01-18 | 2020-07-23 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び電力変換装置 |
JPWO2020148879A1 (ja) * | 2019-01-18 | 2021-09-27 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び電力変換装置 |
US11830856B2 (en) | 2019-03-06 | 2023-11-28 | Semiconductor Components Industries, Llc | Semiconductor package and related methods |
JPWO2021029150A1 (ja) * | 2019-08-13 | 2021-12-23 | 富士電機株式会社 | 半導体装置 |
JP7131708B2 (ja) | 2019-08-13 | 2022-09-06 | 富士電機株式会社 | 半導体装置 |
WO2021029150A1 (ja) * | 2019-08-13 | 2021-02-18 | 富士電機株式会社 | 半導体装置 |
US11984386B2 (en) | 2019-08-13 | 2024-05-14 | Fuji Electric Co., Ltd. | Semiconductor device |
WO2021117548A1 (ja) * | 2019-12-11 | 2021-06-17 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置ならびに電力変換装置 |
JPWO2021117548A1 (ja) * | 2019-12-11 | 2021-06-17 | ||
JP7325536B2 (ja) | 2019-12-11 | 2023-08-14 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP7489933B2 (ja) | 2021-02-24 | 2024-05-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
WO2023042372A1 (ja) * | 2021-09-17 | 2023-03-23 | 三菱電機株式会社 | 半導体装置、及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110462817B (zh) | 2023-11-28 |
JPWO2018185974A1 (ja) | 2020-01-16 |
WO2018185974A9 (ja) | 2019-08-29 |
JP6797285B2 (ja) | 2020-12-09 |
US20200020622A1 (en) | 2020-01-16 |
DE112017007415T5 (de) | 2020-01-02 |
CN110462817A (zh) | 2019-11-15 |
DE112017007415B4 (de) | 2023-01-12 |
US11107756B2 (en) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018185974A1 (ja) | 半導体装置およびその製造方法、ならびに電力変換装置 | |
CN108695261B (zh) | 电力用半导体装置及其制造方法以及电力变换装置 | |
WO2018211751A1 (ja) | 半導体モジュールおよび電力変換装置 | |
US20190393184A1 (en) | Power module and power conversion apparatus | |
JP7042651B2 (ja) | 電力用半導体装置および電力変換装置 | |
JP6575739B1 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
CN113316844A (zh) | 半导体装置、半导体装置的制造方法以及电力变换装置 | |
CN112074954B (zh) | 功率半导体模块及其制造方法以及电力变换装置 | |
JP6999807B2 (ja) | 半導体装置及び電力変換装置 | |
CN110880488B (zh) | 半导体装置及电力转换装置 | |
CN111276448A (zh) | 半导体装置及电力转换装置 | |
WO2021100747A1 (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
JP2021019139A (ja) | 電力用半導体装置及び電力変換装置 | |
JP2019197831A (ja) | 半導体装置およびその製造方法、ならびに電力変換装置 | |
JP7367352B2 (ja) | 半導体モジュール、車両、および半導体モジュールの製造方法 | |
US11887903B2 (en) | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus | |
US20220199476A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
WO2021100199A1 (ja) | 半導体装置およびその製造方法ならびに電力変換装置 | |
JP2021166223A (ja) | 半導体装置、半導体装置を搭載した回路基板、電力変換装置および半導体装置を搭載した回路基板の製造方法 | |
JP2023110389A (ja) | 半導体装置、電力変換装置、および、半導体装置の製造方法 | |
JP2022067375A (ja) | 電力用半導体装置およびその製造方法ならびに電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17904999 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2019511062 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 17904999 Country of ref document: EP Kind code of ref document: A1 |