DE112017007415B4 - Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung - Google Patents

Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung Download PDF

Info

Publication number
DE112017007415B4
DE112017007415B4 DE112017007415.0T DE112017007415T DE112017007415B4 DE 112017007415 B4 DE112017007415 B4 DE 112017007415B4 DE 112017007415 T DE112017007415 T DE 112017007415T DE 112017007415 B4 DE112017007415 B4 DE 112017007415B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor device
semiconductor
wiring substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112017007415.0T
Other languages
English (en)
Other versions
DE112017007415T5 (de
Inventor
Yusuke KAJI
Hodaka Rokubuichi
Satoshi Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017007415T5 publication Critical patent/DE112017007415T5/de
Application granted granted Critical
Publication of DE112017007415B4 publication Critical patent/DE112017007415B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

Halbleiterbauelement (101), das Folgendes aufweist:- ein isolierendes Substrat (2), das eine Isolierschicht (2D) beinhaltet;- ein Halbleiterelement (4), das über dem isolierenden Substrat angeschlossen ist;- ein flaches Leitersubstrat (3P), das über dem Halbleiterelement angeschlossen ist;- einen Elektrodenanschluss (8), welcher durch ein Verbindungsmaterial (6C) mit dem Leitersubstrat (3P) verbunden ist; und- ein Gehäuseteil (1), das einen Bereich umgibt, der sich mit dem isolierenden Substrat, dem Halbleiterelement und dem Leitersubstrat in Draufsicht überlappt, und diesen Bereich frei lässt,- eine Vielzahl von Metallmustern (2P), die so angeordnet sind, dass sie auf einer Hauptoberfläche der Isolierschicht voneinander beabstandet sind,- eine Nut (2G), die zwischen einem Paar benachbarter Metallmuster aus der Vielzahl der Metallmuster gebildet ist,- ein Durchgangsloch (7) im Leitersubstrat, das an einer mit der Nut in der Draufsicht überlappenden Position gebildet wird,- ein Dichtungsmittel (5), das in den vom Gehäuseteil umgebenen Bereich gefüllt wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung. Insbesondere bezieht sich die vorliegende Erfindung auf ein Leistungs-Halbleiterbauelement mit einem isolierenden Substrat, einem Leitersubstrat und einem dazwischenliegenden Halbleiterelement sowie ein Verfahren zu dessen Herstellung. Darüber hinaus bezieht sich die vorliegende Erfindung auf eine Leistungswandlervorrichtung, in der das Leistungshalbleiterbauelement angewendet wird.
  • STAND DER TECHNIK
  • Umrichter in Industrieapparaten und Automobilen sind erforderlich, um eine noch höhere Leistung und Miniaturisierung zu erreichen. Dementsprechend werden die gleichen Anforderungen an die Halbleiterbauelemente gestellt, die im Umrichter enthalten und an der Ansteuerung des Umrichters beteiligt sind. Bei der Miniaturisierung eines Halbleiterbauelements ist es denkbar, Verbesserungen vorzunehmen, wie z.B. die Miniaturisierung eines Halbleiterelements oder die Erhöhung der Strommenge, die an ein Halbleiterelement abgegeben wird. Im Allgemeinen wird zum Verbinden einer Schaltung in einem Halbleiterbauelement ein dicker Aluminiumdraht oder dergleichen mit einem kreisförmigen Querschnitt und einem Durchmesser von ca. 0,5 mm verwendet. Mit zunehmendem Strom zum Ansteuern des Halbleiterbauelements nimmt die im Draht erzeugte Wärmemenge deutlich zu. So wurde als Möglichkeit zur Erhöhung des Stroms zum Ansteuern des Halbleiterbauelements ein Halbleiterbauelement vorgeschlagen, bei dem anstelle des oben beschriebenen Drahtes ein Leitersubstrat wie Kupfer oder ein Schaltungssubstrat mit Kupfer oberhalb eines Halbleiterelements angeordnet ist, um den Durchgang eines größeren Stroms im Vergleich zum Draht zu ermöglichen.
  • Im Halbleiterbauelement, in dem das Leitersubstrat oder das gleichartige Schaltungssubstrat über dem Halbleiterelement angeordnet ist, wird jedoch zwischen einem isolierenden Substrat unter dem Halbleiterelement und dem Leitersubstrat über dem Halbleiterelement ein enger Bereich gebildet, und es ist schwierig, ein Dichtungsmittel wie Harz in den engen Bereich zu füllen. Dementsprechend geben beispielsweise die Internationale Veröffentlichung WO 2007/060854 A1 und die Japanische Patentanmeldungs-Offenlegungsschrift JP 2016- 009 718 A Vorschläge zur Verbesserung der Befüllung in einen mit Harz zu versiegelnden Bereich, indem sie einen Füllpfad in einer Konfiguration bereitstellen, in der eine weitere Komponente über dem mit Harz zu versiegelnden Bereich montiert ist.
  • Die US 2015/0061098 A1 bezieht sich auf eine Halbleitervorrichtung unter Verwendung eines Gehäuses, wobei die Halbleitervorrichtung in der Lage ist, das Auftreten einer Funktionsstörung, die sich aus einem Zuleitungsanschluss ergibt, selbst in einem Fall zu unterdrücken, in dem eine Spannung im Zuleitungsanschluss der Halbleitervorrichtung unter Verwendung des Gehäuses erzeugt wird. Hierzu weist ein Zuleitungsanschluss eine Spannungsabbauform zum Abbauen der Spannung auf, die im Zuleitungsanschluss erzeugt wird.
  • STAND DER TECHNIK
    • Patentdokument 1: Internationale Veröffentlichung WO 2007/060854 A1
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2016- 009 718 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • In dem in der Internationalen Veröffentlichung WO 2007/060854 A1 veröffentlichten Verfahren ist jedoch nur eine Öffnung vorgesehen, um ein lichtemittierendes Material als Harz zu liefern. Obwohl das von der Öffnung eingeführt e lichtemittierende Material in den zu versiegelnden Bereich eingefüllt ist, verbleibt ein Bereich, in dem das lichtemittierende Material nicht eingefüllt wird, in einem Teil des zu versiegelnden Bereichs. Somit wird ein solcher ungefüllter Bereich nicht mit dem lichtemittierenden Material aus anderen Bereichen versorgt und nicht ergänzt. Es besteht daher das Problem, dass ein ungefüllter Bereich in dem Bereich der zu versiegelnden Region verbleiben kann.
  • Darüber hinaus ist in dem Halbleiterbauelement, das in der Japanische Patentanmeldungs-Offenlegungsschrift JP 2016- 009 718 A beschrieben ist, ein Bereich über einem Halbleiterelement vollständig mit einem Gehäuseteil abgedeckt. In dem Fall, in dem bei der Herstellung des Halbleiterbauelements in dem Harzeinspritzschritt winzige Luftblasen in dem in dem Harzeinspritzschritt eingefüllten Harz verbleiben, können die winzigen Luftblasen somit nicht allein durch ein Entlüftungsloch entfernt werden, das in einem Bereich des Gehäuseteils des Halbleiterbauelements ausgebildet ist. Obwohl auf dem Gehäuseteil über dem Halbleiterelement eine Isolierschicht zur Sicherstellung der Isoliereigenschaften des Halbleiterbauelements vorhanden ist, ist die Schädigung der Isolierschicht ein Problem, wenn die Luftblasen im Bereich über dem Halbleiterelement verbleiben.
  • Die vorliegende Erfindung wurde angesichts der vorgenannten Probleme gemacht, und ihre Aufgabe ist es, ein Halbleiterbauelement aufzuzeigen, bei dem im Harzinjektionsschritt erzeugte Restluftblasen verhindert und das Fließen des Dichtungsmittels in den mit Harz zu versiegelnden Bereich erleichtert werden, ein Verfahren zu dessen Herstellung und eine Leistungswandlervorrichtung mit einem solchen Halbleiterbauelement aufzuzeigen.
  • Mittel zum Lösen der Probleme
  • Das Halbleiterbauelement nach der vorliegenden Erfindung ist im unabhängigen Patentanspruch 1 angegeben. Vorteilhafte Weiterbildungen des erfindungsgemäßen Halbleiterbauelements sind in den Unteransprüchen 2 bis 8 angegeben. Eine Leistungswandlervorrichtung mit einem erfindungsgemäßen Halbleiterbauelement ist im Patentanspruch 9 angegeben.
  • Ein Verfahren zur Herstellung des Halbleiterbaueelements gemäß der vorliegenden Erfindung ist im Patentanspruch 10 angegeben.
  • Effekt der Erfindung
  • Nach der vorliegenden Erfindung umschließt das Gehäuseteil den Bereich, der sich mit dem Leitersubstrat und dergleichen in Draufsicht überlappt, um diesen Bereich freizulassen und die Restluftblasen zu vermeiden, die bei dem Harzinjektionsschritt entstehen. Da das Durchgangsloch an der Stelle gebildet wird, die mit der von den Metallmustern im Grundriss gebildeten Nut überlappt, fließt das Dichtungsmittel leicht in den gewünschten Bereich und vermeidet das Übrigbleiben eines ungefüllten Bereichs.
  • Figurenliste
    • 1 ist eine schematische Querschnittsansicht, die eine Konfiguration eines Halbleiterbauelements in einer ersten Ausführungsform zeigt;
    • 2 ist eine schematische Draufsicht, die eine Konfiguration eines Halbleiterbauelements der vorliegenden Erfindung und nur einige Komponenten des in 1 dargestellten Halbleiterbauelements zeigt;
    • 3 ist eine schematische Draufsicht, die die Konfiguration des Halbleiterbauelements der vorliegenden Erfindung zeigt und die in 1 dargestellten Komponenten des Halbleiterbauelements detaillierter darstellt als 2;
    • 4 ist eine schematische Querschnittsansicht, die einen ersten Schritt eines Verfahrens zur Herstellung des Halbleiterbauelements in der ersten Ausführungsform zeigt;
    • 5 ist eine schematische Querschnittsansicht, die einen zweiten Schritt des Verfahrens zur Herstellung des Halbleiterbauelements in der ersten Ausführungsform darstellt;
    • 6 ist eine schematische Querschnittsansicht, die einen dritten Schritt des Verfahrens zur Herstellung des Halbleiterbauelements in der ersten Ausführungsform darstellt;
    • 7 ist eine schematische Querschnittsansicht, die einen Mechanismus zum vergrößerten Fließen eines Dichtungsmittels aus einem Durchgangsloch zeigt;
    • 8 ist eine schematische Querschnittsansicht, die die Abmessungen der Bereiche in 1 zeigt;
    • 9 ist eine schematische Querschnittsansicht, die eine Konfiguration eines Halbleiterbauelements in einer zweiten Ausführungsform zeigt und
    • 10 ist ein Blockdiagramm, das eine Konfiguration eines Leistungswandlersystems zeigt, in welchem eine Leistungswandlervorrichtung gemäß einer dritten Ausführungsform angewendet wird.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung anhand der Zeichnungen beschrieben.
  • Ausführungsform 1
  • Zunächst wird eine Konfiguration eines Halbleiterbauelements in der vorliegenden Ausführungsform in 1 bis 3 beschrieben, wobei zu beachten ist, dass 1 eine Querschnittsansicht ist, die entlang einer Linie verläuft, die sich in Draufsichten der 2 und 3 in Rechts-Links-Richtung erstreckt, wobei die Rechts-Links-Richtung in 1 im Wesentlichen der Rechts-Links-Richtung in 2 und 3 entspricht. Da die Halbleiterelemente 4 jedoch in 2 und 3 in einer solchen Positionsbeziehung angeordnet sind, dass sie in Bezug auf die Rechts-Links-Richtung leicht verschoben sind, zeigt 1 eine Konfiguration, die durch teilweise Modifikation der Draufsichten der 2 und 3 erhalten wurde, so dass die Halbleiterelemente in der Rechts-Links-Richtung angeordnet sind.
  • Unter Bezugnahme auf die 1 bis 3 ist ein Halbleiterbauelement 101 in der vorliegenden Ausführungsform ein Halbleiterleistungsmodul, das häufig für elektrische Haushaltsgeräte, für industrielle Zwecke, für Automobile oder dergleichen verwendet wird. Das Halbleiterbauelement 101 beinhaltet im Wesentlichen ein Gehäuseteil 1, ein isolierendes Substrat 2 als erstes isolierendes Substrat, ein Leitersubstrat 3P, Halbleiterelemente 4 und ein in das Gehäuseteil 1 gefülltes Dichtungsmittel 5. Das Gehäuseteil 1 hat in der Draufsicht eine rechteckige Rahmenform und umschließt einen Bereich, der sich mit dem isolierenden Substrat 2, dem Leitersubstrat 3P und den Halbleiterelementen 4 in der Draufsicht überlappt, und den genannten Bereich vermeidet. Wie später beschrieben, werden jedoch Platzierungsbereiche 1F als Bereiche des Gehäuseteils 1 auf das isolierende Substrat 2 gelegt und können sich somit teilweise mit diesem überlappen.
  • Wie insbesondere in 1 dargestellt, beinhaltet das isolierende Substrat 2 eine Wärmeabfuhr-Metallplatte 2C, eine Isolierschicht 2D auf der Wärmeabfuhr-Metallplatte 2C und Metallmuster 2P auf Bereichen der Isolierschicht 2D. Wie insbesondere in 2 und 3 dargestellt, hat das isolierende Substrat 2 beispielsweise eine rechteckige planare Form. Mit anderen Worten, eine Hauptfläche 2A und die andere Hauptfläche 2B des isolierenden Substrats 2 haben eine rechteckige Form, wie in 1 dargestellt. Daher haben sowohl die Wärmeabfuhr-Metallplatte 2C als auch die Isolierschicht 2D eine rechteckige flache Plattenform.
  • In 1 wird beispielsweise eine durch Verbinden der untersten Bereiche des isolierenden Substrats 2 erhaltene Oberfläche als „eine Hauptfläche“ 2A bezeichnet, und eine durch Verbinden der obersten Bereiche des isolierenden Substrats 2 erhaltene Oberfläche als „andere Hauptfläche“ 2B. Daher ist die andere Hauptfläche 2B eine oberste Oberfläche des Metallmusters 2P in einem Bereich, in dem das Metallmuster 2P gebildet wird, und eine oberste Oberfläche der Isolierschicht 2D in einem Bereich, in dem das Metallmuster 2P nicht gebildet wird.
  • Das heißt, im Halbleiterbauelement 101 sind mehrere Metallmuster 2P so angeordnet, dass sie auf einer Hauptoberfläche der Isolierschicht 2D als Bereich des isolierenden Substrats 2 voneinander beabstandet sind, nämlich auf der anderen Hauptfläche 2B der Isolierschicht 2D. Da die Vielzahl der Metallmuster 2P so ausgebildet ist, dass sie auf Bereichen der anderen Hauptfläche 2B der Isolierschicht 2D voneinander beabstandet sind, sind deren Größen in der Draufsicht kleiner als die der Wärmeabfuhr-Metallplatte 2C und der Isolierschicht 2D. Vorzugsweise hat das Metallmuster 2P auch eine rechteckige planare Form, wie die Wärmeabfuhr-Metallplatte 2C und die Isolierschicht 2D.
  • Die Isolierschicht 2D muss sowohl Wärmeableitungseigenschaften als auch Isolationseigenschaften aufweisen. Insbesondere wird die Isolierschicht 2D vorzugsweise aus einem aushärtenden Harz mit einem im Harzmaterial eingebetteten Keramikmaterial hergestellt. Die Isolierschicht 2D kann jedoch auch allein aus einem keramischen Material bestehen. Darüber hinaus wird als Pulvermaterial, welches das für die Isolierschicht 2D verwendete keramische Material bildet, vorzugsweise ein beliebiges Material aus der Gruppe Aluminiumoxid (Al2O3), Siliziumdioxid (SiO2), Aluminiumnitrid (AlN) und Bornitrid (BN) verwendet. Das Pulvermaterial ist jedoch nicht darauf beschränkt, und jedes aus der Gruppe bestehend aus Siliziumnitrid (Si3N4), Diamant, Siliciumcarbid (SiC) und Boroxid (B2O3) kann als Pulvermaterial verwendet werden, das das für die Isolierschicht 2D verwendete keramische Material bildet. Weiterhin kann ein Harzpulvermaterial, wie beispielsweise ein Silikonharz oder ein Acrylharz, als Pulvermaterial verwendet werden.
  • Vorzugsweise hat das Keramikpulver für die Isolierschicht 2D eine kugelförmige Form. Die Form ist jedoch nicht darauf beschränkt und kann jede beliebige sein, die aus der Gruppe ausgewählt ist, die aus einer gebrochenen Form, einer körnigen Form, einer schuppenartigen Form und einem Aggregat besteht. Die Füllmenge des in der Isolierschicht 2D enthaltenen Keramikpulvers muss nur ausreichen, damit die Isolierschicht 2D über Wärmeableitungseigenschaften und die erforderlichen Isoliereigenschaften verfügt.
  • Als Harzmaterial für die Isolierschicht 2D wird in der Regel ein Epoxidharz verwendet. Das Harzmaterial ist jedoch nicht darauf beschränkt und das für die Isolierschicht 2D verwendete Harzmaterial kann jedes beliebige sein, ausgewählt aus der Gruppe bestehend aus einem Polyimidharz, einem Silikonharz und einem Acrylharz. Das heißt, für die Isolierschicht 2D kann jedes Harzmaterial verwendet werden, das sowohl isolierende Eigenschaften als auch Klebkraft aufweist.
  • Im isolierenden Substrat 2 wird die Isolierschicht 2D vorzugsweise mit der Wärmeabfuhr-Metallplatte 2C als Metallplatte verbunden und damit integriert. Durch die Verwendung eines solchen isolierenden Substrats 2 können die Anzahl der Elemente reduziert und der Prozess zur Herstellung des isolierenden Substrats 2 vereinfacht werden.
  • Die Wärmeabfuhr-Metallplatte 2C ist ein Element zur Ableitung der beim Ansteuern der Halbleiterelemente 4 erzeugten Wärme an die Außenseite des Halbleiterbauelements 101, also nach unten von der Hauptfläche 2A.
  • Das Metallmuster 2P ist eine dünne Schicht aus einem Metall wie beispielsweise Kupfer, die, wie dargestellt, auf der Isolierschicht 2D aus Harz gebildet wird. Das Metallmuster 2P ist elektrisch mit einer externen Anschlussklemme oder dergleichen verbunden, die oben nicht dargestellt ist, und auch elektrisch mit dem Halbleiterelement 4 verbunden.
  • Wie insbesondere in 2 und 3 dargestellt, ist das Metallmuster 2P in den Zeichnungen in zwei Bereiche in der Rechts-Links-Richtung getrennt, und die linke Hälfte des Metallmusters 2P der beiden wie vorstehend beschrieben getrennten Bereiche ist in der Oben-Unten Richtung weiter in drei Bereiche getrennt. Die beiden Bereiche in der Rechts-Links-Richtung zeigen eine P- und eine N-Seite des Halbleiterbauelements 101 an. Hier kann die linke Seite die P-Seite und die rechte Seite die N-Seite sein und umgekehrt. Weiterhin sind die drei Bereiche des linken Metallmusters 2P jeweils für eine U-Phase, eine V-Phase und eine W-Phase vorgesehen. Das heißt, drei Halbleiterelemente 4, die unmittelbar über den drei Bereichen des Metallmusters 2P verbunden sind, werden jeweils für die U-Phase, die V-Phase und die W-Phase verwendet.
  • Eine Nut 2G wird zwischen einem Paar benachbarter Metallmuster 2P aus der Vielzahl der Metallmuster 2P gebildet, die wie oben beschrieben getrennt sind. Die Nut 2G ist so ausgebildet, dass sie sich in der Draufsicht zwischen dem Paar benachbarter Metallmuster 2P linear erstreckt.
  • Das Halbleiterelement 4 ist ein Bauteil, das mit einem Leistungselement wie beispielsweise einem IGBT (Insulated Gate Bipolar Transistor) ausgestattet ist, der ein schnelles Schalten eines großen Stroms ermöglicht, oder mit einer Refluxdiode. Das Halbleiterelement 4 ist ein chipförmiges Element aus einem Einkristall, beispielsweise aus Silizium (Si) oder Siliziumkarbid (SiC). Das Halbleiterelement 4 ist jedoch nicht darauf beschränkt, und das Halbleiterelement 4 kann aus einem sogenannten Halbleiter mit breitem Bandabstand, mit einer breiteren Bandlücke als der von Silizium hergestellt werden, wie beispielsweise Galliumnitrid (GaN) oder Diamant. Darüber hinaus ist die Anzahl der gebildeten Halbleiterelemente 4 nicht auf die in 1 bis 3 dargestellte Anzahl beschränkt und kann je nach Verwendungszweck beliebig sein.
  • Das Halbleiterelement 4 hat eine Hauptfläche 4A als untere Hauptfläche in 1, und die andere Hauptfläche 4B als Hauptfläche gegenüber der Hauptfläche 4A, also als obere Hauptfläche in 1. Das Halbleiterelement 4 ist über das isolierende Substrat 2, insbesondere über das Metallmuster 2P, mit einem ersten Verbindungsmaterial 6A verbunden. Das heißt, die Hauptfläche 4A des Halbleiterelements 4 mittels des ersten Verbindungsmaterials 6A mit der obersten Oberfläche des Metallmusters 2P („die andere Hauptfläche 2B des isolierenden Substrats 2“) verbunden.
  • Zusätzlich ist das Leitersubstrat 3P über den Halbleiterelementen 4 angeschlossen. Das Leitersubstrat 3P ist ein Element mit einer Hauptfläche 3A als untere Hauptfläche in 1 und der anderen Hauptfläche 3B als Hauptfläche gegenüber der Hauptfläche 3A, d.h. als obere Hauptfläche in 1, und mit einer rechteckigen planaren Form, wie sie beispielsweise in 3 dargestellt ist. Mit anderen Worten, die eine Hauptfläche 3A und die andere Hauptfläche 3B des Leitersubstrats 3P haben eine rechteckige Form wie in 3 dargestellt. Die Hauptfläche 3A des Leitersubstrats 3P ist mit der anderen Hauptfläche 4B des Halbleiterelements 4 über ein zweites Verbindungsmaterial 6B verbunden.
  • Im Leitersubstrat 3P ist ein Durchgangsloch 7 ausgebildet, das sich von der Hauptfläche 3A bis zur gegenüberliegenden anderen Hauptfläche 3B erstreckt. Wie in 2 und 3 dargestellt, wird das Durchgangsloch 7 im Leitersubstrat 3P an einer Position gebildet, die sich mit der vom Metallmuster 2P gebildeten Nut 2G in der Draufsicht überlappt. Wie in 2 und 3 dargestellt, hat das Durchgangsloch 7 beispielsweise vorzugsweise eine kreisförmige ebene Form. Hiermit wird eine Düse zum Einspritzen von Dichtungsmittel 5 in das Durchgangsloch 7 einsetzbar, wenn Dichtungsmittel 5 -wie später beschrieben- in das Gehäuseteil 1 eingeführt wird, und die Düse kann leicht eingesetzt werden, wenn das Durchgangsloch 7 eine kreisförmige ebene Form aufweist. Da die Düse wie oben beschrieben in das Durchgangsloch 7 eingesetzt wird, hat das Durchgangsloch 7 zudem vorzugsweise eine Größe, die in der Draufsicht größer ist als der Durchmesser der Düse.
  • Wie in 2 dargestellt, hat das Gehäuseteil 1 eine rechteckige planare Form mit langen Seiten (in Auf/Ab-Richtung in 2) und kurzen Seiten (in Rechts-Links-Richtung in 2). Das Durchgangsloch 7 im Leitersubstrat 3P ist innerhalb eines Bereichs (diagonal schattiert in 2) ausgebildet, der in der Mitte angeordnet ist, wenn die Längsseiten des Gehäuseteils 1 jeweils gleich in drei Bereiche unterteilt sind, und in der Mitte, wenn die Längsseiten des Gehäuseteils 1 jeweils gleich in drei Bereiche des durch das Gehäuseteil 1 in der Draufsicht umgebenen Bereichs unterteilt sind. In 2 sind die Linien, die die Längsseiten und die Stirnseiten des vom Gehäuseteil 1 umgebenen Bereichs gleichermaßen unterteilen, durch strichpunktierte Linien gekennzeichnet.
  • Das Halbleiterbauelement 101 beinhaltet weiterhin einen Elektrodenanschluss 8. Der Elektrodenanschluss 8 ist ein Element zur Bewerkstelligung der elektrischen Verbindung zwischen innen und außen des Halbleiterbauelements 101. Das heißt, der Elektrodenanschluss 8 ermöglicht die Ein-/Ausgabe eines elektrischen Signals von/zu dem im Halbleiterbauelement 101 angeordneten Halbleiterelement 4.
  • Wie in 2 und 3 dargestellt, sind vorzugsweise mehrere Elektrodenanschlüsse 8 im Abstand voneinander angeordnet, die teilweise in Bereiche eingebettet sind, die die Längsseiten des rahmenförmigen Bereichs des Gehäuseteils 1 bilden. In 3 sind zwei oder drei Elektrodenanschlüsse 8 so angeordnet, dass sie in Bezug auf die Längsseitenrichtung nebeneinanderliegen.
  • Wie in 1 dargestellt, hat der Elektrodenanschluss 8 einen Vertikalerstreckungs-Bereich 8A, der sich in Auf-/Ab-Richtung in 1 erstreckt, in dem sich das Gehäuseteil 1 erstreckt, einen Horizontalerstreckungs-Bereich 8B, der sich in Rechts-Links-Richtung in 1 entlang der Hauptfläche 3A des Leitersubstrats 3P und dergleichen erstreckt, und einen gebogenen Bereich 8C dazwischen, an dem der Elektrodenanschluss 8 gebogen ist. Der Vertikalerstreckungs-Bereich 8A ist größtenteils in einen Hauptkörperabschnitt des Gehäuseteils 1 eingebettet und nur ein oberster Endbereich davon ist vom Gehäuseteil 1 freigelegt. Der vom Gehäuseteil 1 freiliegende Vertikalerstreckungs-Bereich 8A kann mit der Außenseite des Halbleiterbauelements 101 elektrisch verbunden werden. Darüber hinaus ist im Horizontalerstreckungs-Bereich 8B nur ein relativ nah am gebogenen Bereich 8C liegender Bereich in den Hauptkörperabschnitt des Gehäuseteils 1 eingebettet und der verbleibende große Bereich ist davon freigelegt und in dem vom Gehäuseteil 1 umgebenen Bereich angeordnet. Der verbleibende große Bereich erstreckt sich dann entlang einer Richtung, in der sich die Stirnseiten des Gehäuseteils 1 erstrecken, und ist elektrisch mit dem Leitersubstrat 3P verbunden. Wie in 1 dargestellt, ist der Horizontalerstreckungs-Bereich 8B des Elektrodenanschlusses 8 mit dem Leitersubstrat 3P z.B. durch ein drittes Verbindungsmaterial 6C verbunden.
  • Die Wärmeabfuhr-Metallplatte 2C und das Metallmuster 2P des isolierenden Substrats 2, das Leitersubstrat 3P und der Elektrodenanschluss 8 sind in der Regel aus Kupfer gefertigt. Das Material ist jedoch nicht darauf beschränkt, und es kann jedes andere Leitermaterial mit erforderlichen Wärmeableitungseigenschaften verwendet werden. So kann beispielsweise jedes der vorstehend beschriebenen Elemente aus Aluminium oder Eisen bestehen oder aus einem Material, das durch Mischen dieser Materialien (Kupfer, Aluminium und Eisen) hergestellt wird. Darüber hinaus kann ein Verbundwerkstoff mit drei übereinander gestapelten Schichten aus Kupfer/Invar/Kupfer als Material verwendet werden, das jedes der oben beschriebenen Elemente bildet. Alternativ kann auch ein Legierungsmaterial wie SiCAl oder CuMo als Material für jedes der vorstehend beschriebenen Elemente verwendet werden. Weiterhin wird in der Regel eine vernickelte Schicht auf der Oberfläche jedes der oben beschriebenen Elemente gebildet. Die gebildete Schicht ist jedoch nicht auf eine vernickelte Schicht beschränkt, und es kann beispielsweise eine Vergoldungsschicht oder eine Zinnschicht gebildet werden. Alternativ muss auf der Oberfläche jedes der vorstehend beschriebenen Elemente keine Plattierungsschicht gebildet werden, sofern eine Struktur vorhanden ist, die in der Lage ist, dem Halbleiterelement den erforderlichen Strom und die erforderliche Spannung zuzuführen. Darüber hinaus können bei den Oberflächen des Metallmusters 2P, des Leitersubstrats 3P und des Elektrodenanschlusses 8 mikroskopische Unebenheiten auf den Oberflächen zur Verbesserung der Haftung am Dichtungsmittel 5 und ein Haftverbesserer durch Grundierung der Oberflächen angebracht werden. Als Haftverbesserer wird vorzugsweise ein beliebiges Produkt verwendet, das aus einem Silan-Haftvermittler, Polyimid und einem Epoxidharz ausgewählt ist. Jedoch kann jedes andere als das vorstehend beschriebene Material als Haftverbesserer verwendet werden, sofern es möglich ist, die Haftfestigkeit zwischen dem Dichtungsmittel 5 und den Oberflächen des Metallmusters 2P, des Leitersubstrats 3P und des Elektrodenanschlusses 8 zu verbessern.
  • Darüber hinaus wird ein Lotmaterial hauptsächlich als erstes Verbindungsmaterial 6A, zweites Verbindungsmaterial 6B und drittes Verbindungsmaterial 6C verwendet. Die Verbindungsmaterialien sind jedoch nicht darauf beschränkt, und es wird jedes Material mit der gewünschten elektrischen Leitfähigkeit und Festigkeit verwendet. So kann beispielsweise ein gesintertes Silber- (Ag) oder Kupfer- (Cu) Material anstelle von Lot als erstes Verbindungsmaterial 6A, zweites Verbindungsmaterial 6B und drittes Verbindungsmaterial 6C verwendet werden.
  • Das Gehäuseteil 1 hat eine Form wie ein Kasten, der das isolierende Substrat 2, das Leitersubstrat 3P, das Halbleiterelemente 4 und dergleichen umgibt, indem er an einem äußersten Bereich des Halbleiterbauelements 101 angeordnet ist. Das Gehäuseteil 1 wird hauptsächlich aus PPS (PolyPhennylenSulfid) hergestellt. Das Material ist jedoch nicht darauf beschränkt, und es kann ein thermoplastisches Material wie LCP (Liquid Crystal Polymer) oder PBT (PolyButylenTerephthalat) verwendet werden. Als Gehäuseteil 1 kann jedes Material verwendet werden, das hitzebeständig und formbar ist.
  • Das Gehäuseteil 1 hat eine Hauptfläche 1A, die den untersten Bereich in 1 usw. bildet, und die andere Hauptfläche 1B, die einen obersten Bereich in 1 usw. bildet. Ein Element aus dem vorstehend beschriebenen Material erstreckt sich dazwischen in Auf/Ab-Richtung in 1 und bildet den Hauptkörperbereich des Gehäuseteils 1. Da das Gehäuseteil 1 eine Rahmenform hat, hat das Gehäuseteil 1 Innenwandflächen 1C als Oberflächen, die dem vom Gehäuseteil 1 umgebenen Bereich zugewandt sind. Das Gehäuseteil 1 hat weiterhin innere Bodenflächen 1D, insbesondere in einem relativ nach unten gerichteten Bereich in der Nähe der Hauptfläche 1A. Die innere Bodenfläche 1D ist ein oberster Teil eines Bereichs, in dem sich der Hauptkörperabschnitt in 2 in der Rechts-Links-Richtung erstreckt, d.h. entlang der Hauptfläche 1A, in einem unteren Bereich des Gehäuseteils 1, und ist als die andere Hauptfläche ausgebildet, die eine Bodenfläche im umgebenden Bereich bildet. Von der Hauptfläche 1A des Gehäuseteils 1 liegen ein äußerster Bereich in der Draufsicht gegenüber der anderen Hauptfläche 1B und ein Bereich nach innen gegenüber der inneren Bodenfläche 1D.
  • Wie in 1 dargestellt, erstrecken sich die Platzierungsbereiche 1F von den Innenwandflächen 1C entlang der Längsseiten des Gehäuseteils 1 (zumindest eines Bereichs der Innenwandflächen) in Richtung der vom Gehäuseteil 1 umgebenen Region. Der Platzierungsbereich 1F ist ein Bereich, der auf die andere Hauptfläche 2B des isolierenden Substrats 2 gelegt wird, um einen Bereich (z.B. einen äußersten Bereich) der anderen Hauptfläche 2B in der Draufsicht im relativ unteren Bereich nahe der Hauptfläche 1A des Gehäuseteils 1 zu berühren.
  • Die Platzierungsbereiche 1F des Gehäuseteils 1 berühren Bereiche der anderen Hauptfläche 2B des isolierenden Substrats 2 und unterste Bereiche (weiter untenliegende Platzierungsbereiche 1F) der Innenwandflächen 1C des Gehäuseteils 1 berühren Endflächen der Wärmeabfuhr-Metallplatte 2C wie in 1 dargestellt. Das Gehäuseteil 1 ist an diesen Kontaktabschnitten mit dem isolierenden Substrat 2 verbunden, so dass das Gehäuseteil 1 und das isolierende Substrat 2 ein containerartiges Element bilden. Daher ist mindestens ein Bereich der Oberflächen des isolierenden Substrats 2 mit den Oberflächen des Gehäuseteils 1 verbunden und bildet so -wie vorstehend beschrieben- das containerartige Element. Dichtungsmittel 5 wird in den vom Gehäuseteil 1 umgebenen Bereich gefüllt, um das Innere des behälterartigen Elements zu füllen, d.h. einen Bereich, in dem Leitersubstrate 3P, Halbleiterelemente 4 und dergleichen angeordnet sind. Im Halbleiterbauelement 101 ist das isolierende Substrat 2 so angeordnet, dass es den gesamten Bodenabschnitt des behälterartigen Elements bedeckt, und das Gehäuseteil 1 ist so angeordnet, dass es die gesamten Seitenbereiche des behälterartigen Elements bildet. Da die beiden Elemente spaltfrei verklebt sind, kann Dichtungsmittel 5 in das behälterartige Element eingespritzt werden ohne auszulaufen.
  • Das Dichtungsmittel 5 ist z.B. ein verfestigbares gelartiges Material, um den Raum im behälterartigen Element zu füllen. Konkret wird beispielsweise ein Epoxidharz als Dichtungsmittel 5 verwendet. Das Dichtungsmittel 5 ist jedoch nicht darauf beschränkt, und es kann jedes Harzmaterial mit gewünschtem Elastizitätsmodul und Wärmebeständigkeit verwendet werden. So kann beispielsweise alles, ausgewählt aus der Gruppe bestehend aus einem Silikonharz, einem Urethanharz, einem Polyimidharz, einem Polyamidharz, einem Polyamidimidharz und einem Acrylharz als Dichtungsmittel 5 anstelle eines Epoxidharzes verwendet werden. Als Dichtungsmittel 5 kann jedes Material verwendet werden, das sowohl isolierende Eigenschaften als auch Haftungseigenschaften aufweist.
  • Als nächstes wird ein Verfahren zur Herstellung des Halbleiterbauelements 101 in der vorliegenden Ausführungsform anhand der 4 bis 6 kurz beschrieben. Unter Bezugnahme auf 4 werden zunächst das isolierende Substrat 2, das Leitersubstrat 3P und die Halbleiterelemente 4 hergestellt. Es ist zu beachten, dass das Metallmuster 2P des isolierenden Substrats 2 vorzugsweise eine Dicke von mehr als oder gleich etwa 0,1 mm und weniger als oder gleich etwa 1 mm aufweisen. Die Metallmuster 2P werden durch Bilden einer Metallschicht mit der obigen Schichtdicke auf der anderen Hauptfläche 2B der Isolierschicht 2D unter Verwendung eines allgemein bekannten Druckverfahrens oder dergleichen, z.B. durch Pressen, und anschließendes Strukturieren der Metallschicht in eine gewünschte planare Form unter Verwendung einer allgemein bekannten Fotogravurtechnik oder dergleichen gebildet. Die Metallmuster 2P können jedoch auf der anderen Hauptfläche 2B der Isolierschicht 2D gebildet werden, indem zuerst ein Metallelement mit der gewünschten planaren Form und Dicke mit einem Muster versehen und anschließend die Metallbearbeitung durchgeführt wird. Somit ist die Vielzahl der Metallmuster 2P so angeordnet, dass sie auf der anderen Hauptfläche 2B der Isolierschicht 2D voneinander beabstandet sind, und die Nut 2G wird zwischen einem Paar benachbarter Metallmuster 2P der Vielzahl der Metallmuster 2P gebildet.
  • Darüber hinaus besteht das Leitersubstrat 3P nur aus einer flachen Platte aus einem Metallmaterial wie Kupfer, wie z.B. einem Leiterrahmen. Das Leitersubstrat 3P weist vorzugsweise eine Dicke von mehr als oder gleich 0,1 mm und weniger als oder gleich 1 mm auf. Im Leitersubstrat 3P wird ein Durchgangsloch 7, das sich von der Hauptfläche 3A zu der ihr gegenüberliegenden anderen Hauptfläche 3B erstreckt, an einer Position gebildet, die sich in der Draufsicht mit der Nut 2G überlappt. Wie vorstehend beschrieben, liegt die Position, an der das Durchgangsloch 7 gebildet wird, innerhalb des Bereichs, der in der Mitte angeordnet ist, wenn, in der Draufsicht, jede der Längsseiten und die Stirnseiten gleichmäßig in drei Bereiche des das Gehäuseteil 1 umgebenden Bereichs unterteilt sind.
  • Dann wird das Leitersubstrat 3P über das isolierende Substrat 2 einschließlich der Isolierschicht 2D mit den Halbleiterelementen 4 sandwichartig dazwischenliegend verbunden. Insbesondere wird beispielsweise eine Hauptfläche 4A des Halbleiterelements 4 mit dem Metallmuster 2P als oberste Oberfläche des isolierendes Substrats 2 über ein erstes Verbindungsmaterial 6A verbunden. Zusätzlich wird die andere Hauptfläche 4B des Halbleiterelements 4 auf der untersten Oberfläche des Leitersubstrats 3P über ein zweites Verbindungsmaterial 6B verbunden.
  • Unter Bezugnahme auf 5 ist ein Satz, bestehend aus isolierendem Substrat 2, Leitersubstrat 3P und Halbleiterelementen 4, die im Schritt von 4 aufeinandergestapelt sind, so angeordnet, dass sie in dem Rahmenkörper des Gehäuseteils 1 so untergebracht sind, dass sie vom Gehäuseteil 1 umgeben sind. Insbesondere wird das Set vorzugsweise in das Gehäuseteil 1 eingesetzt, wobei der relativ nach unten gerichtete Bereich des Gehäuseteils 1 Endflächen des isolierenden Substrats 2, Bereiche der anderen Hauptfläche 2B angrenzend an die Endflächen und dergleichen, die Bereiche der Oberflächen des isolierenden Substrats 2 sind, berührt. Wenn Bereiche der Oberflächen des Gehäuseteils 1 dadurch die Bereiche der Oberflächen des isolierenden Substrats 2 spaltfrei berühren, bilden das Gehäuseteil 1 und das isolierende Substrat 2 ein behälterartiges Element und es wird möglich, Dichtungsmittel 5 oder dergleichen in das behälterartige Element einzufüllen.
  • Das Gehäuseteil 1 hat eine Rahmenform und umschließt das isolierende Substrat 2, die Halbleiterelemente 4 und das Leitersubstrat 3P, wobei eine Überlappung mit ihnen in der Draufsicht vermieden wird (außer für Bereiche, in denen sich Platzierungsbereiche 1F auf dem isolierenden Substrat 2 erstrecken). Dementsprechend ist das Gehäuseteil 1 so angeordnet, dass es das isolierende Substrat 2, die Halbleiterelemente 4 und das Leitersubstrat 3P aus dem Gehäuseteil 1 freilegt, ohne sie zu bedecken.
  • Darüber hinaus ist von jedem Elektrodenanschluss 8, der größtenteils in den Hauptkörperabschnitt des Gehäuseteils 1 eingebettet ist, ein Teil des Horizontalerstreckungs-Bereichs 8B, der vom Gehäuseteil 1 frei ist, mit der anderen Hauptfläche 3B des Leitersubstrats 3P mittels eines dritten Verbindungsmaterials 6C verbunden.
  • Unter Bezugnahme auf 6 werden durch die Zufuhr von Dichtungsmittel 5 in den Bereich innerhalb des vom Gehäuseteil 1 umgebenen behälterartigen Elements (im Schritt von 5) die Elemente wie das isolierende Substrat 2, das Leitersubstrat 3P und die Halbleiterelemente 4 im Gehäuseteil 1 abgedichtet. Konkret werden beispielsweise eine Düse NZ zur Versorgung von Dichtungsmitteln 5 in das Durchgangsloch 7 im Leitersubstrat 3P eingesetzt und Dichtungsmittel 5 in Form eines Gels beispielsweise aus einer Spitze der Düse NZ eingespritzt. Da die Düse NZ mit der Spitze nach unten eingesetzt wird, strömt das eingespritzte Dichtungsmittel 5 z.B. von unten aus der Düse NZ durch einen Bereich oberhalb der anderen Hauptfläche 2B des isolierenden Substrats 2 und dann zu einem Bereich oberhalb der anderen Hauptfläche 3B des Leitersubstrats 3P, wobei Der Strom F durch Pfeile in der Zeichnung angezeigt wird. Durch den oben beschriebenen Spritzgussschritt ist das Dichtungsmittel 5 so eingefüllt, dass der gesamte Bereich innerhalb des Gehäuseteils 1 gefüllt ist. Dichtungsmittel 5, das das Innere des aus Gehäuseteil 1 und isolierendem Substrat 2 gebildeten behälterartigen Elements füllt, bildet durch Verfestigung einen Festkörper.
  • Als nächstes werden die Funktion und Wirkung der vorliegenden Ausführungsform und eine bevorzugte Konfiguration mit Bezug auf die 7 und 8 beschrieben.
  • Im Halbleiterbauelement 101 in der vorliegenden Ausführungsform umschließt das Gehäuseteil 1 einen Bereich, der sich mit dem isolierenden Substrat 2, dem Leitersubstrat 3P, den Halbleiterelementen 4 und dergleichen in Draufsicht überlappt, und diesen Bereich frei lässt. Das heißt, das Gehäuseteil 1 deckt keinen Bereich über den Halbleiterelementen 4 und dergleichen ab. Dementsprechend können auch dann, wenn bei der Herstellung des Halbleiterbauelements winzige Luftblasen im Dichtungsmittel 5 im Harzeinspritzschritt (siehe 6) verbleiben, die Luftblasen effizient aus der rechteckigen Öffnung in der anderen Hauptfläche 1B des Gehäuseteils 1 in Richtung oben freigesetzt werden. Da weder das Gehäuseteil 1 noch eine Isolierschicht und dergleichen unmittelbar oberhalb des Leitersubstrats 3P vorhanden sind, kann durch eine solche Konfiguration ausgeschlossen werden, dass ein in einem Bereich unmittelbar oberhalb des Leitersubstrats 3P angeordnetes Element durch die im Dichtungsmittel 5 verbleibenden Luftblasen beschädigt werden kann.
  • Weiterhin ist im Halbleiterbauelement 101 in der vorliegenden Ausführungsform das Durchgangsloch 7 im Leitersubstrat 3P an einer Position angeordnet, die sich mit der Nut 2G im Metallmuster 2P des isolierenden Substrats 2 in der Draufsicht überlappt. Dementsprechend erreicht das Dichtungsmittel 5, dann, wenn es mit der in das Durchgangsloch 7 eingesetzten Düse NZ in das Gehäuseteil 1 eingespritzt wird, sofort die Nut 2G. Durch die weitere Injektion von Dichtungsmittel 5 füllt es das Innere des Gehäuseteils 1 und fließt durch die Nut 2G in die Richtung, in der sie sich erstreckt, d.h. entlang der Anordnung der Metallmuster 2P. Dadurch kann ein ungefüllter Bereich 61, der nicht mit Dichtungsmitteln 5 in einem Bereich angrenzend an das Metallmuster 2P wie in 7 dargestellt gefüllt ist, reduziert und damit ein zuverlässigeres Halbleiterbauelement 101 gefertigt werden.
  • Wie in 2 und 3 dargestellt, ist die Nut 2G so geformt, dass sie sich in der Draufsicht zwischen dem Paar benachbarter Metallmuster 2P geradlienig erstreckt. Dementsprechend kann Dichtungsmittel 5, das die Nut 2G erreicht hat, das Innere des Gehäuseteils 1 füllen, während es entlang der Anordnung der Metallmuster 2P gleichmäßig durch die Nut 2G fließt.
  • Darüber hinaus ist das Durchgangsloch 7 in der Mitte angeordnet, wenn die Längsseiten des vom Gehäuseteil 1 umgebenen Bereichs jeweils zu gleichen Bereichen in drei unterteilt sind, und in der Mitte, wenn die Stirnseiten des vom Gehäuseteil 1 umgebenen Bereichs jeweils zu gleichen Bereichen in drei unterteilt sind. Dadurch können Abstandsänderungen des Durchgangslochs 7 zu den Eckabschnitten im Gehäuseteil 1 reduziert werden. Da Dichtungsmittel 5, das über das Durchgangsloch 7 eingespritzt wird, radial davon abfließen kann, kann dieses Dichtungsmittel 5 das Innere des Gehäuseteils 1, einschließlich der Eckabschnitte darin, vollständig ohne Spalt ausfüllen, wenn das Halbleiterbauelement 101 in der Draufsicht betrachtet wird. Wird davon ausgegangen, dass das Durchgangsloch 7 in der Draufsicht an einem Eckabschnitt im Gehäuseteil 1 angeordnet ist, erhöht sich der Unterschied in den Abständen von diesem Eckabschnitt zu anderen Eckabschnitten, und Dichtungsmittel 5 kann sich von diesem Eckabschnitt zu einem entfernten Eckabschnitt weniger wahrscheinlich ausbreiten. Dieses Problem kann jedoch durch die Anordnung des Durchgangslochs 7 in der Mitte -wie beschrieben- beseitigt werden.
  • Unter Bezugnahme auf 8 weist das Durchgangsloch 7, durch das die Düse NZ zur Versorgung mit dem Dichtungsmittel 5 eingeführt wird, im Halbleiterbauelement 101 der vorliegenden Ausführungsform eine maximale Breite R von mehr als oder gleich 1 mm und weniger als oder gleich 10 mm in der Draufsicht auf. Wenn die planare Form des Durchgangslochs 7 ein Kreis ist, ist die maximale Breite der Durchmesser des Kreises, und wenn die planare Form des Durchgangslochs 7 eine Ellipse ist, ist die maximale Breite eine maximale Breite in Richtung der Hauptachse der Ellipse. Wenn die maximale Breite des Durchgangslochs 7 kleiner als 1 mm ist, wird auch die Querschnittsfläche der Düse NZ verkleinert, und es kann das Problem auftreten, dass die Einspritzgeschwindigkeit von Dichtungsmittel 5, das daraus eingespritzt wird, verringert wird. Wenn die maximale Breite des Durchgangslochs 7 mehr als 10 mm beträgt, kann Dichtungsmittel 5 unnötig aus dem Durchgangsloch 7 austreten. Dementsprechend liegt die Größe des Durchgangslochs 7 vorzugsweise im oben beschriebenen Bereich. Insbesondere bevorzugt ist die maximale Breite des Durchgangslochs 7 in der Draufsicht größer oder gleich 2 mm und kleiner oder gleich 5 mm des oben beschriebenen Bereichs.
  • Zusätzlich wird in der vorliegenden Ausführungsform Dichtungsmittel 5 über das Durchgangsloch 7 im Leitersubstrat 3P injiziert. Dabei wird der Raum, in dem Dichtungsmittel 5 fließen kann, auf einen schmaleren Bereich 9 begrenzt, der ein sandwichartig zwischen Leitersubstrat 3P und isolierendem Substrat 2 liegender Bereich ist (Bereiche, in denen die Halbleiterelemente 4 angeordnet sind, Bereiche, die an diese Bereiche angrenzen und dergleichen). Das heißt, Dichtungsmittel 5, das in das Gehäuseteil 1 eingeführt wird, breitet sich so aus, dass es vorzugsweise durch den schmaleren Bereich 9 fließt. Dementsprechend kann das Dichtungsmittel 5 vorzugsweise den schmalen Bereich 9 füllen. Aus Sicht der Verbesserung der Füllbarkeit von Dichtungsmittel 5 in den schmalen Bereich 9 ist die Höhe des schmalen Bereichs 9 in Auf-/Ab-Richtung in 8, d.h. ein Mindestabstand zwischen dem Leitersubstrat 3P und dem isolierenden Substrat 2 („Metallmuster 2P“), d.h. der Abstand d1 zur Auf-/Ab-Richtung in 8, vorzugsweise größer oder gleich 0,2 mm und kleiner oder gleich 3 mm. Wenn der Abstand d1 kleiner als 0,2 mm ist, verschlechtern sich die Füllungseigenschaften des Dichtungsmittels 5, und wenn der Abstand d1 größer als 3 mm ist, ist es schwierig, die Halbleiterelemente 4 und dergleichen zu montieren.
  • Da die Halbleiterelemente 4 im schmalen Bereich 9 angeordnet sind, ist der schmale Bereich 9 ein Bereich, der die Zuverlässigkeit des gesamten Halbleiterbauelements 101 maßgeblich beeinflusst. Dementsprechend kann die Zuverlässigkeit des gesamten Halbleiterbauelements 101 weiter erhöht werden, indem das Dichtungsmittel 5 lückenlos in den gesamten schmalen Bereich 9 gefüllt wird.
  • Das Halbleiterbauelement 101 ist ein offenes System, bei dem der obere Bereich des Gehäuseteils 1 eine Öffnung aufweist und eine Öffnung 10 zwischen den Endflächen 3E des Leitersubstrats 3P und den Innenwandflächen 1C des Gehäuseteils 1 vorgesehen ist. Nachdem der schmale Bereich 9 im Harzversiegelungsschritt mit Dichtungsmittel 5 oder dergleichen vollständig gefüllt ist, bewegt sich das Dichtungsmittel 5 nach oben und durchströmt die Öffnung 10, wie durch die Pfeile F in 6 dargestellt. Danach bewegt sich Dichtungsmittel 5 von der Öffnung 10 nach oben, wie die Pfeile F in 6 zeigen, und Dichtungsmittel 5 kann auf das Leitersubstrat 3P gefüllt werden.
  • Hier ist die Dimension der Öffnung 10, d.h. der Abstand d2 zwischen der Endfläche 3E des Leitersubstrats 3P und der Innenwandfläche 1C des Gehäuseteils 1, in der Rechts-Links-Richtung in 8, die beispielsweise die Richtung entlang der Hauptoberfläche der Isolierschicht 2D ist, vorzugsweise größer oder gleich 0,25 mm und kleiner oder gleich 3 mm. Wenn der Abstand d2 kleiner als 0,25 mm ist, ist es unmöglich, einen Maßfehler bei der Montage der Elemente aufzufangen (siehe 5). Wenn der Abstand d2 mehr als 3 mm beträgt, fließt das Harz vorzugsweise über die Befüllung des schmalen Bereichs 9 in die Öffnung 10 und Dichtungsmittel 5 wird weniger wahrscheinlich in den schmalen Bereich 9 eingebracht, so dass es schwierig wird, den gesamten Bereich innerhalb des Gehäuseteils 1 spaltfrei mit Dichtungsmittel 5 zu befüllen. Wenn der Abstand d2 innerhalb des vorstehend beschriebenen Zahlenwertbereichs liegt, wird der schmale Bereich 9 lückenlos und vollständig mit Dichtungsmittel 5 gefüllt, wodurch die Zuverlässigkeit des gesamten Halbleiterbauelements 101 weiter erhöht werden kann.
  • Ausführungsform 2
  • Wie in 9 zu sehen, hat das Halbleiterbauelement 201 in der vorliegenden Ausführungsform im Wesentlichen die gleiche Konfiguration wie das Halbleiterbauelement 101 in der ersten Ausführungsform. Somit werden identische Komponenten mit den gleichen Bezugszeichen gekennzeichnet und die Beschreibung nicht wiederholt. Im Halbleiterbauelement 201 bildet jedoch ein Leitersubstrat 3P1, das über den Halbleiterelementen 4 angeschlossen ist, zusammen mit anderen Elementen ein isolierendes -oder besser: isoliertes-Substrat 3 als zweites isolierendes Substrat. Insofern unterscheidet sich das Halbleiterbauelement 201 in der Konfiguration vom Halbleiterbauelement 101 in der ersten Ausführungsform, in der das Leitersubstrat 3P, das über den Halbleiterelementen 4 angeschlossen ist, unabhängig von anderen Elementen ist und selbst ein metallisches Leiterelement, wie beispielsweise einen Leiterrahmen, darstellt.
  • Genauer gesagt ist das isolierende Substrat 3 unmittelbar über dem isolierenden Substrat 2 angeordnet, und überlappt das isolierende Substrat 2 planar. Das isolierende Substrat 3 weist eine Isolierschicht 3C, ein Leitersubstrat 3P1 auf der unteren Hauptfläche der Isolierschicht 3C in 9 und ein Leitersubstrat 3P2 auf der oberen Hauptfläche in der Isolierschicht 3C in 9. Hier wird eine durch Verbinden der untersten Bereiche des isolierenden Substrats 3 in 9 erhaltene Oberfläche als eine Hauptfläche 3A bezeichnet und eine durch Verbinden der obersten Bereiche des isolierenden Substrats 3 erhaltene Oberfläche als die andere Hauptfläche 3B. Die andere Hauptfläche 3B ist daher eine oberste Oberfläche des Leitersubstrats 3P2 in dem Bereich, in dem das Leitersubstrat 3P2 gebildet wird, und ist eine oberste Oberfläche der Isolierschicht 3C in dem Bereich, in dem das Leitersubstrat 3P2 nicht vorliegt. Es ist zu beachten, dass die Art der Anordnung des Leitersubstrats 3P2, wie z.B. die Form und deren Anzahl, in 9 vereinfacht dargestellt ist und sich tatsächlich von der in 9 dargestellten unterscheiden kann.
  • Obwohl das Leitersubstrat 3P1 und das Leitersubstrat 3P2 mit der Isolierschicht 3C verbunden und damit integriert sind, sind die Eigenschaften wie Material und Dicke im Wesentlichen die gleichen wie beim Leitersubstrat 3P als Leiterrahmen, der unabhängig in der ersten Ausführungsform angeordnet ist, so dass die Beschreibung hier nicht wiederholt wird.
  • In der vorliegenden Ausführungsform ist die Hauptfläche 4A des Halbleiterelements 4 mit der obersten Oberfläche des Metallmusters 2P („die andere Hauptfläche 2B des isolierenden Substrats 2“) mittels des ersten Verbindungsmaterials 6A verbunden, und eine Hauptfläche 3A des isolierenden Substrats 3 („Leitersubstrat 3P1“) ist mit der anderen Hauptfläche 4B des Halbleiterelements 4 mittels des zweiten Verbindungsmaterials 6B verbunden. Darüber hinaus wird das Leitersubstrat 3P2 mit dem Elektrodenanschluss 8 über das dritte Verbindungsmaterial 6C verbunden.
  • Bei der Verbindung des Halbleiterelements 4 und des Leitersubstrats 3P1 kann ein Resistmittel nur in einem Teilbereich der unteren Hauptoberfläche („eine Hauptfläche 3A“) des Leitersubstrats 3P1 vorgesehen werden, um den Anschlussbereich des zweiten Verbindungsmaterials 6B zu bestimmen. Darüber hinaus kann das Resistmittel nur in Teilbereichen nicht nur der unteren Hauptoberfläche des Leitersubstrats 3P1, sondern auch der Hauptoberflächen der Isolierschicht 3C und einer anderen Hauptfläche 3B des Leitersubstrats 3P2 vorgesehen werden.
    Die Isolierschicht 3C ist ein flaches Plattenelement mit einer rechteckigen ebenen Form, wie die anderen Elemente. Da die Isolierschicht 3C im Wesentlichen aus dem gleichen Material besteht wie die Isolierschicht 2D des isolierenden Substrats 2, wird die Beschreibung hier nicht wiederholt. Die Isolierschicht 3C kann auch ein Glas-Epoxid-Substrat sein, das durch Imprägnieren eines Stapels von Glasfasermatten mit einem Epoxidharz erhalten wird.
  • In der vorliegenden Ausführungsform ist der Mindestabstand zwischen dem isolierenden Substrat 2 und dem Leitersubstrat größer oder gleich 0,2 mm und kleiner oder gleich 3 mm.
  • Das heißt, in der vorliegenden Ausführungsform ist das Leitersubstrat 3P1 das Leitersubstrat, das dem isolierenden Substrat 2 am nächsten kommt, so dass der Mindestabstand zwischen dem isolierenden Substrat 2 und dem Leitersubstrat 3P1 vorzugsweise größer oder gleich 0,2 mm und kleiner oder gleich 3 mm ist.
  • Außerdem ist in der vorliegenden Ausführungsform der Abstand zwischen der Endfläche 3E des Leitersubstrats 3P1 (oder Leitersubstrat 3P2) und der Innenwandfläche 1C des Gehäuseteils 1 in Rechts-Links-Richtung in 8, die beispielsweise die Richtung entlang der Hauptoberfläche der Isolierschicht 2D ist, vorzugsweise größer oder gleich 0,25 mm und kleiner oder gleich 3 mm.
  • Als nächstes werden die Funktion und Wirkung der vorliegenden Ausführungsform beschrieben. Da die Funktion und Wirkung der vorliegenden Ausführungsform im Wesentlichen die gleiche wie die Funktion und Wirkung der ersten Ausführungsform ist, wird die Beschreibung des gleichen Bereichs nicht wiederholt. Eine zusätzliche Beschreibung wird im Folgenden gegeben.
  • Das Halbleiterbauelement 201 in der vorliegenden Ausführungsform wird durch Hinzufügen einer dreidimensionalen Verdrahtungsstruktur zum Leitersubstrat 3P in der Aufwärts-/Abwärtsrichtung in 9, die über den Halbleiterelementen 4 des Halbleiterbauelements 101 in der ersten Ausführungsform angeschlossen ist, aufgebaut. Das heißt, das isolierende Substrat 3 -oder besser: isolierte Substrat- im Halbleiterbauelement 201 in 9 ist ein Substrat, das allgemein als PCB (Printed Circuit Board) bezeichnet wird und für die Verdrahtung des Halbleiterbauelements 201 zuständig ist. Da die Leitersubstrate 3P1 und 3P2 oberhalb und unterhalb der Isolierschicht 3C, also mit der Isolierschicht 3C sandwichartig dazwischen im isolierenden Substrat 3 angeordnet sind, können durch eine entsprechende Änderung des Layouts der Leitersubstrate 3P1 und 3P2 unterschiedlichste Verdrahtungsmuster gebildet werden. Da das isolierende Substrat 3 eine Vielzahl von Leitersubstraten 3P1 und 3P2 aufweist, ist es weiterhin möglich, einen Bereich davon mit dem Kollektor eines beispielsweise im Halbleiterelement 4 enthaltenen Transistors und einen anderen Bereich davon mit dem Emitter des Transistors zu verbinden. Es ist möglich, den mit dem Kollektor verbundenen Bereich des Leitersubstrats 3P1 oder 3P2 und den mit dem Emitter verbundenen Bereich des Leitersubstrats 3P1 oder 3P2 nahe beieinander und gleichzeitig im Wesentlichen parallel zueinander anzuordnen. Dadurch kann ein von einer mit dem Kollektor des Transistors verbundenen Schaltungsfläche erzeugtes Magnetfeld durch ein von einer mit dem Emitter des Transistors verbundenen Schaltungsfläche erzeugtes Magnetfeld aufgehoben werden. Dadurch kann die Zuverlässigkeit des Halbleiterbauelements 201, das einen hohen Strom führt, weiter erhöht werden.
  • Ausführungsform 4
  • In der vorliegenden Ausführungsform wird das Halbleiterbauelement gemäß der oben beschriebenen ersten oder zweiten Ausführungsform auf eine Leistungswandlervorrichtung angewendet. Obwohl die vorliegende Erfindung nicht auf eine bestimmte Leistungswandlervorrichtung beschränkt ist, wird im Folgenden auf einen Fall eingegangen, in dem die vorliegende Erfindung auf einen Drehstromwechselrichter als dritte Ausführungsform angewendet wird.
  • 10 ist ein Blockdiagramm, das die Konfiguration eines Leistungswandlersystems zeigt, in dem eine Leistungswandlervorrichtung nach der vorliegenden Ausführungsform angewendet wird. Das in 10 dargestellte Energieumwandlungssystem wird durch ein Netzteil 1000, eine Leistungswandlervorrichtung 2000 und eine Last 3000 gebildet. Das Netzteil 1000 ist ein Gleichstrom-Netzteil und versorgt die Leistungswandlervorrichtung 2000 mit Gleichstrom. Das Netzteil 1000 kann durch verschiedene Arten von Komponenten konfiguriert werden. So kann beispielsweise das Netzteil 1000 durch ein Gleichstromsystem, eine Solarzelle oder eine Speicherbatterie gebildet werden, oder durch eine Gleichrichterschaltung oder einen AC/DC-Wandler, der an ein Wechselstromsystem (AC) angeschlossen ist. Das Netzteil 1000 kann auch durch einen DC/DC-Wandler gebildet werden, der die von einem Gleichstromsystem abgegebene Gleichspannung in eine vorgegebene Leistung umwandelt.
  • Die Leistungswandlervorrichtung 2000 ist ein dreiphasiger Wechselrichter, der zwischen Netzteil 1000 und Last 3000 geschaltet ist und die vom Netzteil 1000 gelieferte Gleichspannung in eine Wechselspannung umwandelt und die Wechselspannung an die Last 3000 liefert. Wie in 10 dargestellt, beinhaltet die Leistungswandlervorrichtung 2000 eine Hauptwandlerschaltung 2010, die konfiguriert ist, um die Eingangsgleichspannung in einen Wechselstrom umzuwandeln und die Wechselspannung auszugeben, und eine Steuerschaltung 2030, die konfiguriert ist, um ein Steuersignal zur Steuerung der Hauptwandlerschaltung 2010 auszugeben.
  • Die Last 3000 ist ein Drehstrommotor, der mit dem von der Leistungswandlervorrichtung 2000 gelieferten Wechselstrom betrieben wird. Es sei darauf hingewiesen, dass die Last 3000 nicht auf bestimmte Anwendungen beschränkt ist, und dass die Last 3000 ein Motor sein kann, der in einer Vielzahl von elektrischen Geräten montiert ist. Als Last 3000 wird beispielsweise ein Motor für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Aufzug oder eine Klimaanlage verwendet.
  • Die Details der Leistungswandlervorrichtung 2000 werden im Folgenden beschrieben. Die Hauptwandlerschaltung 2010 beinhaltet Schaltelemente und Refluxdioden (nicht dargestellt), wandelt die vom Netzteil 1000 gelieferte Gleichspannung in Wechselstrom um und liefert durch Umschalten der Schaltelemente die Wechselspannung an die Last 3000. Obwohl die Hauptwandlerschaltung 2010 verschiedene Arten von konkreten Schaltungskonfigurationen aufweisen kann, ist die Hauptwandlerschaltung 2010 gemäß der vorliegenden Ausführungsform eine zweistufige dreiphasige Vollbrückenschaltung und kann durch sechs Schaltelemente bzw. sechs Rückflussdioden antiparallel zu den sechs Schaltelementen konfiguriert werden. Mindestens eines der Schaltelemente und der Refluxdioden der Hauptwandlerschaltung 2010 wird durch ein Halbleitermodul 2020 konfiguriert, das einem beliebigen Halbleiterbauelement 101, 201, 202, 301 in der ersten und zweiten oben beschriebenen Ausführungsform entspricht. Jeweils zwei Schaltelemente der sechs Schaltelemente sind in Reihe geschaltet und bilden jedes Paar von Ober- und Unterzweigen, und jedes Paar von Ober- und Unterzweigen bildet jede Phase (die U-Phase, die V-Phase und die W-Phase) der Vollbrückenschaltung. Anschließend wird jeweils eine Ausgangsklemme für jedes Ober- und Unterzweigpaar, d.h. drei Ausgangsklemmen der Hauptwandlerschaltung 2010, an die Last 3000 angeschlossen.
  • Darüber hinaus beinhaltet die Hauptwandlerschaltung 2010 eine Treiberschaltung (nicht dargestellt), die konfiguriert ist, um mindestens eines der Schaltelemente und die vorstehend beschriebenen Refluxdioden (nachfolgend „Schaltelement(e)“ genannt) anzusteuern.
  • Die Treiberschaltung kann jedoch in das Halbleitermodul 2020 eingebettet sein, oder die Treiberschaltung kann separat vom Halbleitermodul 2020 ausgebildet sein. Die Treiberschaltung erzeugt Ansteuersignale zum Ansteuern der Schaltelemente der Hauptwandlerschaltung 2010 und liefert die Ansteuersignale an Steuerelektroden der Schaltelemente der Hauptwandlerschaltung 2010. Insbesondere gibt die Treiberschaltung an die Steuerelektroden der Schaltelemente gemäß dem später beschriebenen Steuersignal aus der Steuerschaltung 2030 ein Ansteuersignal zum Einstellen des Schaltelements in den EIN-Zustand und ein Ansteuersignal zum Einstellen des Schaltelements in den AUS-Zustand aus. Im Falle des Haltens des Schaltelements im EIN-Zustand ist das Antriebssignal ein Spannungssignal mit einem Wert, der größer oder gleich einer Schwellenspannung des Schaltelements ist (ein EIN-Signal), und im Falle des Haltens des Schaltelements im AUS-Zustand ist das Antriebssignal ein Spannungssignal mit einem Wert, der kleiner oder gleich dem Schwellenwert des Schaltelements ist (ein AUS-Signal).
  • Die Steuerschaltung 2030 steuert die Schaltelemente der Hauptwandlerschaltung 2010 so, dass die gewünschte Leistung an die Last 3000 abgegeben wird. Die Steuerschaltung 2030 berechnet insbesondere aus der Leistung, die an die Last 3000 geliefert werden soll, eine Zeit, zu der jedes Schaltelement der Hauptwandlerschaltung 2010 in den EIN-Zustand versetzt werden soll (eine EIN-Zeit). So kann beispielsweise die Steuerschaltung 2030 die Hauptwandlerschaltung 2010 durch PWM-Steuerung steuern, bei der die Einschaltzeit jedes Schaltelements entsprechend einer auszugebenden Spannung moduliert wird. Die Steuerschaltung 2030 gibt dann einen Steuerbefehl (Steuersignal) an den in der Hauptwandlerschaltung 2010 enthaltenen Treiberkreis aus, um das EIN-Signal an ein Schaltelement auszugeben, das in den EIN-Zustand versetzt werden soll, und das AUS-Signal an ein Schaltelement aus, das jeweils in den AUS-Zustand versetzt werden soll. Gemäß dem Steuersignal gibt der Treiberkreis das EIN-Signal oder das AUS-Signal als Treibersignal an die Steuerelektrode jedes Schaltelements aus.
  • In der Leistungswandlervorrichtung nach der vorliegenden Ausführungsform wird das Leistungsmodul nach der ersten oder zweiten Ausführungsform als jedes der Schaltelemente und der Refluxdioden der Hauptwandlerschaltung 2010 eingesetzt, wodurch Effekte wie verbesserte Fülleigenschaften mit Dichtungsmitteln 5 in einen Bereich zwischen dem isolierenden Substrat 2 und dem isolierenden Substrat 3 oder dem Leitersubstrat 3P erreicht werden können.
  • Obwohl die vorliegende Ausführungsform ein Beispiel beschrieben hat, bei dem die vorliegende Erfindung in einem zweistufigen dreiphasigen Wechselrichter angewendet wird, gilt die vorliegende Erfindung auch für verschiedene Arten von Leistungswandlervorrichtungen. Obwohl die vorliegende Ausführungsform eine zweistufige Leistungswandlervorrichtung beschrieben hat, kann die vorliegende Erfindung auf eine dreistufige oder mehrstufige Leistungswandlervorrichtung angewendet werden, oder auf einen einphasigen Wechselrichter, wenn die Stromversorgung für eine einphasige Last erfolgt. Die vorliegende Erfindung gilt auch für einen DC/DC-Wandler oder einen AC/DC-Wandler, wenn die Stromversorgung für eine DC Last oder dergleichen erfolgt.
  • Darüber hinaus ist die Leistungswandlervorrichtung, auf die die vorliegende Erfindung angewendet wird, nicht auf den obigen Fall beschränkt, wenn die Last ein Motor ist. So kann die Leistungswandlervorrichtung beispielsweise auch als Netzteilgerät für eine Funkenerosionsmaschine, eine Laserstrahlmaschine, eine Induktionserwärmungskochvorrichtung oder eine berührungslose Stromzufuhranlage oder auch als Power Conditioner für eine Solarstromanlage, einen Energiespeicher oder dergleichen eingesetzt werden.
  • Die in den oben beschriebenen Ausführungsformen beschriebenen Merkmale (die in den Beispielen enthalten sind) können angewendet werden, indem sie gegebenenfalls innerhalb eines technisch einheitlichen Bereichs kombiniert werden.
  • Bezugszeichenliste
    • 1
    Gehäuseteil
    2
    isolierendes Substrat
    4
    Halbleiterelement
    5
    Dichtungsmittel
    7
    Durchgangsloch
    8
    Elektrodenanschluss
    9
    schmaler Bereich
    10
    Öffnung
    61
    ungefüllter Bereich
    1000
    Netzteil
    2000
    Leistungswandlervorrichtung
    2010
    Hauptwandlerschaltung
    2030
    Steuerschaltung
    3000
    Last
    101, 201
    Halbleiterbauelement
    1A, 2A, 3A, 4A
    eine Hauptfläche
    1B, 2B, 3B, 4B
    andere Hauptfläche
    1C
    Innenwandfläche
    1D
    innere Bodenfläche
    1F
    Platzierungsbereich
    2C
    Wärmeabfuhr-Metallplatte
    2D, 3C
    Isolierschicht
    2G
    Nut
    2P
    Metallmuster
    3E
    Endfläche
    3P, 3P1, 3P2
    Leitersubstrat
    6A
    erstes Verbindungsmaterial
    6B
    zweites Verbindungsmaterial
    6C
    drittes Verbindungsmaterial
    8A
    Vertikalerstreckungs-Bereich
    8B
    Horizontalerstreckungs-Bereich
    8C
    gebogener Bereich

Claims (10)

  1. Halbleiterbauelement (101), das Folgendes aufweist: - ein isolierendes Substrat (2), das eine Isolierschicht (2D) beinhaltet; - ein Halbleiterelement (4), das über dem isolierenden Substrat angeschlossen ist; - ein flaches Leitersubstrat (3P), das über dem Halbleiterelement angeschlossen ist; - einen Elektrodenanschluss (8), welcher durch ein Verbindungsmaterial (6C) mit dem Leitersubstrat (3P) verbunden ist; und - ein Gehäuseteil (1), das einen Bereich umgibt, der sich mit dem isolierenden Substrat, dem Halbleiterelement und dem Leitersubstrat in Draufsicht überlappt, und diesen Bereich frei lässt, - eine Vielzahl von Metallmustern (2P), die so angeordnet sind, dass sie auf einer Hauptoberfläche der Isolierschicht voneinander beabstandet sind, - eine Nut (2G), die zwischen einem Paar benachbarter Metallmuster aus der Vielzahl der Metallmuster gebildet ist, - ein Durchgangsloch (7) im Leitersubstrat, das an einer mit der Nut in der Draufsicht überlappenden Position gebildet wird, - ein Dichtungsmittel (5), das in den vom Gehäuseteil umgebenen Bereich gefüllt wird.
  2. Halbleiterbauelement nach Anspruch 1, wobei im isolierenden Substrat die Isolierschicht mit einer damit zu integrierenden Metallplatte (2C) verbunden ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die Nut so ausgebildet ist, dass sie sich in Draufsicht zwischen dem Paar benachbarter Metallmuster geradlinig erstreckt.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei das Gehäuseteil eine rechteckige ebene Form mit Längs- und Stirnseiten hat und das Durchgangsloch innerhalb eines Bereichs gebildet wird, der in einem Zentrum des vom Gehäuseteil umgebenen Bereichs angeordnet ist, wenn die Längsseiten jeweils gleichmäßig in dreigeteilt sind, und in einem Zentrum, wenn die Stirnseiten jeweils gleichmäßig in dreigeteilt sind.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei das Durchgangsloch eine maximale Breite von mehr als 1 mm oder gleich 1 mm und weniger als 10 mm oder gleich 10 mm in der Draufsicht aufweist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei der Mindestabstand zwischen dem isolierenden Substrat und dem Leitersubstrat mehr als 0,2 mm oder gleich 0,2 mm und weniger als 3 mm oder gleich 3 mm beträgt.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei der Abstand zwischen einer Endfläche des Leitersubstrats und dem Gehäuseteil in einer Richtung entlang der Hauptfläche mehr als 0,25 mm oder gleich 0,25 mm und weniger als 3 mm oder gleich 3 mm beträgt.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei das Dichtungsmittel ein Epoxidharz oder ein Silikonharz ist.
  9. Leistungswandlervorrichtung (2000), die Folgendes aufweist: - eine Hauptwandlerschaltung (2010) mit einem Leistungs-Halbleiterbauelement nach einem der Ansprüche 1 bis 8 und konfiguriert zum Umwandeln einer Eingangsleistung und Ausgeben der Leistung; und - eine Steuerschaltung (2030), die konfiguriert ist, um ein Steuersignal zum Steuern der Hauptwandlerschaltung an die Hauptwandlerschaltung auszugeben.
  10. Verfahren zur Herstellung eines Halbleiterbauelements (101), wobei das Verfahren folgende Schritte aufweist: - Verbinden eines flachen Leitersubstrats (3D) über einem isolierenden Substrat (2) mit einer Isolierschicht (2D), um ein Halbleiterelement (4) dazwischen sandwichartig aufzunehmen; - Platzieren des isolierenden Substrats, des Halbleiterelements und des Leitersubstrats, das von einem Gehäuseteil (1) umgeben werden soll; - Verbinden eines Elektrodenanschlusses (8) mit dem Leitersubstrat (3D) über ein Verbindungsmaterial; und - Abdichten des Halbleiterelements durch Zuführen eines Dichtungsmittels (5) in einen von dem Gehäuseteil umgebenen Bereich, wobei das den Bereich umgebende Gehäuseteil, welches das isolierende Substrat, das Halbleiterelement und das Leitersubstrat in Draufsicht überlappt und den genannten Bereich frei lässt, wobei eine Vielzahl von Metallmustern (2) gebildet wird, die so voneinander beabstandet auf einer Hauptoberfläche der Isolierschicht ausgebildet sind, dass eine Nut (2G) zwischen einem Paar benachbarter Metallmuster aus der Vielzahl der Metallmuster gebildet wird, und Anbringen eines Durchgangslochs (7) im Leitersubstrat an einer mit der Nut in der Draufsicht überlappenden Position.
DE112017007415.0T 2017-04-06 2017-12-06 Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung Active DE112017007415B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017076014 2017-04-06
JP2017-076014 2017-04-06
PCT/JP2017/043784 WO2018185974A1 (ja) 2017-04-06 2017-12-06 半導体装置およびその製造方法、ならびに電力変換装置

Publications (2)

Publication Number Publication Date
DE112017007415T5 DE112017007415T5 (de) 2020-01-02
DE112017007415B4 true DE112017007415B4 (de) 2023-01-12

Family

ID=63713267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017007415.0T Active DE112017007415B4 (de) 2017-04-06 2017-12-06 Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung

Country Status (5)

Country Link
US (1) US11107756B2 (de)
JP (1) JP6797285B2 (de)
CN (1) CN110462817B (de)
DE (1) DE112017007415B4 (de)
WO (1) WO2018185974A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110462817B (zh) * 2017-04-06 2023-11-28 三菱电机株式会社 半导体装置及其制造方法、以及电力转换装置
JP7070373B2 (ja) 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
JP6826665B2 (ja) * 2018-12-27 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
CN113261095A (zh) * 2019-01-18 2021-08-13 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力转换装置
US11830856B2 (en) 2019-03-06 2023-11-28 Semiconductor Components Industries, Llc Semiconductor package and related methods
JP7131708B2 (ja) * 2019-08-13 2022-09-06 富士電機株式会社 半導体装置
JP7325536B2 (ja) * 2019-12-11 2023-08-14 三菱電機株式会社 半導体装置の製造方法
JP7489933B2 (ja) 2021-02-24 2024-05-24 三菱電機株式会社 半導体装置及びその製造方法
CN117957649A (zh) * 2021-09-17 2024-04-30 三菱电机株式会社 半导体装置及半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060854A1 (ja) 2005-11-28 2007-05-31 Seiko Epson Corporation 有機発光装置の製造方法、有機発光装置および電子機器
US20150061098A1 (en) 2013-08-27 2015-03-05 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP2016009718A (ja) 2014-06-23 2016-01-18 富士電機株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
EP1318547B1 (de) * 2001-12-06 2013-04-17 ABB Research Ltd. Leistungshalbleiter-Modul
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP6092644B2 (ja) * 2013-02-07 2017-03-08 株式会社ダイワ工業 半導体モジュール
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置
CN110462817B (zh) * 2017-04-06 2023-11-28 三菱电机株式会社 半导体装置及其制造方法、以及电力转换装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060854A1 (ja) 2005-11-28 2007-05-31 Seiko Epson Corporation 有機発光装置の製造方法、有機発光装置および電子機器
US20150061098A1 (en) 2013-08-27 2015-03-05 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP2016009718A (ja) 2014-06-23 2016-01-18 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6797285B2 (ja) 2020-12-09
JPWO2018185974A1 (ja) 2020-01-16
DE112017007415T5 (de) 2020-01-02
CN110462817A (zh) 2019-11-15
US20200020622A1 (en) 2020-01-16
WO2018185974A9 (ja) 2019-08-29
CN110462817B (zh) 2023-11-28
WO2018185974A1 (ja) 2018-10-11
US11107756B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
DE112017007415B4 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE19601372B4 (de) Halbleitermodul
DE112012003296B4 (de) Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
DE102014103773B4 (de) Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung
DE102012206596B4 (de) Halbleitervorrichtung
DE112018002403B4 (de) Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
DE10218071B4 (de) Kondensatormodul und dieses verwendende Halbleitereinrichtung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102017202770B4 (de) Halbleiterchipgehäuse mit einem sich wiederholenden Grundflächenmuster
DE112017004739B4 (de) Halbleitereinheit und Leistungswandler
DE212018000087U1 (de) Halbleitervorrichtung
DE102019208826B4 (de) Leistungsmodul und Leistungsumwandlungsvorrichtung
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE112020007745T5 (de) Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102015101146A1 (de) Halbleitervorrichtung mit mehreren Kontaktclips
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102018203228A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Fertigung derselben, und Leistungskonvertierungsvorrichtung
DE102014010373A1 (de) Elektronisches Modul für ein Kraftfahrzeug
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE60306040T2 (de) Halbleitermodul und Leistungswandlervorrichtung
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE102019218322B4 (de) Halbleitervorrichtung und Leistungswandler

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R085 Willingness to licence withdrawn
R020 Patent grant now final
R084 Declaration of willingness to licence