JPWO2018185974A1 - 半導体装置およびその製造方法、ならびに電力変換装置 - Google Patents

半導体装置およびその製造方法、ならびに電力変換装置 Download PDF

Info

Publication number
JPWO2018185974A1
JPWO2018185974A1 JP2019511062A JP2019511062A JPWO2018185974A1 JP WO2018185974 A1 JPWO2018185974 A1 JP WO2018185974A1 JP 2019511062 A JP2019511062 A JP 2019511062A JP 2019511062 A JP2019511062 A JP 2019511062A JP WO2018185974 A1 JPWO2018185974 A1 JP WO2018185974A1
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor element
case material
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019511062A
Other languages
English (en)
Other versions
JP6797285B2 (ja
Inventor
勇輔 梶
勇輔 梶
穂隆 六分一
穂隆 六分一
近藤　聡
聡 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018185974A1 publication Critical patent/JPWO2018185974A1/ja
Application granted granted Critical
Publication of JP6797285B2 publication Critical patent/JP6797285B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

樹脂注入工程で発生する微小気泡の残留を抑制し、かつ樹脂で封止したい領域への封止材の流入を容易にすることが可能な半導体装置およびその製造方法、ならびにそのような半導体装置を有する電力変換装置を提供する。半導体装置（１０１）は、絶縁基板（２）と、半導体素子（４）と、導体基板（３Ｐ）と、ケース材（１）とを備える。半導体素子（４）は絶縁基板（２）の上方に接続され、導体基板（３Ｐ）は半導体素子（４）の上方に接続される。ケース材（１）は絶縁基板（２）、半導体素子（４）および導体基板（３Ｐ）と平面視において重なる領域を避けるように取り囲む。絶縁層（２Ｄ）の主表面には複数の金属パターン（２Ｐ）が配置される。複数の金属パターン（２Ｐ）のうち隣り合う１対の金属パターン（２Ｐ）の間には溝（２Ｇ）が形成される。導体基板（３Ｐ）には、溝（２Ｇ）と平面視において重なる位置に貫通孔（７）が形成されている。

Description

本発明は半導体装置およびその製造方法に関し、特に絶縁基板と導体基板と、これらの間に挟まれた半導体素子とを有する電力用半導体装置およびその製造方法に関するものである。また本発明は当該電力用半導体装置を適用した電力変換装置に関するものである。
産業機器および自動車に搭載されるインバータ装置は、更なる高性能化および小型化が求められている。これに伴い、インバータ装置に含まれその駆動にかかわる半導体装置にも同様の要求がなされつつある。半導体装置を小型化する際には、半導体素子を小さくしたり、半導体素子への通電量を大きくするような改良がなされることが考えられる。一般的に半導体装置の回路接続には断面がなす円形の直径が０．５ｍｍ程度の太いアルミニウム製のワイヤなどが用いられるが、半導体装置の駆動電流の増加に伴って当該ワイヤの発熱量が非常に大きくなっている。そこで半導体装置の駆動電流の増加に対応する方法として、上記ワイヤの代わりに銅などの導体基板、またはこれを含む回路基板を半導体素子の上側に設置し、ワイヤと比較して大きな電流を通電可能な半導体装置が提案されている。
しかし半導体素子上に導体基板またはこれを含む回路基板を設置する半導体装置において、半導体素子の下の絶縁基板と半導体素子の上の導体基板との間に狭小部ができ、その狭小部に樹脂などの封止材を充填することが困難であるという課題がある。そこでたとえば国際公開第２００７／０６０８５４号（特許文献１）および特開２０１６−９７１８号公報（特許文献２）には、樹脂で封止したい領域の上側に別の部品が搭載された構成において、充填用の経路を設けることにより、樹脂で封止したい領域の充填性を向上させる提案がなされている。
国際公開第２００７／０６０８５４号 特開２０１６−９７１８号公報
しかし国際公開第２００７／０６０８５４号に開示される方法においては、樹脂としての発光材料が供給されるために設けられた開口部が１か所しかない。当該開口部から発光材料が供給されることで封止したい領域が充填されるが、仮に当該封止したい領域の一部に充填されない部分が残存した場合、他の箇所からは発光材料が供給されず補填されないことから、封止したい領域の一部に未充填部分が残存する懸念がある。
また特開２０１６−９７１８号公報に開示される半導体装置においては、半導体素子の上側の領域がケース材で完全に覆われている。このため当該半導体装置の製造時の樹脂注入工程において充填される樹脂内に微小な気泡が残留した場合、半導体装置のケース材の一部に形成された空気抜き孔だけでは当該微小な気泡が除去できない可能性がある。半導体素子の上側にあるケース材には半導体装置の絶縁性を担保するための絶縁層が存在しているが、半導体素子の上側の領域に気泡が残留した際、絶縁層へのダメージが懸念される。
本発明は上記の課題に鑑みてなされたものであり、その目的は、樹脂注入工程で発生する微小気泡の残留を抑制し、かつ樹脂で封止したい領域への封止材の流入を容易にすることが可能な半導体装置およびその製造方法、ならびにそのような半導体装置を有する電力変換装置を提供することである。
本発明に係る半導体装置は、絶縁基板と、半導体素子と、導体基板と、ケース材とを備える。絶縁基板は絶縁層を含む。半導体素子は絶縁基板の上方に接続される。導体基板は半導体素子の上方に接続される。ケース材は絶縁基板、半導体素子および導体基板と平面視において重なる領域を避けるように取り囲む。絶縁層の主表面には互いに間隔をあけて複数の金属パターンが配置される。複数の金属パターンのうち隣り合う１対の金属パターンの間には溝が形成されている。導体基板には、溝と平面視において重なる位置に貫通孔が形成されている。ケース材に囲まれる領域には封止材が充填される。
本発明に係る半導体装置の製造方法においては、まず絶縁層を含む絶縁基板の上方に、半導体素子を挟むように、導体基板が接合される。絶縁基板、半導体素子、および導体基板が、ケース材に囲まれるように設置される。ケース材に囲まれた領域に封止材が供給されることにより、半導体素子が封止される。ケース材は、絶縁基板、半導体素子および導体基板と平面視において重なる領域を避けるように取り囲む。絶縁層の主表面には互いに間隔をあけて複数の金属パターンが形成される。複数の金属パターンのうち隣り合う１対の金属パターンの間には溝が形成される。導体基板には、溝と平面視において重なる位置に貫通孔が形成される。
本発明によれば、ケース材が導体基板などと平面視において重なる領域を避けるように取り囲むことから、樹脂注入工程で発生する微小気泡の残留が抑制される。金属パターンによる溝と平面視において重なる位置に貫通孔が形成されることにより、所望の領域に容易に封止材が流入され、未充填部分の残存が抑制される。
実施の形態１の半導体装置の構成を示す概略断面図である。 図１に示す半導体装置の構成要素の一部のみを示した、本発明の半導体装置の構成を示す概略平面図である。 図１に示す半導体装置の構成要素を図２よりも詳細に示した、本発明の半導体装置の構成を示す概略平面図である。 実施の形態１の半導体装置の製造方法の第１工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第２工程を示す概略断面図である。 実施の形態１の半導体装置の製造方法の第３工程を示す概略断面図である。 貫通孔からの封止材の流入機構を拡大して示す概略断面図である。 図１中の各部の寸法を示す概略断面図である。 実施の形態２の半導体装置の構成を示す概略断面図である。 実施の形態３に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下、本発明の実施の形態について図に基づいて説明する。
実施の形態１．
まず本実施の形態の半導体装置の構成について、図１〜図３を用いて説明する。なお図１は図２および図３の平面図の左右方向に延びる線に沿う断面図であり、概ね図１の左右方向が図２および図３の左右方向に対応している。ただし図２および図３において半導体素子４は左右方向に対してややずれた位置関係となるように並んでいるため、図１では部分的に図２および図３の平面図を半導体素子が左右方向に沿って並ぶように修正された構成となっている。
図１〜図３を参照して、本実施の形態の半導体装置１０１は、家電用、産業用または自動車用などに広く用いられる半導体パワーモジュールである。半導体装置１０１は、ケース材１と、第１の絶縁基板としての絶縁基板２と、導体基板３Ｐと、半導体素子４と、ケース材１内に充填される封止材５とを主に備えている。ケース材１は平面視において矩形の枠状を有しており、絶縁基板２、導体基板３Ｐおよび半導体素子４と平面視において重なる領域を避けるように取り囲んでいる。ただし後述するように、ケース材１の一部である載置部１Ｆは、絶縁基板２上に載置されるためこれと部分的に重なっていてもよい。
特に図１に示すように、絶縁基板２は、放熱金属板２Ｃと、放熱金属板２Ｃの上に積層された絶縁層２Ｄと、絶縁層２Ｄ上の一部に形成された金属パターン２Ｐとを含んでいる。特に図２および図３に示すように、絶縁基板２は、たとえば矩形の平面形状を有している。言い換えれば、絶縁基板２の一方の主表面２Ａおよび他方の主表面２Ｂは図１に示すような矩形状を有している。したがって放熱金属板２Ｃおよび絶縁層２Ｄはいずれも矩形の平板形状を有している。
図１では、たとえば絶縁基板２の最下部を繋いでできる面を一方の主表面２Ａとし、最上部を繋いでできる面を他方の主表面２Ｂとしている。したがって他方の主表面２Ｂは、金属パターン２Ｐが形成された領域においては金属パターン２Ｐの最上面となり、金属パターン２Ｐが形成されない領域においては絶縁層２Ｄの最上面となる。
つまり半導体装置１０１においては、絶縁基板２の一部である絶縁層２Ｄの主表面、すなわち絶縁層２Ｄの他方の主表面２Ｂには、互いに間隔をあけて複数の金属パターン２Ｐが配置されている。金属パターン２Ｐは絶縁層２Ｄの他方の主表面２Ｂの一部の上に互いに間隔をあけて複数形成されるため、その平面視におけるサイズは放熱金属板２Ｃおよび絶縁層２Ｄよりも小さい。なお金属パターン２Ｐも放熱金属板２Ｃおよび絶縁層２Ｄと同様に矩形の平面形状を有することが好ましい。
絶縁層２Ｄは放熱性と絶縁性との双方を備えることが求められる。具体的には、絶縁層２Ｄは、樹脂材料内にセラミック材料を埋め込んだ樹脂硬化物により構成されることが好ましいが、セラミック材料のみにより構成されてもよい。また絶縁層２Ｄに用いられるセラミック材料を構成する粉末材料としては主にアルミナ（Ａｌ２Ｏ３）、二酸化珪素（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化ホウ素（ＢＮ）からなる群から選択されるいずれかが用いられることが好ましい。ただしこれらに限らず、絶縁層２Ｄに用いられるセラミック材料を構成する粉末材料として窒化珪素（Ｓｉ３Ｎ４）、ダイヤモンド、炭化珪素（ＳｉＣ）、酸化ホウ素（Ｂ２Ｏ３）からなる群から選択されるいずれかが用いられてもよい。さらに上記粉末材料として、シリコーン樹脂またはアクリル樹脂などの樹脂性の粉末材料が用いられてもよい。
絶縁層２Ｄのセラミックの粉末形状は球状であることが好ましいが、これに限らず、破砕状、粒状、鱗片状、凝集体からなる群から選択されるいずれかであってもよい。絶縁層２Ｄに含まれるセラミックの粉末の充填量は、絶縁層２Ｄに要求される放熱性および絶縁性が得られるに足る量であればよい。
絶縁層２Ｄに用いられる樹脂材料としては通常エポキシ樹脂が用いられる。しかしこれに限らず、絶縁層２Ｄに用いられる樹脂材料はポリイミド樹脂、シリコーン樹脂、アクリル樹脂からなる群から選択されるいずれかであってもよい。つまり絶縁層２Ｄには絶縁性と接着性との双方を兼ね備えた任意の樹脂材料を用いることができる。
絶縁基板２においては、絶縁層２Ｄは、金属板としての放熱金属板２Ｃと一体となるよう接合されていることが好ましい。このような絶縁基板２を用いることにより部材数を低減できるうえ、絶縁基板２の製造工程を簡略化することができる。
放熱金属板２Ｃは、半導体素子４の駆動時に発する熱を半導体装置１０１の外側に、すなわち一方の主表面２Ａからその下側に、放出するための部材である。
金属パターン２Ｐは、図示されるように樹脂製の絶縁層２Ｄ上に形成される、たとえば銅などの金属の薄膜である。金属パターン２Ｐは、その上方に配置される図示されない外部への接続端子などと電気的に接続されているとともに、半導体素子４とも電気的に接続されている。
特に図２および図３に示すように、金属パターン２Ｐは、図の左右方向に２分割されており、かつ上記のように２分割されたうちの左半分の金属パターン２Ｐはさらに上下方向に３分割されている。この左右方向の２分割は、半導体装置１０１のＰ側およびＮ側を示している。ここでは左側がＰ側で右側がＮ側であってもよく、その逆であってもよい。また左半分の３分割された金属パターン２Ｐのそれぞれは、Ｕ相とＶ相とＷ相とに分かれている。すなわち上記３分割された金属パターン２Ｐのそれぞれの真上に接合された３つの半導体素子４は、Ｕ相用、Ｖ相用、Ｗ相用のそれぞれとして使い分けられる。
以上のように複数に分けられた金属パターン２Ｐのうち隣り合う１対の金属パターン２Ｐの間には、溝２Ｇが形成されている。この溝２Ｇは、１対の隣り合う金属パターン２Ｐの間に、平面視において直線状に延びるように形成されている。
半導体素子４は、たとえば大電流を高速スイッチングするＩＧＢＴ（Insulated Gate Bipolar Transistor）、または還流用のダイオードなどの電力用の素子が搭載された部材である。半導体素子４はたとえばシリコン（Ｓｉ）または炭化珪素（ＳｉＣ）の単結晶などにより形成されたチップ形状の部材である。しかしこれらに限らず半導体素子４は、たとえば窒化ガリウム（ＧａＮ）またはダイヤモンドのような珪素よりもバンドギャップの大きい、いわゆるワイドバンドギャップ半導体により形成されてもよい。また半導体素子４の形成される数については、図１〜図３に示す数に限らず、使用用途に応じて必要な任意の数とすることができる。
半導体素子４は、図１の下側の主表面としての一方の主表面４Ａと、一方の主表面４Ａと反対側すなわち図１の上側の主表面としての他方の主表面４Ｂとを有している。半導体素子４は絶縁基板２の特に金属パターン２Ｐの上方に、第１接合材６Ａにより接続されている。すなわち半導体素子４の一方の主表面４Ａと金属パターン２Ｐの最上面（絶縁基板２の他方の主表面２Ｂ）とが、第１接合材６Ａにより接合されている。
また半導体素子４の上方には、導体基板３Ｐが接続されている。導体基板３Ｐは、図１の下側の主表面としての一方の主表面３Ａと、一方の主表面３Ａと反対側すなわち図１の上側の主表面としての他方の主表面３Ｂとを有し、図３に示すようにたとえば矩形の平面形状を有する部材である。言い換えれば、導体基板３Ｐの一方の主表面３Ａおよび他方の主表面３Ｂは図３に示すような矩形状を有している。導体基板３Ｐの一方の主表面３Ａと半導体素子４の他方の主表面４Ｂとは、第２接合材６Ｂにより接合されている。
導体基板３Ｐにおいては、一方の主表面３Ａからその反対側の他方の主表面３Ｂに達する貫通孔７が形成されている。貫通孔７は、図２および図３に示すように、導体基板３Ｐのうち、金属パターン２Ｐにより形成された溝２Ｇと平面視において重なる位置に形成されている。図２および図３に示すように、貫通孔７はたとえば円形の平面形状を有していることが好ましい。これは後述するように、封止材５をケース材１内に供給する際に、貫通孔７内に封止材５を噴出するノズルを差し込むためであり、貫通孔７が円形の平面形状を有することにより、当該ノズルの差し込みが容易となる。また上記のようにノズルを差し込むため、貫通孔７は平面視においてノズルの径よりも大きいサイズを有することが好ましい。
図２に示すように、ケース材１は長辺（図２の上下方向）および短辺（図２の左右方向）を有する矩形の平面形状を有している。導体基板３Ｐの貫通孔７は、平面視においてケース材１に取り囲まれる領域の、ケース材１の長辺を３等分したときの中央に配置され、かつケース材１の短辺を３等分したときの中央に配置される領域（図２中に斜線で示す）内に形成される。なお図２においてケース材１に取り囲まれる領域の長辺側および短辺側を３等分する線は、一点鎖線で示されている。
半導体装置１０１は、電極端子８をさらに備えている。電極端子８は、半導体装置１０１の内部と外部との電気的接続を可能とするための部材である。すなわち電極端子８は、半導体装置１０１内に配置される半導体素子４との間の電気信号の入出力を可能としている。
図２および図３に示すように、電極端子８は、ケース材１の枠状部分の長辺を構成する部分に部分的に埋め込まれるように、互いに間隔をあけて複数、配置されることが好ましい。図３においては２つまたは３つの電極端子８が、長辺方向に関して隣り合うように配置されている。
図１に示すように、電極端子８は、ケース材１の延びる図１の上下方向に延びる鉛直延在部分８Ａと、導体基板３Ｐの一方の主表面３Ａなどに沿う図１の左右方向に延びる水平延在部分８Ｂと、これらの間の部分にて電極端子８を屈曲させる屈曲部８Ｃとを有している。鉛直延在部分８Ａは、その大部分がケース材１の本体部分の内部に埋め込まれており、その最上部の端部のみがケース材１から露出している。このケース材１から露出した鉛直延在部分８Ａが、半導体装置１０１の外部と電気的に接続可能となっている。また水平延在部分８Ｂは屈曲部８Ｃに比較的近い領域のみケース材１の本体部分の内部に埋め込まれており、残りの大部分はそこから露出してケース材１に囲まれる領域内に配置される。そして上記残りの大部分はケース材１の短辺の延在方向に沿って延びており、導体基板３Ｐと電気的に接続されている。図１に示すように、電極端子８の水平延在部分８Ｂと導体基板３Ｐとは、たとえば第３接合材６Ｃにより接合されている。
絶縁基板２の放熱金属板２Ｃおよび金属パターン２Ｐ、導体基板３Ｐおよび電極端子８は通常銅により形成される。ただしこれに限らず、必要な放熱特性を有する他の任意の導体材料とすることができる。たとえば上記各部材はアルミニウムまたは鉄により形成されてもよく、これら（銅、アルミニウムおよび鉄）を適宜複合した材料により形成されてもよい。また上記各部材を構成する材料として、銅／インバー／銅の３層が積層された複合材料などが用いられてもよい。あるいは上記各部材を構成する材料として、ＳｉＣＡｌ、ＣｕＭｏなどの合金材料が用いられてもよい。また上記各部材の表面は通常ニッケルめっき膜が形成されるが、ニッケルめっき膜に限らず、たとえば金めっき膜または錫めっき膜が形成されてもよい。あるいは必要な電流と電圧とを半導体素子に供給できる構造である限り、上記各部材の表面にめっき膜が形成されなくてもよい。さらに金属パターン２Ｐ、導体基板３Ｐおよび電極端子８の表面には、封止材５との密着性を向上させるために表面に微小な凹凸が設けられていてもよく、またプライマー処理によりその表面に密着性向上剤が供給されてもよい。密着性向上剤としては、シランカップリング剤、ポリイミド、エポキシ樹脂から選択されるいずれかが用いられることが好ましい。ただし金属パターン２Ｐ、導体基板３Ｐおよび電極端子８の表面の、封止材５との密着性を向上させることが可能な限り、密着性向上剤として上記以外の材料が用いられてもよい。
また第１接合材６Ａ、第２接合材６Ｂおよび第３接合材６Ｃとしては、いずれも主にはんだ材料が用いられるがこれに限らず、所望の導電性および強度を有する任意の材料が用いられる。たとえば第１接合材６Ａ、第２接合材６Ｂおよび第３接合材６Ｃとしてはんだの他に銀（Ａｇ）または銅（Ｃｕ）の焼結材料が用いられてもよい。
ケース材１は、半導体装置１０１の最外部に配置されることにより、絶縁基板２、導体基板３Ｐおよび半導体素子４などを取り囲む箱のような態様を有している。ケース材１は主にＰＰＳ（PolyPhenylene Sulfide）により形成されるが、これに限らず、ＬＣＰ（Liquid Crystal Polymer）またはＰＢＴ（PolyButylene Terephthalate）などの熱可塑性材料が用いられてもよい。ケース材１としては、耐熱性があり成形性に富む任意の材料を用いることができる。
ケース材１は、図１などにおける最下部を構成する一方の主表面１Ａと、図１などにおける最上部を構成する他方の主表面１Ｂとを有しており、これらの間において上記材質の部材が図１の上下方向に延びることにより、ケース材１の本体部分を構成している。またケース材１は、これが枠状を有することによりこれに囲まれる領域に対向する表面としての内壁面１Ｃを有している。さらにケース材１は、特に一方の主表面１Ａ側の比較的下方の領域において内底面１Ｄを有している。内底面１Ｄは、ケース材１の下部において本体部分が図２の左右方向に、すなわち一方の主表面１Ａに沿うように延びる領域の最上部であり、上記囲まれる領域内の底面を構成する他の主表面として形成される。ケース材１の一方の主表面１Ａは、その平面視における最も外側の部分は他方の主表面１Ｂに対向し、それよりも内側の部分は内底面１Ｄに対向している。
図１に示すように、ケース材１の長辺の内壁面１Ｃ（内壁面の少なくとも一部）からは、ケース材１が囲む領域の側に向けて、載置部１Ｆが延びている。載置部１Ｆはケース材１の一方の主表面１Ａ側の比較的下方の領域において、絶縁基板２の平面視における他方の主表面２Ｂの一部（たとえば最外部）に接触するよう、他方の主表面２Ｂ上に載置される部分である。
ケース材１の載置部１Ｆが絶縁基板２の他方の主表面２Ｂの一部に接触し、また図１に示すようにケース材１の内壁面１Ｃの最下部（載置部１Ｆよりさらに下方）が放熱金属板２Ｃの端面に接触する。これらの接触部分においてはケース材１と絶縁基板２とが接合されることで、ケース材１と絶縁基板２とにより容器状の部材が構成されている。したがって絶縁基板２の表面の少なくとも一部は、ケース材１の表面と接着されており、これにより上記のように容器状の部材が構成される。この容器状の部材の内部、すなわち導体基板３Ｐおよび半導体素子４などが配置される領域を埋めるように、ケース材１に囲まれる領域には封止材５が充填されている。半導体装置１０１においては絶縁基板２が上記容器状の部材の底部全面を覆うように配置され、ケース材１が容器状の部材の側部全面を構成するように配置される。両者が隙間なく接着されるため、上記容器状の部材内に封止材５を、そこから漏れないように注入することができる。
封止材５は上記容器状の部材内の空間を充填するため、たとえばゲル状の物質が固化されたものである。具体的には、たとえば封止材５としてエポキシ樹脂が用いられるが、これに限らず、所望の弾性率および耐熱性を有する任意の樹脂材料を使用可能である。たとえば封止材５としてエポキシ樹脂の他にシリコーン樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、アクリル樹脂からなる群から選択されるいずれかが用いられてもよい。封止材５としては、絶縁性と接着性とを兼ね備えた任意の材料を用いることができる。
次に、図４〜図６を用いて、本実施の形態の半導体装置１０１の製造方法について簡単に説明する。
図４を参照して、まず絶縁基板２、導体基板３Ｐおよび半導体素子４が準備される。なお絶縁基板２の金属パターン２Ｐは、厚みが０．１ｍｍ以上１ｍｍ以下程度であることが好ましい。金属パターン２Ｐは、絶縁層２Ｄの他方の主表面２Ｂ上に一般公知の印刷法などにより上記膜厚の金属層がたとえばプレス加工により形成され、その後一般公知の写真製版技術などにより当該金属層が所望の平面形状にパターニングされることにより形成される。ただし金属パターン２Ｐは、先に所望の平面形状および厚みにパターニングされた金属製の部材がその後プレス加工されることにより絶縁層２Ｄの他方の主表面２Ｂ上に形成されてもよい。以上により、絶縁層２Ｄの他方の主表面２Ｂには、互いに間隔をあけて複数の金属パターン２Ｐが形成され、複数の金属パターン２Ｐのうち隣り合う１対の金属パターン２Ｐの間には溝２Ｇが形成される。
また導体基板３Ｐは、たとえばリードフレームのような、銅などの金属材料の平板のみからなる構成である。導体基板３Ｐの厚みは０．１ｍｍ以上１ｍｍ以下であることが好ましい。導体基板３Ｐには、最終的に溝２Ｇと平面視において重なる位置において、一方の主表面３Ａからその反対側の他方の主表面３Ｂに達する貫通孔７が形成される。貫通孔７が形成される位置は上記のとおり、平面視においてケース材１に取り囲まれる領域の長辺および短辺のそれぞれを３等分したときの中央に配置される領域内である。
次に、絶縁層２Ｄを含む絶縁基板２の上方に、半導体素子４を挟むように、導体基板３Ｐが接合される。具体的には、たとえば絶縁基板２の最上面である金属パターン２Ｐの上に、半導体素子４の一方の主表面４Ａが、第１接合材６Ａを介して接合される。また導体基板３Ｐの最下面の上に、半導体素子４の他方の主表面４Ｂが、第２接合材６Ｂを介して接合される。
図５を参照して、図４の工程において互いに積層された絶縁基板２、導体基板３Ｐおよび半導体素子４の組が、ケース材１に囲まれるように、ケース材１の枠体内に収まるように設置される。具体的には、特にケース材１の比較的下方の領域が絶縁基板２の表面の一部であるその端面およびそれに隣接する他方の主表面２Ｂの一部の領域などに接触し、ケース材１に嵌合されるように設置されることが好ましい。これによりケース材１の表面の一部と絶縁基板２の表面の一部とが隙間なく接触すれば、両者により容器状の部材が形成され、当該容器状の部材の内部に封止材５などを供給することが可能となる。
ケース材１は枠状であり、絶縁基板２、半導体素子４および導体基板３Ｐと平面視において重なる領域を避けるようにこれらを取り囲む（載置部１Ｆが絶縁基板２上に乗り上げる領域を除く）。このためケース材１は、絶縁基板２、半導体素子４および導体基板３Ｐを覆わずこれらをケース材１から露出するように配置される。
またケース材１の本体部分の内部にその大部分が埋め込まれた電極端子８の、水平延在部分８Ｂがケース材１から露出した部分が、第３接合材６Ｃにより、導体基板３Ｐの他方の主表面３Ｂに接合される。
図６を参照して、図５の工程においてケース材１に囲まれた容器状の部材内の領域に封止材５が供給されることにより、ケース材１内の絶縁基板２、導体基板３Ｐおよび半導体素子４の各部材が封止される。具体的には、たとえば導体基板３Ｐに形成された貫通孔７に、封止材５の供給用のノズルＮＺが挿入され、そのノズルＮＺの先端部からたとえばゲル状の封止材５が噴出される。ノズルＮＺは先端部が下側を向くように挿入されるため、噴出された封止材５は、たとえばノズルＮＺの下方から絶縁基板２の他方の主表面２Ｂ上の領域を流れ、その後導体基板３Ｐの他方の主表面３Ｂ上の領域側へ、図中の矢印が示す流れＦのように流れる。以上に示す射出成形工程により、封止材５は、ケース材１内の全領域を充填するように配置される。ケース材１および絶縁基板２により形成される容器状の部材内を充填する封止材５は、その固化により固形部材として配置される。
次に、図７および図８を参照しながら、本実施の形態の作用効果、およびより好ましい構成について説明する。
本実施の形態の半導体装置１０１は、ケース材１が絶縁基板２、導体基板３Ｐおよび半導体素子４などと平面視において重なる領域を避けるように取り囲んでいる。つまりケース材１は半導体素子４などの上側の領域を覆っていない。このため半導体装置の製造時の樹脂注入工程（図６参照）において充填される封止材５内に微小な気泡が残留したとしても、ケース材１の他方の主表面１Ｂの矩形の開口部から、ケース材１の上方に向けて高効率にその気泡を排出することができる。また導体基板３Ｐの真上にはケース材１が存在しないとともに絶縁層なども存在しないため、導体基板３Ｐの真上の領域の配置部材が封止材５内の残留気泡に因りダメージを受ける可能性を排除することができる。
また本実施の形態の半導体装置１０１は、導体基板３Ｐに形成された貫通孔７が、絶縁基板２の金属パターン２Ｐにより形成される溝２Ｇと平面視において重なる位置に配置される。このため、貫通孔７に挿入されたノズルＮＺを用いて封止材５をケース材１内に噴出する際に、ノズルＮＺの先端から出た封止材５がすぐに溝２Ｇ内に到達する。このためそのまま封止材５の注入を継続することで、封止材５が、溝２Ｇ内をその延在方向に沿って、すなわち金属パターン２Ｐの配置に沿うように流通しながらケース材１内を充填する。このため図７に示すような、金属パターン２Ｐに隣接する領域における封止材５の未充填部６１を減らすことができ、より信頼性の高い半導体装置１０１を提供することができる。
図２および図３に示すように、溝２Ｇは１対の隣り合う金属パターン２Ｐの間に、平面視において直線状に延びるように形成されている。このため、溝２Ｇ内に到達した封止材５は、溝２Ｇ内を金属パターン２Ｐの配置に沿うようにスムーズに流通しながらケース材１内を充填することができる。
また貫通孔７は、ケース材１に取り囲まれる領域の長辺を３等分したときの中央に配置され、かつケース材１に取り囲まれる領域の短辺を３等分したときの中央に配置される。このためそこからケース材１内の各隅部までの距離のばらつきを小さくすることができる。したがって、貫通孔７から噴出される封止材５はそこを中心として放射するように流動することから、半導体装置１０１の平面視における角部を含め、その全体に隙間なく、封止材５を充填することができる。仮に貫通孔７が平面視におけるケース材１内の隅部に配置された場合、その隅部から他の隅部までの距離の差が大きくなり、その隅部から非常に遠い隅部まで封止材５が行き渡りにくくなる場合がある。しかし貫通孔７が中央に配置されることによりそのような懸念を排除できる。
図８を参照して、その他、本実施の形態の半導体装置１０１においては、ノズルＮＺを挿入して封止材５を供給するための貫通孔７は、その平面視における最大幅Ｒが１ｍｍ以上１０ｍｍ以下であることが好ましい。ここで最大幅は、貫通孔７の平面形状が円形である場合にはその直径となり、楕円形である場合にはその長軸方向の最大幅となる。仮に貫通孔７の上記最大幅が１ｍｍ未満であればノズルＮＺの断面積も小さくなりそこからの封止材５の噴出速度が遅くなる不具合が生じ得る。また仮に貫通孔７の上記最大幅が１０ｍｍを超えれば、貫通孔７から封止材５が不必要に漏れ出す可能性がある。このため貫通孔７のサイズは上記範囲であることが好ましい。なお貫通孔７の平面視における最大幅は、上記範囲の中でも２ｍｍ以上５ｍｍ以下であることが特に好ましい。
また本実施の形態においては、導体基板３Ｐに設けられた貫通孔７から封止材５が注入される。これにより、当該封止材５が流動できるスペースは、導体基板３Ｐと絶縁基板２とに挟まれた領域（半導体素子４が配置される領域およびそれに隣接する領域など）である狭小部９に限定される。すなわちケース材１内に供給された封止材５は、優先的に狭小部９を流通するように拡がる。このため封止材５は優先的に狭小部９を充填することができる。狭小部９への封止材５の充填性を高める観点からは、狭小部９の図８の上下方向の高さ、すなわち導体基板３Ｐと絶縁基板２（金属パターン２Ｐ）との最小の間隔すなわち図８の上下方向に関する距離ｄ１は０．２ｍｍ以上３ｍｍ以下であることが好ましい。仮に上記距離ｄ１が０．２ｍｍより小さければ封止材５の充填性が低下し、３ｍｍより大きければ半導体素子４などの実装が困難になる。
狭小部９には半導体素子４が配置されるため、半導体装置１０１全体の信頼性に大きく影響する部分である。このため、狭小部９に封止材５を隙間なく全体に充填させることにより、半導体装置１０１全体の信頼性をより高めることができる。
半導体装置１０１においてはケース材１の上部が開口部を有する開放系となっており、かつ導体基板３Ｐの端面３Ｅとケース材１の内壁面１Ｃとの間には開口部１０が設けられている。封止材５などの樹脂封止工程において狭小部９がすべて封止材５で充填された後は、図６に矢印Ｆで示すように封止材５が上方へ回り込み、開口部１０を通じて封止材５が流動することになる。さらにその後は開口部１０から図６に矢印Ｆで示すように封止材５が上方へ回り込み、導体基板３Ｐの上方まで封止材５を充填することができる。
ここで上記開口部１０の寸法、すなわち導体基板３Ｐの端面３Ｅとケース材１の内壁面１Ｃとの、たとえば絶縁層２Ｄの主表面に沿う方向である図８の左右方向の距離ｄ２が０．２５ｍｍ以上３ｍｍ以下であることが好ましい。仮に上記距離ｄ２が０．２５ｍｍより小さければ各部材の組立時（図５参照）に寸法誤差を吸収できなくなる。また上記距離ｄ２が３ｍｍより大きければ狭小部９の充填より開口部１０への樹脂流動が優先され、狭小部９に封止材５が供給されにくくなるため、ケース材１内の領域全体を隙間なく封止材５で充填することが困難になる。このため距離ｄ２を上記数値範囲内とすれば、狭小部９に封止材５を隙間なく全体に充填させることにより、半導体装置１０１全体の信頼性をより高めることができる。
実施の形態２．
図９を参照して、本実施の形態の半導体装置２０１は、基本的に実施の形態１の半導体装置１０１と同様の構成を有するため、同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし半導体装置２０１においては、半導体素子４の上方に接続される導体基板３Ｐ１が、他の部材と併せて第２の絶縁基板としての絶縁基板３を構成している。この点において半導体装置２０１は、半導体素子４の上方に接続される導体基板３Ｐが、他の部材から独立しそれ単体でリードフレームなどの金属導体部材を構成する実施の形態１の半導体装置１０１と、構成上異なっている。
具体的には、絶縁基板３は、絶縁基板２と互いに間隔をあけてその真上に、平面的に重なるように配置されている。絶縁基板３は、絶縁層３Ｃと、絶縁層３Ｃの図９における下側の主表面上に形成された導体基板３Ｐ１と、絶縁層３Ｃの図９における上側の主表面上に形成された導体基板３Ｐ２とを有している。ここでは図９の絶縁基板３の最下部を繋いでできる面を一方の主表面３Ａとし、最上部を繋いでできる面を他方の主表面３Ｂとしている。したがって他方の主表面３Ｂは、導体基板３Ｐ２が形成された領域においては導体基板３Ｐ２の最上面となり、導体基板３Ｐ２が形成されない領域においては絶縁層３Ｃの最上面となる。なお図９における導体基板３Ｐ２の形状および数などの配置態様については簡略化して示されており、実際には図９が示す態様とは異なっていてもよい。
導体基板３Ｐ１および導体基板３Ｐ２は、絶縁層３Ｃに接合されこれと一体となっているものの、基本的にその材質、厚みなどの特性は実施の形態１において独立に配置されるリードフレームとしての導体基板３Ｐと同様であるため、ここではその説明を繰り返さない。
本実施の形態においては、半導体素子４の一方の主表面４Ａと金属パターン２Ｐの最上面（絶縁基板２の他方の主表面２Ｂ）とが、第１接合材６Ａにより接合され、絶縁基板３（導体基板３Ｐ１）の一方の主表面３Ａと半導体素子４の他方の主表面４Ｂとは、第２接合材６Ｂにより接合されている。また導体基板３Ｐ２と電極端子８とが第３接合材６Ｃにより接合されている。
この半導体素子４と導体基板３Ｐ１との接続においては、第２接合材６Ｂの接続範囲の指定のため、導体基板３Ｐ１の下側の主表面（一方の主表面３Ａ）の一部の領域のみにレジスト剤が設けられてもよい。またこのレジスト剤は、導体基板３Ｐ１の下側の主表面上のみならず、絶縁層３Ｃの主表面、および導体基板３Ｐ２の上側の主表面（他方の主表面３Ｂ）の一部の領域のみに設けられてもよい。
絶縁層３Ｃは、他の部材と同様に矩形の平面形状を有する平板部材である。絶縁層３Ｃは基本的に絶縁基板２の絶縁層２Ｄと同じ材質により形成されるためここではその説明を繰り返さない。ただし絶縁層３Ｃは、ガラス繊維製のクロスを重ねたものにエポキシ樹脂を含浸させたガラスエポキシ基板であってもよい。
本実施の形態においては、絶縁基板２と導体基板との最小の間隔が０．２ｍｍ以上３ｍｍ以下である。つまり本実施の形態においては、複数の導体基板３Ｐ１，３Ｐ２のうち最も絶縁基板２に近い導体基板は導体基板３Ｐ１である。このため絶縁基板２と導体基板３Ｐ１との最小の間隔が０．２ｍｍ以上３ｍｍ以下であることが好ましい。
また本実施の形態においては、導体基板３Ｐ１（または導体基板３Ｐ２）の端面３Ｅとケース材１の内壁面１Ｃとの、たとえば絶縁層２Ｄの主表面に沿う方向である図８の左右方向の距離が０．２５ｍｍ以上３ｍｍ以下であることが好ましい。
次に、本実施の形態の作用効果について説明する。本実施の形態の作用効果は基本的に実施の形態１の作用効果と同様であるため当該同様である部分の説明を繰り返さないが、以下について補足的に説明する。
本実施の形態の半導体装置２０１は、実施の形態１の半導体装置１０１の半導体素子４の上方に接続された導体基板３Ｐに対して図９の上下方向に立体的な配線構造を追加したものである。すなわち図９の半導体装置２０１における絶縁基板３は一般的にＰＣＢ（Printed Circuit Board）と呼ばれる基板であり、半導体装置２０１の回路配線を担っている。また絶縁基板３においては、絶縁層３Ｃを挟むようにその上下に導体基板３Ｐ１，３Ｐ２が配置されるため、導体基板３Ｐ１，３Ｐ２のレイアウトを適宜変更することにより幅広い数の配線パターンを形成することができる。さらに絶縁基板３が複数の導体基板３Ｐ１，３Ｐ２を有するため、これらのうち一部をたとえば半導体素子４に含まれるトランジスタのコレクタに接続させ、他の一部をたとえば同トランジスタのエミッタに接続することができる。コレクタに接続する導体基板３Ｐ１，３Ｐ２とエミッタに接続する導体基板３Ｐ１，３Ｐ２とを互いに近接すると同時にほぼ平行となるように配置することができる。これにより、トランジスタのコレクタに接続する回路面から発生する磁界と、トランジスタのエミッタに接続する回路面から発生する磁界とをキャンセルさせることができる。したがって大電流を通電する半導体装置２０１の信頼性をより高めることができる。
実施の形態３．
本実施の形態は、上述した実施の形態１〜２にかかる半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本発明を適用した場合について説明する。
図１０は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。図１０に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００から構成される。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２０００は、電源１０００と負荷３０００の間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１０に示すように、入力される直流電力を交流電力に変換して出力する主変換回路２０１０と、主変換回路２０１０を制御する制御信号を主変換回路２０１０に出力する制御回路２０３０とを備えている。
負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２０００の詳細を説明する。主変換回路２０１０は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２０１０の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１０は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１０の各スイッチング素子および各還流ダイオードの少なくともいずれかを、上述した実施の形態１〜２のいずれかの半導体装置１０１，２０１，２０２，３０１に相当する半導体モジュール２０２０によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１０の３つの出力端子は、負荷３０００に接続される。
また、主変換回路２０１０は、上記の各スイッチング素子および各還流ダイオードの少なくともいずれか（以下「（各）スイッチング素子」と記載）を駆動する駆動回路（図示なし）を備えている。しかし駆動回路は半導体モジュール２０２０に内蔵されていてもよいし、半導体モジュール２０２０とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１０のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１０のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３０からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）となり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３０は、負荷３０００に所望の電力が供給されるよう主変換回路２０１０のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２０１０の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１０を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１０が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１０のスイッチング素子と還流ダイオードとして実施の形態１〜２にかかるパワーモジュールを適用するため、絶縁基板２と絶縁基板３または導体基板３Ｐとの間の領域の封止材５の充填性向上などの効果を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ ケース材、１Ａ，２Ａ，３Ａ，４Ａ 一方の主表面、１Ｂ，２Ｂ，３Ｂ，４Ｂ 他方の主表面、１Ｃ 内壁面、１Ｄ 内底面、１Ｆ 載置部、２ 絶縁基板、２Ｃ 放熱金属板、２Ｄ，３Ｃ 絶縁層、２Ｇ 溝、２Ｐ 金属パターン、３Ｅ 端面、３Ｐ，３Ｐ１，３Ｐ２ 導体基板、４ 半導体素子、５ 封止材、６Ａ 第１接合材、６Ｂ 第２接合材、６Ｃ 第３接合材、７ 貫通孔、８ 電極端子、８Ａ 鉛直延在部分、８Ｂ 水平延在部分、８Ｃ 屈曲部、９ 狭小部、１０ 開口部、６１ 未充填部、１０１，２０１ 半導体装置、１０００ 電源、２０００ 電力変換装置、２０１０ 主変換回路、２０３０ 制御回路、３０００ 負荷。

Claims (10)

  1. 絶縁層を含む絶縁基板と、
    前記絶縁基板の上方に接続された半導体素子と、
    前記半導体素子の上方に接続された導体基板と、
    前記絶縁基板、前記半導体素子および前記導体基板と平面視において重なる領域を避けるように取り囲むケース材とを備え、
    前記絶縁層の主表面には互いに間隔をあけて複数の金属パターンが配置され、
    前記複数の金属パターンのうち隣り合う１対の前記金属パターンの間には溝が形成されており、
    前記導体基板には、前記溝と平面視において重なる位置に貫通孔が形成されており、
    前記ケース材に囲まれる領域には封止材が充填される、半導体装置。
  2. 前記絶縁基板において、前記絶縁層は、金属板と一体となるよう接合されている、請求項１に記載の半導体装置。
  3. 前記溝は、前記１対の隣り合う金属パターンの間に、平面視において直線状に延びるように形成されている、請求項１または２に記載の半導体装置。
  4. 前記ケース材は長辺および短辺を有する矩形の平面形状を有し、
    前記貫通孔は、前記ケース材に取り囲まれる領域の前記長辺を３等分したときの中央に配置され、かつ前記短辺を３等分したときの中央に配置される領域内に形成される、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記貫通孔は平面視において最大幅が１ｍｍ以上１０ｍｍ以下である、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記絶縁基板と前記導体基板との最小の間隔が０．２ｍｍ以上３ｍｍ以下である、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記導体基板の端面と前記ケース材との、前記主表面に沿う方向の間隔が０．２５ｍｍ以上３ｍｍ以下である、請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記封止材はエポキシ樹脂またはシリコーン樹脂である、請求項１〜７のいずれか１項に記載の半導体装置。
  9. 請求項１〜８のいずれか１項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と備えた電力変換装置。
  10. 絶縁層を含む絶縁基板の上方に、半導体素子を挟むように、導体基板を接合する工程と、
    前記絶縁基板、前記半導体素子、および前記導体基板を、ケース材に囲まれるように設置する工程と、
    前記ケース材に囲まれた領域に封止材を供給することにより、前記半導体素子を封止する工程とを備え、
    前記ケース材は、前記絶縁基板、前記半導体素子および前記導体基板と平面視において重なる領域を避けるように取り囲み、
    前記絶縁層の主表面には互いに間隔をあけて複数の金属パターンが形成され、
    前記複数の金属パターンのうち隣り合う１対の前記金属パターンの間には溝が形成され、
    前記導体基板には、前記溝と平面視において重なる位置に貫通孔が形成される、半導体装置の製造方法。
JP2019511062A 2017-04-06 2017-12-06 半導体装置およびその製造方法、ならびに電力変換装置 Active JP6797285B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017076014 2017-04-06
JP2017076014 2017-04-06
PCT/JP2017/043784 WO2018185974A1 (ja) 2017-04-06 2017-12-06 半導体装置およびその製造方法、ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2018185974A1 true JPWO2018185974A1 (ja) 2020-01-16
JP6797285B2 JP6797285B2 (ja) 2020-12-09

Family

ID=63713267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019511062A Active JP6797285B2 (ja) 2017-04-06 2017-12-06 半導体装置およびその製造方法、ならびに電力変換装置

Country Status (5)

Country Link
US (1) US11107756B2 (ja)
JP (1) JP6797285B2 (ja)
CN (1) CN110462817B (ja)
DE (1) DE112017007415B4 (ja)
WO (1) WO2018185974A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110462817B (zh) * 2017-04-06 2023-11-28 三菱电机株式会社 半导体装置及其制造方法、以及电力转换装置
JP7070373B2 (ja) 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
JP6826665B2 (ja) * 2018-12-27 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
CN113261095A (zh) * 2019-01-18 2021-08-13 三菱电机株式会社 半导体装置、半导体装置的制造方法及电力转换装置
US11830856B2 (en) 2019-03-06 2023-11-28 Semiconductor Components Industries, Llc Semiconductor package and related methods
JP7131708B2 (ja) * 2019-08-13 2022-09-06 富士電機株式会社 半導体装置
JP7325536B2 (ja) * 2019-12-11 2023-08-14 三菱電機株式会社 半導体装置の製造方法
JP7489933B2 (ja) 2021-02-24 2024-05-24 三菱電機株式会社 半導体装置及びその製造方法
CN117957649A (zh) * 2021-09-17 2024-04-30 三菱电机株式会社 半导体装置及半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2014154679A (ja) * 2013-02-07 2014-08-25 Daiwa Kogyo:Kk 半導体モジュール
JP2015046416A (ja) * 2013-08-27 2015-03-12 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
EP1318547B1 (de) * 2001-12-06 2013-04-17 ABB Research Ltd. Leistungshalbleiter-Modul
WO2007060854A1 (ja) 2005-11-28 2007-05-31 Seiko Epson Corporation 有機発光装置の製造方法、有機発光装置および電子機器
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置
JP6287620B2 (ja) 2014-06-23 2018-03-07 富士電機株式会社 半導体装置およびその製造方法
CN110462817B (zh) * 2017-04-06 2023-11-28 三菱电机株式会社 半导体装置及其制造方法、以及电力转换装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2014154679A (ja) * 2013-02-07 2014-08-25 Daiwa Kogyo:Kk 半導体モジュール
JP2015046416A (ja) * 2013-08-27 2015-03-12 三菱電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP6797285B2 (ja) 2020-12-09
DE112017007415T5 (de) 2020-01-02
CN110462817A (zh) 2019-11-15
US20200020622A1 (en) 2020-01-16
WO2018185974A9 (ja) 2019-08-29
CN110462817B (zh) 2023-11-28
WO2018185974A1 (ja) 2018-10-11
US11107756B2 (en) 2021-08-31
DE112017007415B4 (de) 2023-01-12

Similar Documents

Publication Publication Date Title
JP6797285B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
CN108695261B (zh) 电力用半导体装置及其制造方法以及电力变换装置
JP7042651B2 (ja) 電力用半導体装置および電力変換装置
US20190393184A1 (en) Power module and power conversion apparatus
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP7004749B2 (ja) 回路装置および電力変換装置
JP7026823B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
CN110880488B (zh) 半导体装置及电力转换装置
JP6999807B2 (ja) 半導体装置及び電力変換装置
US9698076B1 (en) Metal slugs for double-sided cooling of power module
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
CN111276448A (zh) 半导体装置及电力转换装置
CN112310006A (zh) 具有承载件、层压体和位于两者间的构件的包封的封装体
JP2019197831A (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP7367352B2 (ja) 半導体モジュール、車両、および半導体モジュールの製造方法
JP2023081051A (ja) 半導体モジュール、電力変換装置、および半導体モジュールの製造方法
CN115223977A (zh) 电力半导体装置、电力半导体装置的制造方法及电力变换装置
CN117438404A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
JP2021166223A (ja) 半導体装置、半導体装置を搭載した回路基板、電力変換装置および半導体装置を搭載した回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201117

R150 Certificate of patent or registration of utility model

Ref document number: 6797285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250