JP7325536B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7325536B2
JP7325536B2 JP2021563873A JP2021563873A JP7325536B2 JP 7325536 B2 JP7325536 B2 JP 7325536B2 JP 2021563873 A JP2021563873 A JP 2021563873A JP 2021563873 A JP2021563873 A JP 2021563873A JP 7325536 B2 JP7325536 B2 JP 7325536B2
Authority
JP
Japan
Prior art keywords
case
solution
semiconductor device
primer layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021563873A
Other languages
English (en)
Other versions
JPWO2021117548A5 (ja
JPWO2021117548A1 (ja
Inventor
智香 川添
純司 藤野
達哉 北川
大輔 村田
勇輔 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021117548A1 publication Critical patent/JPWO2021117548A1/ja
Publication of JPWO2021117548A5 publication Critical patent/JPWO2021117548A5/ja
Application granted granted Critical
Publication of JP7325536B2 publication Critical patent/JP7325536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置の製造方法に関する。
電力用の半導体装置（パワーモジュール）は、産業機器、自動車、鉄道など、幅広い分野において用いられている。近年、半導体装置を搭載した機器の高性能化に伴い、定格電圧および定格電流の増加と、使用温度の高温化等とが図られている。
半導体素子等を封止材によって封止した半導体装置では、特に、高温下での動作に対応するために、封止される半導体素子等と封止材との密着強度の向上が求められている。たとえば、特許文献１では、シランカップリング剤の水溶液を半導体素子等に塗布し乾燥させることによって半導体素子等の表面にプライマ層を形成し、封止材で封止する手法が提案されている。
特開２０１８－３９２１１号公報
半導体装置には、半導体素子を搭載した絶縁基板がケース内に収容されて、そのケース内に収容された絶縁基板等が封止材によって封止される態様の半導体装置がある。この種の半導体装置においては、封止材によって封止される半導体素子等と封止材との密着を図るプライマ層を選択的に形成することが求められている。
本開示は、このような開発の下でなされたものであり、その目的は、封止材と、その封止材によって封止される半導体素子等の被封止部材との密着強度の向上を図るために、プライマ層を選択的に形成することができる半導体装置の製造方法を提供することである。
本開示に係る半導体装置の製造方法は、半導体素子を封止材によって封止した半導体装置の製造方法であって、以下の工程を備えている。封止材によって封止される、半導体素子を含む被封止部材を形成する。被封止部材をケース内に収容する。シランカップリング剤の溶液をケース内に流し込む。ケース内の溶液を除去する。溶液をケース内に流し込む工程において被封止部材に付着した溶液に処理を施すことによって、被封止部材の表面にプライマ層を形成する。ケース内に封止材を充填することによって、プライマ層が形成された被封止部材を封止する。プライマ層を形成する工程は、半導体素子の表面にプライマ層を形成する工程を含む。
本開示に係る半導体装置の製造方法によれば、半導体素子を含む被封止部材が収容されたケース内に、シランカップリング剤の溶液をケース内に流し込み、ケース内の溶液を除去した後、被封止部材に付着した溶液に処理を施すことによって、被封止部材の表面にプライマ層が形成される。これにより、被封止部材を含むケースの内壁面と封止材との間にプライマ層を選択的に形成することができる。必要な箇所に選択的にプライマ層が形成されることで、被封止部材と封止材との密着強度が向上し、より高温化下での動作を可能にすることができる。
実施の形態１に係る半導体装置の平面図である。 同実施の形態において、図１に示される断面線ＩＩ－ＩＩにおける半導体装置の断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程をより具体的に示す平面図である。 実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程をより具体的に示す平面図である。 同実施の形態において、図１２に示す工程の後に行われる工程をより具体的に示す断面図である。 実施の形態３に係る半導体装置の第１例を示す断面図である。 同実施の形態において、半導体装置の第２例を示す断面図である。 同実施の形態において、半導体装置の第３例を示す断面図である。 実施の形態４に係る半導体装置を示す断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。 実施の形態５に係る電力変換装置のブロック図である。
実施の形態１．
実施の形態１に係る半導体装置の一例について説明する。図１および図２に示すように、半導体装置１では、絶縁基板としてのセラミック基板５に、半導体素子１９として、パワー半導体素子２１とＩＣ素子２４とが搭載されている。パワー半導体素子２１は、たとえば、電力を制御するＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを含む。ＩＣ素子２４は、たとえば、スイッチング素子を含む。
セラミック基板５は、基板本体７、導体層９および導体層１１を含む。基板本体７の一方の主面の側に導体層９が形成されている。基板本体７の他方の主面の側に導体層１１が形成されている。パワー半導体素子２１は、はんだ１７ａによって導体層１１に接合されている。ＩＣ素子２４は、はんだ１７ｂによって導体層１１に接合されている。基板本体７は、たとえば、窒化アルミニウム（ＡｌＮ）から形成されている。
半導体素子１９が搭載されたセラミック基板５には、接着剤１５によってケース１３が固定されている。ケース１３には、外部電極端子３１と信号電極端子３３とが装着されている。ケース１３は、たとえば、ポリフェニレンサルファイド樹脂（ＰＰＳ：Poly Phenylene Sulfide Resin）から形成されている。
ケース１３には、外部と電気的に接続する導電性部材としての外部電極端子３１と信号電極端子３３とが取り付けられている。外部電極端子３１として、外部電極端子３１ａと外部電極端子３１ｂとを備えている。外部電極端子３１ａは、たとえば、ソース電極端子となる。外部電極端子３１ｂは、たとえば、ドレイン電極端子となる。外部電極端子３１ａとパワー半導体素子２１の表面電極２３とが、複数のワイヤ２５によって電気的に接続されている。外部電極端子３１ｂと導体層１１とが、複数のワイヤ２９によって電気的に接続されている。
信号電極端子３３は、たとえば、ゲート電極端子または温度センサー電極端子等となる。信号電極端子３３とＩＣ素子２４の信号電極２６とが、ワイヤ２７によって電気的に接続されている。ワイヤ２５は、たとえば、直径１００～５００μｍ程度のアルミニウム製である。
半導体素子１９を搭載したセラミック基板５は、被封止部材として、ケース１３内に充填された封止材３７によって封止されている。さらに、この半導体装置１では、ワイヤ２５、２７、２９等も、被封止部材の一部として、封止材３７によって封止されている。半導体素子１９を搭載したセラミック基板５と封止材３７との間に、プライマ層３５が介在している。ワイヤ２５、２７、２９等と封止材３７との間に、プライマ層３５が介在している。
プライマ層３５は、半導体素子１９を搭載したセラミック基板５の表面を覆うように形成されている。プライマ層３５は、ワイヤ２５、２７、２９の表面を覆うように形成されている。さらに、プライマ層３５は、ケース１３の底から、ケース１３の底とケース１３の上端との間の位置にわたりケース１３の内壁面を覆うように形成されている。
後述するように、プライマ層３５は、半導体素子１９を搭載したセラミック基板５等を、たとえば、シランカップリング剤の溶液に浸漬させることによって形成される。シランカップリング剤は、有機材料と結合する官能基と、無機材料と結合する官能基とを有する。シランカップリング剤の溶媒としては、たとえば、水またはエタノールが挙げられる。シランカップリング剤の溶液におけるシランカップリング剤の濃度（重量）は、１～１０％が望ましい。シランカップリング剤の濃度が１％よりも低い場合には、十分なプライマ層３５が形成されない。一方、シランカップリング剤の濃度が１０％よりも高い場合には、プライマ層３５が厚くなり過ぎる。
プライマ層３５は、半導体素子１９を搭載したセラミック基板５等と、封止材３７との間に介在する。プライマ層３５は、半導体素子１９を搭載したセラミック基板５等の無機材料と結合するとともに、封止材３７の有機材料と結合する機能を有する。これにより、封止材３７と、半導体素子１９を搭載したセラミック基板５等との密着強度を向上させることができる。
たとえば、無機材料としてのアルミニウムと有機材料としてのエポキシ樹脂との間では、厚さ３０ｎｍ～５００ｎｍ程度のプライマ層３５を介在させることで、プライマ層３５を介在させない場合と比べて、密着強度を３倍程度向上させることができる。プライマ層３５の厚さが、３０ｎｍよりも薄い場合には、十分な密着強度を得ることが難しくなる。
また、銅とエポキシ樹脂との間では、厚さ１００ｎｍ～５００ｎｍ程度のプライマ層３５を介在させることで、プライマ層３５を介在させない場合と比べて、密着強度を３倍程度向上させることができる。プライマ層３５の厚さが、１００ｎｍよりも薄い場合には、十分な密着強度を得ることが難しくなる。
なお、いずれの場合も、プライマ層３５の厚さが５００ｎｍよりも厚い場合には、密着強度に大きな差はなくなり、プライマ溶液の消費量が多くなる。このため、生産コストの抑制から、プライマ層３５の５００ｎｍを超えないようにすることが望ましい。
封止材３７によって封止された半導体装置１は、冷却機構３９に搭載されている。なお、図１では、セラミック基板５の導体層９が冷却機構３９に取り付けられている状態が模式的に示されているが、半導体装置１として、セラミック基板５に絶縁層を介在させてベース板（いずれも図示せず）が取り付けられた態様の半導体装置であってもよい。この場合は、セラミック基板５と冷却機構３９との間にベース板が介在することになる。実施の形態１に係る半導体装置１は、上記のように構成される。
次に、上述した半導体装置１の製造方法の一例について説明する。図３に示すように、セラミック基板５を用意する。セラミック基板５では、基板本体７の一方の主面の側に導体層９が形成され、他方の主面の側に導体層１１が形成されている。導体層１１の上に、板状のはんだを載置する。そのはんだの上にパワー半導体素子２１とＩＣ素子２４と含む半導体素子１９を配置し、リフロー炉へ投入する。リフロー炉内において、板状のはんだを溶融させて、半導体素子１９を導体層１１（セラミック基板５）に接合する。これにより、パワー半導体素子２１の裏面電極（たとえば、ドレイン電極（図示せず））が導体層１１に電気的に接続される。
次に、図４に示すように、半導体素子１９が搭載されたセラミック基板５に、接着剤１５によってケース１３を接着する。ケース１３には、外部電極端子３１および信号電極端子３３があらかじめ装着されている（インサートモールド）。ケース１３の内周部に、たとえば、シリコーン製の接着剤１５を塗布する。ケース１３に対して、半導体素子１９が搭載されたセラミック基板５を位置合わせし、セラミック基板５をケース１３に載置する。次に、セラミック基板５が載置されたケース１３を、オーブン（図示せず）に投入する。オーブン内において、たとえば、５０℃～１５０℃の温度条件の下で、３０分程度加熱することによって、接着剤１５を硬化させる。
次に、図５に示すように、外部電極端子３１および信号電極端子３３のそれぞれと半導体素子１９とが電気的に接続される。ここでは、たとえば、ワイヤボンディング装置（図示せず）が用いられる。外部電極端子３１ａとパワー半導体素子２１の表面電極２３（たとえば、ソース電極）とが、複数のワイヤ２５によって電気的に接続される。外部電極端子３１ｂと導体層１１とが、ワイヤ２９（図１参照）によって電気的に接続される。信号電極端子３３とＩＣ素子２４の信号電極２６とが、ワイヤ２７によって電気的に接続される。
次に、プライマ層を形成する処理を行う。まず、シランカップリング剤の溶液であるプライマ溶液を用意する。次に、図６に示すように、ケース１３内にプライマ溶液３４を流し込む。このとき、ワイヤ２５、２７、２９のループ部分の裏側の部分の表面にもプライマ層を形成する必要がある。また、ケース１３内を上から見たときに、ワイヤ２５、２７、２９の下の死角となる半導体素子１９等の部分の表面にもプライマ層を形成する必要がある。このため、ワイヤ２５、２７、２９の頂部よりも、たとえば、０．５～５ｍｍ程度高いに位置にまでプライマ溶液３４を流し込む。
また、このとき、必要に応じて一部の部品のみプライマ溶液３４に浸漬させればよい。たとえば、ワイヤ２５を浸漬させて、ワイヤ２７、２９を浸漬させる必要がない場合には、ワイヤ２５の頂部よりも、０．５～５ｍｍ程度高いに位置にまでプライマ溶液３４に浸漬させるようにしてもよい。また、たとえば、半導体素子１９の部分を浸漬させて、ワイヤ２５、２７、２９のループ部分を浸漬させる必要がない場合には、半導体素子１９の上部よりも、０．５～５ｍｍ程度高い位置にまでプライマ溶液３４に浸漬させるようにしてもよい。
さらに、たとえば、半導体素子１９とワイヤ２５、２７との接合部分を浸漬させたい場合には、その接合部分よりも、０．５～５ｍｍ程度高い位置にまでプライマ溶液３４に浸漬させるようにしてもよい。この場合には、ケース１３の内壁面には、ケース１３の底面からその接合部分よりも、０．５～５ｍｍ程度高いに位置にまでプライマ溶液３４が付着し、完成した半導体装置１では、これが最終的にプライマ層３５として残ることになる（図２参照）。
次に、ケース１３内に流し込まれた余分なプライマ溶液３４を除去する。図７に示すように、ノズル５１によってプライマ溶液３４を吸引する。このとき、セラミック基板５に半導体素子１９等の部品が搭載されていない中央付近の導体層１１の表面から、たとえば、１～２０ｍｍ程度離れた位置（上方）にノズル５１を配置して、プライマ溶液３４を吸引する。プライマ溶液３４の粘度は、プライマ溶液３４を吸引させることを考慮すると、１０Ｐａ・ｓ以下であることが望ましい。
プライマ溶液３４が残ると、その部分が盛り上がり、形成されるプライマ層の厚さの均一性が低下することが想定される。このため、プライマ溶液３４の液滴が、できる限り残らないように、プライマ溶液３４を吸引することが望ましい。
半導体素子１９を搭載したセラミック基板５等に形成するプライマ層の厚さは、溶液に含まれるシランカップリング剤の濃度によって変えることができ、シランカップリング剤の濃度が高くなると、プライマ層の厚さは厚くなる。シランカップリング剤の濃度を変えることで、セラミック基板５等に付着するシランカップリング剤の量を変えることができ、プライマ層の厚さを制御することができる。
上述したように、プライマ溶液３４の液滴が残らないように、プライマ溶液３４を吸引することが望ましいが、必要に応じて液溜まりを設けるようにしてもよい。たとえば、セラミック基板５および半導体素子１９に形成されるプライマ層の膜厚を制御させたい場合には、まず、シランカップリング剤の濃度とノズル５１から吸引するプライマ溶液３４の量を変えることによって、ケース１３内にプライマ溶液３４の液溜まりを作る。
次に、加熱によって、液溜まり等の水分を蒸発させることで、セラミック基板５および半導体素子１９に形成されるプライマ層の膜厚を制御することが可能になる。たとえば、半導体素子１９の周辺に配置される材料との関係で、半導体素子１９の中央部分のプライマ層の厚さを、半導体素子１９の周辺部分のプライマ層の厚さをよりも厚く形成することができる。
プライマ溶液３４を吸引した後、オーブンに投入し乾燥処理を行うことで、図８に示すように、半導体素子１９を搭載したセラミック基板５等の表面にプライマ層３５が形成される。次に、ケース１３内に液状封止材を充填する。次に、図９に示すように、加熱処理を施し、液状封止材を硬化させることによって、封止材３７が形成される。こうして、半導体装置１の主要部分が完成する。この後、半導体装置１を冷却機構３９に搭載することによって、図１等に示す半導体装置１が製造される。
上述した半導体装置１では、プライマ層３５となるプライマ溶液３４をケース１３内に流し込んで形成することで、選択的にプライマ層３５を形成することができる。このことについて説明する。
ケース１３内に半導体素子１９を搭載したセラミック基板５等が収容された半導体装置１において、セラミック基板５にケース１３を接着した後に、スピンコート法によってプライマ層３５を形成させようとすると、たとえば、ワイヤ２５、２７、２９のループ部分等、プライマ層３５を形成することができない箇所が生じる。
また、ケース１３内の中央付近から外側に向かって広がったプライマ溶液３４が、ケース１３の隅に溜まるうえ、プライマ溶液３４が広がる際に、ケース１３の上端部分、外部電極端子３１または信号電極端子３３等に、プライマ溶液３４の飛沫が付着する可能性が高い。ケース１３の上端部分等は、プライマ層３５を形成する必要がない箇所である。
また、セラミック基板５にケース１３を接着した後に、バーコータによってプライマ層３５を形成させようとすると、ワイヤ２５、２７、２９が接続されているため、そのワイヤ２５、２７、２９が邪魔になり、プライマ層３５を形成することが難しい。
さらに、セラミック基板５等が固定されたケース１３の全体をプライマ溶液３４に浸漬させた場合には、ケース１３の外壁面、外部電極端子３１または信号電極端子３３等、プライマ層３５を形成する必要がない箇所がプライマ溶液３４に浸漬されることになる。
これらの手法に対して、上述した手法では、半導体素子１９を搭載したセラミック基板５等が固定されたケース１３内にプライマ溶液が流し込まれて、セラミック基板５等がプライマ溶液３４に浸漬される。このため、ケース１３の外壁面、外部電極端子３１または信号電極端子３３等、プライマ層３５を形成する必要がない箇所にプライマ溶液３４が付着するのを阻止することができる。こうして、必要な箇所にだけプライマ層３５が形成されて、半導体素子１９を搭載したセラミック基板５等と封止材３７との密着強度を向上させることができる。その結果、より高温化の下での動作を可能にすることができる。
また、ケース１３内にプライマ溶液３４を流し込むため、余分なプライマ溶液３４はノズル５１によって除去することができる。吸引したプライマ溶液３４は、必要に応じて洗浄することで再利用することができる。プライマ溶液３４をノズル５１によって吸引する際には、ノズル５１を移動させながら吸引してもよい。
セラミック基板５に半導体素子１９等の部品が搭載されていない中央付近の導体層１１の表面から、たとえば、１～２０ｍｍ程度離れた位置（上方）にノズル５１を配置した状態から、図１０に示すように、たとえば、矢印Ｙ１に示す一方向にノズル５１を移動させながら吸引することで、プライマ溶液３４を効率的に吸引することができる。
また、一方向に加えて、一方向と交差する他の方向にもノズル５１を移動させながらプライマ溶液３４を吸引するようにしてもよい。ノズル５１が移動する際に、たとえば、半導体素子１９またはワイヤ２５、２７、２９等と干渉するおそれがある場合には、ノズル５１を上昇させてプライマ溶液３４を吸引させればよい。さらに、複数のノズル５１を用いてプライマ溶液３４を吸引するようにしてもよい。複数のノズルを用いることで、より効率的にプライマ溶液３４を除去することができる。
ノズル５１の断面形状としては、円形、楕円形または四角形等、対象とされる半導体装置１の形状等に対応した断面形状を有するノズルを適用することが望ましい。また、ノズル５１の先端形状を鋭角の先端形状にすることで、ケース１３内のより狭い空間に残るプライマ溶液３４を容易に吸引することができる。さらに、ノズル５１の先端部分を面取りしておくことで、仮に、ノズル５１が半導体素子１９等と干渉したとしても、半導体素子１９等に傷がつくのを抑制することができる。
ノズル５１によってプライマ溶液３４を吸引する他に、たとえば、スポンジ等にプライマ溶液３４を染み込ませて除去するようにしてもよい。また、ケース１３を傾けることによって、ケース１３内のプライマ溶液３４を除去するようにしてもよい。ケース１３を傾ける際には、必要に応じて治具等のカバーを取り付けてもよい。また、プライマ溶液が流れる流路を設けるようにしてもよい。ケース１３を傾ける手法については、後述する。
さらに、ケース１３内のプライマ溶液３４を吸引した後に、ケース１３に振動を与えてもよいし、ケース１３を回転させてもよい。ケース１３内の一定の箇所にプライマ溶液が集まっていたとしても、ケース１３の振動または回転によって、プライマ溶液３４を分散させて、プライマ層３５の厚さを均一にすることができる。
完成した半導体装置１では、プライマ層３５は、半導体素子１９を搭載したセラミック基板５と、封止材３７との間に介在するように形成されている。プライマ層３５は、ワイヤ２５、２７、２９と封止材３７との間に介在するように形成されている。さらに、プライマ層３５は、ケース１３の底から、ケース１３の底とケース１３の上端との間の位置にわたりケース１３の内壁面を覆うように形成されている。
プライマ層３５は、組成分析によって検出することが可能である。組成分析として、たとえば、ＥＩ（Electron Ionization）法、ＦＩ（Field Ionization）法またはＦＴＩＲ（Fourier-Transform Infrared Spectrometer）法等がある。
ＥＩ法は、ガスクロマトグラフィー質量分析法において用いられているイオン化法の一つであり、この分析によれば、プライマ層３５の構造に関する情報が得られる。ＦＩ法は、ガスクロマトグラフィー質量分析法において用いられているイオン化法の一つであり、この分析によれば、プライマ層３５の分子量に関する情報が得られる。
ＦＴＩＲ法は、物質に赤外光を照射し、透過または反射した光を測定することで、その物質の構造に関する情報が得られる。プライマ層３５が形成される過程では、Ｓｉ－ＯＨ基の脱水縮合反応が進み、Ｓｉ－Ｏ－Ｓｉ基が形成される。これにより、赤外線吸収スペクトルにおいて、Ｓｉ－Ｏ－Ｓｉ基に基づく赤外線吸収スペクトルのピークが観測されることになる。
上述した半導体装置１では、ケース１３内から、Ｓｉ－Ｏ－Ｓｉ基に基づく赤外線吸収スペクトルのピークが観測されることになる。一方、ケース１３の外壁面、ケース１３の上端面およびケース１３の上端側に位置する内壁面の部分からは、Ｓｉ－Ｏ－Ｓｉ基に基づく赤外線吸収スペクトルのピークは観測されない。また、セラミック基板５の裏面、すなわち、導体層９の表面からも、Ｓｉ－Ｏ－Ｓｉ基に基づく赤外線吸収スペクトルのピークは観測されない。
なお、上述した半導体装置１では、セラミック基板５の基板本体７が、窒化アルミニウム（ＡｌＮ）から形成されている場合について説明した。基板本体７としては、この他に、たとえば、アルミナ（Ａｌ２Ｏ３）から形成されていてもよい。また、基板本体７は、窒化シリコン（ＳｉＮ）から形成されていてもよい。さらに、放熱性の必要性が低い場合には、基板本体７として、たとえば、金属ベース基板またはガラスエポキシ基板等を適用してもよい。
ケース１３は、ＰＰＳから形成されている場合について説明した。ケース１３としては、より耐熱性の高い液晶ポリマー（ＬＣＰ：Liquid Crystal Polymer）から形成されていてもよい。
半導体素子１９として、ＩＧＢＴとダイオードとを含む場合について説明した。ＩＧＢＴとダイオードとの配置態様としては、一つの半導体装置（半導体モジュール）の中に、たとえば、ＩＧＢＴとダイオードとを一つずつ配置した１ｉｎ１タイプがある。また、たとえば、ＩＧＢＴとダイオードとを二つずつ配置した２ｉｎ１タイプがある。さらに、たとえば、ＩＧＢＴとダイオードとを六つずつ配置した６ｉｎ１タイプがある。
半導体素子１９は、はんだ１７ａ、１７ｂによって導体層１１に接合されている場合について説明した。半導体素子１９を導体層１１に接合させる手法としては、たとえば、銀（Ａｇ）フィラーをエポキシ樹脂に分散させた導電性接着剤を用いて、半導体素子１９を導体層１１に接合させるようにしてもよい。また、たとえば、ナノ粒子を低温焼結させる銀（Ａｇ）ナノパウダまたは銅（Ｃｕ）ナノパウダ等を用いて、半導体素子１９を導体層１１に接合させるようにしてもよい。
ワイヤ２５、２７、２９は、アルミニウム製のワイヤである場合について説明した。ワイヤ２５、２７、２９としては、銅のワイヤでもよい。また、ワイヤ２５、２７、２９として、アルミニウムを被覆した銅ワイヤであってもよい。さらに、ワイヤ２５、２７、２９として、金のワイヤでもよい。
封止材３７として、液状封止体を加熱により硬化させた硬化させた場合について説明した。封止材３７としては、液状封止材を常温の下で硬化させる態様のものでもよい。また、封止材３７を覆うように、ケース１３にカバーを取り付けるようにしてもよい。
実施の形態２．
実施の形態２に係る半導体装置の一例について説明する。ここでは、主に、半導体装置の製造方法について説明する。なお、前述した半導体装置１の構成と同様の構成については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
前述した図３～図５に示す工程と同様の工程を経た後、図１１に示すように、ケース１３内にプライマ溶液３４を流し込む。このとき、ワイヤ２５、２７、２９の頂部よりも、たとえば、０．５～５ｍｍ程度高いに位置にまでプライマ溶液３４を流し込む。次に、ケース１３内に流し込まれた余分なプライマ溶液３４を除去する。
このとき、図１２に示すように、ケース１３を傾けて、ケース１３内のプライマ溶液３４を一箇所に集める。集められたプライマ溶液３４に向けてノズル５１を配置し、プライマ溶液３４を吸引する。また、集められたプライマ溶液３４が位置する領域内においてノズル５１を移動させることで、プライマ溶液３４をより効率的に吸引することができる。
その後、図８および図９に示す工程と同様の工程を経て、図１３に示すように、半導体素子１９を搭載したセラミック基板５等の表面にプライマ層３５を介在させて封止材３７を形成する。こうして、半導体装置１の主要部分が完成する。
完成した半導体装置１では、前述した図１および図２に示す半導体装置１と同様に、半導体素子１９を搭載したセラミック基板５等が固定されたケース１３内にプライマ溶液３４が流し込まれて、セラミック基板５等がプライマ溶液３４に浸漬される。このため、ケース１３の外壁面、外部電極端子３１または信号電極端子３３等、プライマ層３５を形成する必要がない箇所にプライマ溶液３４が付着するのを阻止することができる。
また、ケース１３内にプライマ溶液３４を流し込むため、余分なプライマ溶液３４はノズル５１によって除去することができる。このとき、ケース１３を傾けて、ケース１３内の一箇所に集められたプライマ溶液３４をノズル５１によって吸引することで、プライマ溶液３４を効率的に吸引することができる。図１４に示すように、ケース１３は、たとえば、ケース１３内に収容されたセラミック基板５等に配置されている部品ができるだけ少ない箇所（点線枠ＤＣ参照）にプライマ溶液３４が溜められるように、傾けるようにしてもよい。
また、図１５に示すように、ケース１３内に残るプライマ溶液３４の液滴３４ａを除去する場合には、ケース１３の外壁面、外部電極端子３１および信号電極端子３３等、プライマ溶液３４を付着させたくない部分を覆うカバー治具５３を装着した状態で、エアーノズル５２によって液滴３４ａを吹き飛ばすようにしてもよい。
実施の形態３．
ここでは、冷却機構を含む半導体装置のバリエーションについて説明する。なお、図１および図２に示す半導体装置１の構成と同様の構成については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
（第１例）
図１６に示すように、第１例に係る半導体装置１は、冷却機構として水冷フィン４１を備えている。水冷フィン４１には、冷却水４２が流れる複数の流路４１ａが設けられている。水冷フィン４１の上に絶縁層３を介在させて、半導体素子１９を搭載したセラミック基板５が配置されている。そのセラミック基板５を取り囲むように、ケース１３が水冷フィン４１に固定されている。
プライマ層３５は、ワイヤ２５、２７等および半導体素子１９を搭載したセラミック基板５と封止材３７との間に介在する部分に加えて、水冷フィン４１の一部と封止材３７との間に介在するように形成されている。
水冷フィン４１を備えた半導体装置は、水冷フィン４１に半導体素子１９を搭載したセラミック基板５とケース１３とを固定した後、実施の形態１または２において説明した方法と同様に、ケース１３内にプライマ溶液を流し込み、余分なプライマ溶液を吸引等することによって、必要な箇所にプライマ層３５を形成することができる。
（第２例）
第１例では、冷却機構としての水冷フィン４１の一部と封止材３７との間に、プライマ層３５が介在する半導体装置１について説明したが、図１７に示すように、冷却フィン４３（空冷フィン）そのものにプライマ層が形成されていない態様の半導体装置１でもよい。第２例に係る半導体装置１は、図１および図２に示す半導体装置１と実質的に同様の構成を有しており、特に、冷却機構３９として、たとえば、冷却フィン４３を適用した態様の半導体装置１である。
（第３例）
各実施の形態では、半導体素子１９等がワイヤ２５、２７、２９によって電気的に接続されている場合について説明した。第３例では、半導体素子等が、導電性部材としてのリードフレームによって電気的に接続されている半導体装置について説明する。
図１８に示すように、導体層１６に、半導体素子１９として、パワー半導体素子２１とＩＣ素子２４とがそれぞれ搭載されている。導体層１６は、絶縁層４を介在させて冷却フィン４３に配置されている。パワー半導体素子２１は、はんだ１８ａによって導体層１６に接合されている。ＩＣ素子２４は、はんだ１８ｂよって導体層１６に接合されている。
パワー半導体素子２１とＩＣ素子２４とにリードフレーム４５が電気的に接続されている。パワー半導体素子２１とリードフレーム４５とが、はんだ１７ａによって接合されている。ＩＣ素子２４とリードフレーム４５とが、はんだ１７ｂによって接合されている。リードフレーム４５は、たとえば、主端子３２に電気的に接続されている。ＩＣ素子２４は、ワイヤ２７を介して信号電極端子３３に電気的に接続されている。
導体層１６に搭載されたパワー半導体素子２１およびＩＣ素子２４等が、ケース１３内に収容されて、封止材３７によって封止されている。ケース１３は、冷却フィン４３に固定されている。ケース１３の内壁面、パワー半導体素子２１、ＩＣ素子２４、ワイヤ２７およびリードフレーム４５のそれぞれと、封止材３７との間にプライマ層３５が介在している。
リードフレーム４５を備えた半導体装置１は、冷却フィン４３に半導体素子１９を搭載した導体層１６とケース１３とを固定した後、実施の形態１または２において説明した方法と同様に、ケース１３内にプライマ溶液を流し込み、余分なプライマ溶液を吸引等することによって、必要な箇所にプライマ層３５を形成することができる。
実施の形態４．
実施の形態４に係る半導体装置の一例について説明する。ここでは、半導体装置の構造とその製造方法とについて説明する。なお、図１および図２に示す半導体装置１の構成と同様の構成については同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
図１９に示すように、半導体装置１は、ケース１３内の底面となるセラミック基板５の上面が傾斜する構造を有する。具体的には、セラミック基板５には、ケース１３内の四隅（図１参照）のうちの一つの隅に向かってセラミック基板５の上面の位置（高さ）が低くなる態様で、傾斜がつけられている。傾斜角度は、たとえば、１～１５°程度とされる。ここでは、セラミック基板５における基板本体７の厚さを変えることによって、セラミック基板５の上面を傾斜させている。なお、すでに述べたように、半導体装置１は、冷却機構３９（図２参照）に搭載されている。
次に、上述した半導体装置１の製造方法の一例について説明する。まず、セラミック基板５を用意する。この場合、基板本体７は、セラミック基板５の上面の傾斜に対応した厚さを有する（図１９参照）。次に、図３～図５に示す工程と同様の工程を経た後、図２０に示すように、ケース１３内にプライマ溶液３４を流し込む。このとき、ワイヤ２５、２７、２９の頂部よりも、たとえば、０．５～５ｍｍ程度高い位置にまでプライマ溶液３４を流し込む。
次に、ケース１３内に流し込まれた余分なプライマ溶液３４を除去する。このとき、図２１に示すように、ノズル５１を、ケース１３内における、セラミック基板５の上面（ケース１３内の底面）の位置が一番低い位置にある隅に配置させる。次に、ノズル５１からプライマ溶液３４を吸引する。プライマ溶液３４の液面が徐々に下がり、ケース１３内における、セラミック基板５の上面が一番低い箇所（隅）に、最終的に残ることになるプライマ溶液３４を吸引することで、余分なプライマ溶液３４が吸引される。その後、図８および図９に示す工程と同様の工程を経て、図２２に示すように、半導体装置１の主要部分が完成する。
完成した半導体装置１では、図１および図２に示す半導体装置１と同様に、半導体素子１９を搭載したセラミック基板５等が固定されたケース１３内にプライマ溶液３４が流し込まれて、セラミック基板５等がプライマ溶液３４に浸漬される。このため、ケース１３の外壁面、外部電極端子３１または信号電極端子３３等、プライマ層３５を形成する必要がない箇所にプライマ溶液３４が付着するのを阻止することができる。
上述した半導体装置１では、セラミック基板５には、ケース１３内の四隅（図１参照）のうちの一つの隅に向かってセラミック基板５の高さが低くなる態様で、傾斜がつけられている。これにより、半導体装置１を製造する際に、ケース１３を傾けることなく、ケース１３内における、セラミック基板５の上面（ケース１３内の底面）の位置が一番低い箇所（隅）に、最終的に残ることになるプライマ溶液３４を吸引することで、余分なプライマ溶液３４を効率よく吸引することができる。
ノズル５１から余分なプライマ溶液３４をより効率よく吸引させるには、セラミック基板５に搭載されている半導体素子１９等ができるだけ少ない箇所に位置している隅が低くなるように、セラミック基板５を傾斜させることが望ましい。
なお、すでに説明したように、ケース１３内に残るプライマ溶液３４の液滴３４ａを除去する場合には、ケース１３の外壁面、外部電極端子３１および信号電極端子３３等、プライマ溶液３４を付着させたくない部分を覆うカバー治具５３（図１５参照）を装着した状態で、エアーノズル５２によって液滴３４ａを吹き飛ばすようにしてもよい。
実施の形態５．
ここでは、上述した実施の形態１～４において説明した半導体装置を適用した電力変換装置について説明する。本開示は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本開示を適用した場合について説明する。
図２３は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。図２３に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池、蓄電池により構成することができる。また、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。
電力変換装置２００は、電源１００と負荷３００との間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図２３に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細について説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えている（図示せず）。スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力が交流電力に変換されて、負荷３００に供給される。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。
主変換回路２０１の各スイッチング素子および各還流ダイオードの少なくともいずれかは、上述した実施の形態１～４の少なくともいずれかに係る半導体装置１に相当する半導体装置２０２が有するスイッチング素子または還流ダイオードである。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続された上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち、主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示せず）を備えているが、駆動回路は半導体装置２０２に内蔵されていてもよいし、半導体装置２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるように、主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１を構成する半導体装置２０２として実施の形態１～３に係る半導体装置を適用するため、必要な箇所にだけプライマ層３５が形成されて、そのプライマ層３５によって半導体素子１９等と封止材３７との密着強度を向上させることができる。その結果、電力変換装置のより高温化の下での動作を可能にすることができる。
本実施の形態では、２レベルの三相インバータに本開示を適用する例について説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが、３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には、単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもでき、さらには、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、各実施の形態において説明した半導体装置等では、半導体素子１９を搭載したセラミック基板５等と封止材３７との間に、シランカップリング剤の水溶液から形成したプライマ層３５を介在させることによって、セラミック基板５等と封止材３７との密着強度の向上を図る場合について説明した。セラミック基板５等と封止材３７との密着強度を向上させる部材として、セラミック基板５の無機材料と封止材３７の有機材料との密着強度を向上しうる部材であれば、シランカップリング剤の水溶液から形成したプライマ層３５に限られない。
各実施の形態において説明した半導体装置等については、必要に応じて種々組み合わせることが可能である。
今回開示された実施の形態は例示であってこれに制限されるものではない。本開示は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本開示は、半導体素子を搭載した絶縁基板等がケース内に収容されて封止材によって封止される半導体装置に有効に利用される。
１ 半導体装置、３、４ 絶縁層、５ セラミック基板、７ 基板本体、９、１１、１２ 導体層、１３ ケース、１５ 接着剤、１６ 導体層、１７ａ、１７ｂ、１８ａ、１８ｂ はんだ、１９ 半導体素子、２１ パワー半導体素子、２３ 表面電極、２４ ＩＣ素子、２６ 信号電極、２５、２７、２９ ワイヤ、３１ 外部電極端子、３１ａ ソース電極端子、３１ｂ ドレイン電極、３２ 主端子、３３ 信号電極端子、３４ プライマ溶液、３４ａ 液滴、３５ プライマ層、３７ 封止材、３９ 冷却機構、４１ 水冷フィン、４１ａ 流路、４２ 冷却水、４３ 冷却フィン、４５ リードフレーム、５１ 吸込みノズル、５２ エアーノズル、５３ カバー治具、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷、Ｙ１ 矢印、ＤＣ 点線枠。

Claims (11)

  1. 半導体素子を封止材によって封止した半導体装置の製造方法であって、
    前記封止材によって封止される、前記半導体素子を含む被封止部材を形成する工程と、
    前記被封止部材をケース内に収容する工程と、
    シランカップリング剤の溶液を前記ケース内に流し込む工程と、
    前記ケース内の前記溶液を除去する工程と、
    前記溶液を前記ケース内に流し込む工程において前記被封止部材に付着した前記溶液に処理を施すことによって、前記被封止部材の表面にプライマ層を形成する工程と、
    前記ケース内に封止材を充填することによって、前記プライマ層が形成された前記被封止部材を封止する工程と、
    を備え、
    前記プライマ層を形成する工程は、前記半導体素子の表面に前記プライマ層を形成する工程を含む、半導体装置の製造方法。
  2. 前記シランカップリング剤の前記溶液の溶媒として、水およびエタノールのいずれかを用いる、請求項１記載の半導体装置の製造方法。
  3. 前記溶液における前記シランカップリング剤の濃度は、１～１０％である、請求項１または２に記載の半導体装置の製造方法。
  4. 前記被封止部材を形成する工程は、前記半導体素子を絶縁基板に搭載する工程を含み、
    前記プライマ層を形成する工程は、前記半導体素子を搭載した前記絶縁基板の表面に前記プライマ層を形成する工程を含む、請求項１～３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記被封止部材を形成する工程は、前記半導体素子と外部とを電気的に接続する導電性部材を形成する工程を含み、
    前記プライマ層を形成する工程は、前記導電性部材の表面に前記プライマ層を形成する工程を含む、請求項１～４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記溶液を除去する工程は、ノズルにより前記溶液を吸引する工程を含む、請求項１～５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記溶液を除去する工程は、前記ケースを傾けることによって、前記ケース内の前記溶液を一箇所に集めながら前記ノズルにより吸引する工程を含む、請求項６記載の半導体装置の製造方法。
  8. 前記溶液を除去する工程は、前記ノズルを移動させながら前記溶液を吸引する工程を含む、請求項６または７に記載の半導体装置の製造方法。
  9. 前記溶液を除去する工程は、前記ケース内の底面に傾斜を設けることによって、前記ケース内における、前記底面の位置が最も低い箇所に、最終的に残ることになる前記溶液を前記ノズルにより吸引する工程を含む、請求項６記載の半導体装置の製造方法。
  10. 前記溶液を除去する工程と前記プライマ層を形成する工程との間に、
    前記被封止部材以外の、前記ケースの外壁面を含む部分を、カバー部材によって覆う工程と、
    前記カバー部材が配置された状態で、前記ケース内に残る前記溶液を空気により吹き飛ばす工程と
    を含む、請求項１～９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記溶液を除去する工程と前記プライマ層を形成する工程との間に、
    前記ケースに振動および回転の少なくともいずれかを与える工程を含む、請求項１～１０のいずれか１項に記載の半導体装置の製造方法。
JP2021563873A 2019-12-11 2020-12-01 半導体装置の製造方法 Active JP7325536B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019223897 2019-12-11
JP2019223897 2019-12-11
PCT/JP2020/044664 WO2021117548A1 (ja) 2019-12-11 2020-12-01 半導体装置の製造方法および半導体装置ならびに電力変換装置

Publications (3)

Publication Number Publication Date
JPWO2021117548A1 JPWO2021117548A1 (ja) 2021-06-17
JPWO2021117548A5 JPWO2021117548A5 (ja) 2022-06-10
JP7325536B2 true JP7325536B2 (ja) 2023-08-14

Family

ID=76330225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021563873A Active JP7325536B2 (ja) 2019-12-11 2020-12-01 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP7325536B2 (ja)
CN (1) CN114762093A (ja)
WO (1) WO2021117548A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003181853A (ja) 2001-12-18 2003-07-02 Mitsubishi Electric Corp 光モジュールの樹脂封入装置、光モジュールの樹脂封入方法及び光モジュール
JP2011159692A (ja) 2010-01-29 2011-08-18 Honda Motor Co Ltd 電子装置、および、電子装置の製造方法
JP2013028713A (ja) 2011-07-28 2013-02-07 Daicel Corp プライマー組成物および該プライマー組成物を用いた光半導体装置
WO2014128899A1 (ja) 2013-02-22 2014-08-28 株式会社 日立製作所 樹脂封止型電子制御装置
JP2017057339A (ja) 2015-09-18 2017-03-23 日立化成株式会社 透光性ガスバリア組成物及び硫化防止層、並びに前記硫化防止層を備える光半導体装置及びその製造方法
JP2017183695A (ja) 2016-03-24 2017-10-05 富士電機株式会社 半導体装置
WO2018185974A1 (ja) 2017-04-06 2018-10-11 三菱電機株式会社 半導体装置およびその製造方法、ならびに電力変換装置
JP6440794B1 (ja) 2017-09-22 2018-12-19 三菱電機株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003181853A (ja) 2001-12-18 2003-07-02 Mitsubishi Electric Corp 光モジュールの樹脂封入装置、光モジュールの樹脂封入方法及び光モジュール
JP2011159692A (ja) 2010-01-29 2011-08-18 Honda Motor Co Ltd 電子装置、および、電子装置の製造方法
JP2013028713A (ja) 2011-07-28 2013-02-07 Daicel Corp プライマー組成物および該プライマー組成物を用いた光半導体装置
WO2014128899A1 (ja) 2013-02-22 2014-08-28 株式会社 日立製作所 樹脂封止型電子制御装置
JP2017057339A (ja) 2015-09-18 2017-03-23 日立化成株式会社 透光性ガスバリア組成物及び硫化防止層、並びに前記硫化防止層を備える光半導体装置及びその製造方法
JP2017183695A (ja) 2016-03-24 2017-10-05 富士電機株式会社 半導体装置
WO2018185974A1 (ja) 2017-04-06 2018-10-11 三菱電機株式会社 半導体装置およびその製造方法、ならびに電力変換装置
JP6440794B1 (ja) 2017-09-22 2018-12-19 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
WO2021117548A1 (ja) 2021-06-17
CN114762093A (zh) 2022-07-15
JPWO2021117548A1 (ja) 2021-06-17

Similar Documents

Publication Publication Date Title
US8058554B2 (en) Semiconductor power conversion apparatus and method of manufacturing the same
US10043782B2 (en) Electronic device package having a dielectric layer and an encapsulant
JP5212417B2 (ja) パワー半導体モジュール
WO2020050325A1 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
WO2018185974A9 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
US9379049B2 (en) Semiconductor apparatus
US20130286618A1 (en) Circuit device
CN110249426A (zh) 半导体装置及电力转换装置
US20120001349A1 (en) Method of manufacturing semiconductor modules and semiconductor module
JP6925506B2 (ja) 半導体パワーモジュールおよび電力変換装置
JP7047900B2 (ja) 半導体装置および電力変換装置ならびに半導体装置の製造方法
JPWO2018207656A1 (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
US20160322327A1 (en) Method for manufacturing semiconductor device
JP7325536B2 (ja) 半導体装置の製造方法
WO2020105556A1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2019102535A (ja) 半導体モジュール、その製造方法及び電力変換装置
US20210391299A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
JP2019096797A (ja) 半導体装置および電力変換装置
JP7070373B2 (ja) 半導体装置の製造方法、半導体装置、電力変換装置
CN1444432A (zh) 电源模块和其制造方法
CN112074954A (zh) 功率半导体模块及其制造方法以及电力变换装置
JP2021176160A (ja) 半導体装置の製造方法および半導体装置ならびに電力変換装置
JP2019197831A (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP7237192B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230801

R150 Certificate of patent or registration of utility model

Ref document number: 7325536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150