JPWO2018207656A1 - パワーモジュール、電力変換装置、およびパワーモジュールの製造方法 - Google Patents

パワーモジュール、電力変換装置、およびパワーモジュールの製造方法 Download PDF

Info

Publication number
JPWO2018207656A1
JPWO2018207656A1 JP2019517567A JP2019517567A JPWO2018207656A1 JP WO2018207656 A1 JPWO2018207656 A1 JP WO2018207656A1 JP 2019517567 A JP2019517567 A JP 2019517567A JP 2019517567 A JP2019517567 A JP 2019517567A JP WO2018207656 A1 JPWO2018207656 A1 JP WO2018207656A1
Authority
JP
Japan
Prior art keywords
insulating substrate
power module
electrode plate
power
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019517567A
Other languages
English (en)
Other versions
JP6833986B2 (ja
Inventor
純司 藤野
裕児 井本
翔平 小川
三紀夫 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018207656A1 publication Critical patent/JPWO2018207656A1/ja
Application granted granted Critical
Publication of JP6833986B2 publication Critical patent/JP6833986B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】封止樹脂の密着性が十分で、かつ信頼性の高いパワーモジュールを得ることを目的とする。【解決手段】セラミック板上に導体層１３のパターンが形成された絶縁基板１１と、絶縁基板１１上に配置されたパワー半導体素子２１、２２と、パワー半導体素子２１、２２の電極からネジ止め端子部６１１ｂ、６１２ｂに接続する板状のリードフレーム６１１ａ、６１２ａと、パワー半導体素子２１、２２とリードフレーム６１１ａ、６１２ａの接続部および周辺を封止する封止樹脂部７とを備え、リードフレーム６１１ａ、６１２ａは、平面視において、絶縁基板１１の導体層１３が形成されていない部分と少なくとも一部が重なる位置に開口部６１１ｂ、６１２ｂが設けられている。

Description

本願は、発電・送電から効率的なエネルギーの利用・再生まであらゆる場面で利用されるパワーモジュール、電力変換装置、およびパワーモジュールの製造方法に関する。
パワーモジュールは、高電圧・大電流での利用に好適であり、産業機器から家電・情報端末まであらゆる製品に普及しつつある。近年、家電に搭載されるモジュールについては、小型軽量化とともに多品種に対応できる高い生産性と高い信頼性が求められる。また、動作温度が高く、効率に優れている点で、今後の主流となる可能性の高いＳｉＣ半導体に適用できるパッケージ形態であることも同時に求められている。また、パワーモジュールは、高電圧・大電流を扱うために発熱が大きく、効率的に排熱する目的で熱伝導率に優れたセラミック板を絶縁基板として用いる場合が多い。さらにパワー半導体素子の高密度化に伴い、高い電流密度の回路を形成するために、電極板（リードフレーム）をパワー半導体素子に直接はんだ付けする手法が用いられつつある。
このような形態のパワーモジュールは、エポキシ樹脂製の封止樹脂によって絶縁封止されることが多いが、パワーモジュールに対する封止樹脂の密着度は一般的に低く、それを改善するためにＵＶ照射を行う場合がある。ここで、パワーモジュールの高電圧・大電流化に対応するためＣｕ電極板が幅広くなる傾向があり、それによってできた陰の部分（おもにＣｕ電極板のケース付け根部分）にはＵＶを照射することが難しく、ＵＶ照射時間を大きくすることで生産性に影響が出たり、封止樹脂の密着性が不十分で信頼性に影響が出る懸念があった。これに対し、特許文献１では、電極板への開口部形成が提案されている。
特開２０１５−０４６４１６号公報（段落０１００〜０１０９、図１７、図１８）
しかしながら、特許文献１は、電極板表裏の封止樹脂の食いつき性改善による密着力向上を目的とするものであり、特にセラミック基板のセラミックに対する封止樹脂の密着性については不十分であるという問題があった。
本願は、上記のような課題を解決するためになされたもので、封止樹脂の密着性が十分で、かつ信頼性の高いパワーモジュール、電力変換装置、およびパワーモジュールの製造方法を得ることを目的とする。
本願に開示されるパワーモジュールは、セラミック板の両面に導体層のパターンが形成された絶縁基板と、前記絶縁基板上に配置された半導体素子と、前記半導体素子の電極から外部に接続する板状の電極板と、前記半導体素子と前記電極板との接続部および前記接続部の周辺を封止する封止樹脂部とを備え、前記電極板は、平面視において、前記絶縁基板の導体層が形成されていない部分と少なくとも一部が重なる位置に開口部が設けられることを特徴とする。
また、本願に開示されるパワーモジュールは、セラミック板の両面に導体層のパターンが形成された絶縁基板と、前記絶縁基板上に配置された半導体素子と、前記半導体素子の電極から外部に接続する板状の電極板と、前記半導体素子と前記電極板との接続部および前記接続部の周辺を封止する封止樹脂部とを備え、前記電極板は、平面視において、前記絶縁基板の導体層が形成されていない部分と少なくとも一部が重なる位置に屈曲部が設けられ、前記屈曲部は、前記電極板の形成方向に対して所定の角度で、前記絶縁基板に対して垂直方向に折り曲げたことを特徴とする。
本願に開示されるパワーモジュールの製造方法は、セラミック板の両面に導体層のパターンが形成された絶縁基板上に半導体素子を接合する工程と、前記半導体素子の電極と、平面視において、前記絶縁基板の導体層が形成されていない部分と少なくとも一部が重なる位置に開口部が設けられた板状の電極板とを接合する工程と、前記絶縁基板の導体層が形成されている領域以外の領域の前記絶縁基板の表面を、ＵＶを照射することによって励起させた状態で、前記半導体素子と前記電極板との接続部および前記接続部の周辺に封止樹脂を流し込み、封止する工程とを含むことを特徴とする。
本願によれば、電極板が絶縁基板を覆う位置に所定の大きさの開口部を設けることで、開口部を通して、リードフレームの裏面側の絶縁基板のセラミック部分にもＵＶ光を照射することができ、セラミックに対する封止樹脂の密着強度を向上させることができる。
実施の形態１によるパワーモジュールの構成を示す上面図である。 実施の形態１によるパワーモジュールの構成を示す断面図である。 実施の形態１によるパワーモジュールの斜視図である。 実施の形態１によるパワーモジュールの他の構成を示す部分上面図である。 実施の形態１によるパワーモジュールの製造工程を示す断面図である。 従来のパワーモジュールの開口部と密着強度の関係を示す図である。 実施の形態１によるパワーモジュールの開口部と密着強度の関係を示す図である。 実施の形態１によるパワーモジュールの開口部の直径と密着強度の関係を示す図である。 実施の形態１によるパワーモジュールの他の構成を示す断面図である。 実施の形態２によるパワーモジュールの構成を示す上面図である。 実施の形態２によるパワーモジュールの要部を示す斜視図である。 実施の形態２によるパワーモジュールの要部を示す断面図である。 実施の形態２によるパワーモジュールの他の構成を示す上面図である。 実施の形態２によるパワーモジュールの他の構成を示す断面図である。 の実施の形態２によるパワーモジュールの他の構成の要部を示す斜視図である。 実施の形態２によるパワーモジュールの他の構成の要部を示す斜視図である。 実施の形態３によるパワーモジュールの構成を示す上面図である。 実施の形態３によるパワーモジュールの要部を示す斜視図である。 施の形態４による電力変換装置を適用した電力変換システムの構成を示すブロック図である。
実施の形態１．
図１から図３は、実施の形態１によるパワーモジュール１０１の構成を示す図である。図１は上面図、図２は図１のＡ−Ａ′線での矢視断面図、図３は斜視図（封止樹脂なし）である。図１から図３に示すように、パワーモジュール１０１は、絶縁基板１１と、絶縁基板１１に配置されるパワー半導体素子２１、２２と、パワー半導体素子２１、２２の電極に電気的に接続される主端子としてのリードフレーム６１１ａと、パワー半導体素子２２とワイヤ４を介して電気的に接続する信号端子としてのリードフレーム６２と、これらパワー半導体素子２１、２２とその接続する部分の周辺を封止する封止樹脂部７とから構成される。
絶縁基板１１には、セラミック板である窒化アルミニウム（ＡｌＮ）基板（例えば、外形寸法４０ｍｍ×２５ｍｍ×厚さ０．６ｍｍ）が用いられる。絶縁基板１１の裏面には、裏面電極としてＣｕ製の導体層１２（例えば、パターン厚さ０．４ｍｍ）が設けられている。絶縁基板１１の表面には、Ｃｕ製の導体層１３（例えば、パターン厚さ０．４ｍｍ）が設けられており、導体層１３上にはパワー半導体素子２１、２２が配置されている。
なお、絶縁基板１１は、絶縁性が得られ、Ｃｕのようにはんだが濡れる導体層が形成できるのであればＡｌＮ基板に限るものではなく、セラミック板としては、例えば、アルミナ（Ａｌ２Ｏ３）または炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、などの絶縁基板基材を用いてもよい。
また、導体層１２は、はんだが濡れるものであればよく、Ｃｕに限らず最表面がＳｎ、Ａｕ、Ａｇなどの金属となっていればよい。また、パワー半導体素子２１、２２の表面電極および裏面電極は、はんだが濡れる金属であればよく、最表面がＳｎ、Ａｕ、Ａｇなどとなっていればよい。
パワー半導体素子２１、２２としては、それぞれダイオード（例えば、外形寸法１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）、Ｓｉ製のＩＧＢＴ（Insulated Gate Bipolar Transistor、例えば、外形寸法１５ｍｍ×１５ｍｍ×厚さ０．３ｍｍ）を用い、導体層１３上に、はんだダイボンド（図示せず）により接着固定される。他に、ＩＣ（Integrated Circuit）、およびＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のようなパワー半導体を用いることもできる。また、ここではダイオードとＩＧＢＴが１対の１ｉｎ１でのモジュール構成であるが、２対の２ｉｎ１、または６対の６ｉｎ１であってもよい。
リードフレーム６１１ａは、Ｃｕ製の電極板（例えば、厚さ０．６ｍｍ）からなり、パワー半導体素子２１、２２の表面に設けられた表面電極としての主回路電極２１１、２２１とそれぞれ、はんだ接合部３０、３１で接着固定され、各ソース電極と電気的に接続されている。リードフレーム６１１ａの端部の一方は、ネジ止め端子部６１１が設けられており、主端子（例えば、幅１０ｍｍ、厚さ０．６ｍｍ）としてケース５１に固定されている。
なお、パワー半導体素子２１、２２と絶縁基板１１の接続、およびリードフレーム６１１ａとパワー半導体素子２１、２２の接続にはんだを用いたが、Ａｇフィラーをエポキシ樹脂に分散させた導電性接着剤、またはナノ粒子を低温焼成させるＡｇナノパウダまたはＣｕナノパウダなどを用いてもよい。
リードフレーム６２は、Ｃｕ製の電極板からなり、パワー半導体素子２２、つまりＩＧＢＴの表面に設けられた表面電極としての制御電極２２２と、Ａｌ製のワイヤ４（φ０．１５ｍｍ）を介してワイヤボンディングされ、ゲート電極および温度センサー電極等と電気的に接続されている。リードフレーム６２は、信号端子としてケース５１に固定されている。
なお、ここではワイヤボンディングにＡｌ製のワイヤを用いたが、Ｃｕ製ワイヤまたはＡｌ被覆Ｃｕワイヤ、またはＡｕワイヤを用いてもよい。また、リボンボンドを用いたり、金属板を超音波接合するバスバーなどを用いてもよい。またリードフレーム６２はＡｌ製でＣｕなどのめっきによってメタライズが施されていても構わない。
ケース５１（例えば、外形寸法４８ｍｍ×２８ｍｍ×高さ１２ｍｍ）は、ＰＰＳ（Poly Phenylene Sulfide）樹脂製で、枠状に形成されている。ケース５１の底部には、絶縁基板１１が、導体層１２を外部に露出するように接着材８（シリコーン製）を用いて接着固定されている。
ケース５１には、ネジ止め端子部６１１とともに、もう一つの主端子としてネジ止め端子部６１２が固定されている。ネジ止め端子部６１２は、リードフレーム６１２ａが絶縁基板１１の導体層１３に直接超音波接合され、パワー半導体素子２１、２２の各裏面電極（図示せず）を介して各ドレイン電極と電気的に接続されている。ネジ止め端子部６１１および６１２は、必要に応じてＣｕめっき、またはＮｉめっきが施されても構わない。なお、ケース５１の材料として、ＰＰＳ樹脂を用いたが、ＬＣＰ（Liquid Crystal Polymer、液晶ポリマー）樹脂を用いてもよい。
ネジ止め端子部６１１、６１２のケース５１から突き出したリードフレーム６１１ａおよびリードフレーム６１２ａの付け根部分には、直径２ｍｍの円形の開口部６１１ｂ、６１２ｂがそれぞれ形成されており、開口部６１１ｂ、６１２ｂは絶縁基板１１の導体層のないセラミック部分１１ａが平面視で重なるように形成されている。セラミック部分が露出する（覗ける）ように形成されている。封止樹脂部７を形成する前に、封止樹脂が接触する表面にＵＶ処理をして表面改質をする際に、開口部６１１ｂ、６１２ｂを設けることで、開口部６１１ｂ、６１２ｂを通して、リードフレーム６１１ａおよびリードフレーム６１２ａの付け根部分の裏面側の絶縁基板１１のセラミック部分にもＵＶ光を照射することができ、セラミックに対する封止樹脂の密着強度を向上させることができる。
なお、実施の形態１では、開口部６１１ｂ、６１２ｂを円形としたが、これに限るものではない。例えば、開口部６１１ｂ、６１２ｂと同等の面積を有し、リードフレーム６１１ａおよびリードフレーム６１２ａが形成される方向に長軸を有する楕円形または長円形であってもよい。開口部は角にＲのついた四角形状でも同様の効果が得られる。図４は、付け根部分に楕円形の開口部６１１ｃ、６１２ｃを有するリードフレーム６１１ａおよびリードフレーム６１２ａを示す。このように、フレームの長手方向に長い楕円形の開口部６１１ｃ、６１２ｃを形成することで、大電流が流れる方向のフレームの断面積を縮小せずに開口部を拡大することも可能となる。
封止樹脂部７は、ポッティング樹脂により形成され、絶縁基板１１の表面、導体層１３、パワー半導体素子２１、２２、リードフレーム６１１ａ、６１２ａ、リードフレーム６２、ワイヤ４、および、はんだ接合部３０、３１を絶縁封止する。ポッティング樹脂としては、エポキシ樹脂にシリカなどのフィラーを分散させた材料を用いる。フィラーはシリカに限るものではなく、アルミナ、ＢＮなどを用いてもよい。
パワーモジュール１０１は、大電流が流れるため発熱が大きく、効率的に排熱する目的で熱伝導率に優れたＡｌＮ製のセラミック板を絶縁基板１１として用いる。さらにパワー半導体素子２１、２２に対して、Ｃｕ製のリードフレーム６１１ａを直接はんだ付けする構成となっている。
Ｃｕ製のリードフレーム６１１ａの熱膨張係数が１７ｐｐｍ／Ｋであるのに対して、接合するパワー半導体素子２１、２２の熱膨張係数は３〜３．５ｐｐｍ／Ｋであり、パワー半導体素子２１、２２を搭載するＡｌＮ製の絶縁基板１１は両面の導体層１２、１３を含めて熱膨張係数は全体で約１０ｐｐｍ／Ｋとなっている。
封止樹脂部７としてエポキシ樹脂にシリカなどのフィラーを分散させた材料を用いることが多いが、硬化後の膨張係数はリードフレーム６１１ａのＣｕと、絶縁基板１１の間に調整することが多い。この膨張係数差による熱応力が原因となって周辺部で温度サイクル時の剥離などが起きやすいが、その周辺部には絶縁基板の導体層のない部分のセラミック部分があってエポキシ樹脂と接する。エポキシ樹脂とセラミックの密着性は一般的に低く、膨張係数差がある場合には特に密着力を大きくすることが信頼性を確保する上で重要である。
そこで、封止樹脂を注入する前にＵＶを照射することでこの密着性を改善するが、パワーモジュールの高電圧・大電流化に対応するためリードフレーム６１１ａ、６１２ａが幅広くなる傾向があり、それによってできた陰の部分（おもにリードフレーム６１１ａ、６１２ａのケース付け根部分６１１ａｃ、６１２ａｃ）にはＵＶを照射することが難しく、ＵＶ照射時間を大きくすることで生産性に影響が出たり、封止樹脂の密着性が不十分で信頼性に影響が出る懸念があった。
本願の特徴は、電極板が絶縁基板を覆う位置であって、リードフレームのケース付け根付近の幅方向の中央付近に開口部を形成することでＵＶの遮蔽を抑制し、リードフレーム下部のセラミックへの封止樹脂の密着性を改善することにある。
次に、実施の形態１によるパワーモジュール１０１の製造方法について、図５に基づき説明する。図５は、実施の形態１によるパワーモジュール１０１の製造工程を示す断面図である。
まず、図５（ａ）に示すように、両面に導体層１２、１３が形成された絶縁基板１１の表面の導体層１３上に、ダイオードであるパワー半導体素子２１と、ＩＧＢＴであるパワー半導体素子２２を、はんだダイボンド（図示せず）を用いて接着固定し、パワー半導体素子２１、２２の各裏面電極（図示せず）と電気的に接続する。パワー半導体素子２１の表面には主回路電極２１１、パワー半導体素子２２の表面には主回路電極２２１と制御電極２２２が形成されており、それぞれの裏面には裏面電極が形成されている。
続いて、図５（ｂ）に示すように、絶縁基板１１を枠状のケース５１の底部に、導体層１２を外部に露出するように、接着材８（シリコーン製）を用いて接着固定する。接着材８は、絶縁基板１１とケース５１の隙間を埋めることで、後工程（図５（ｅ））でケース５１内に充填するポッティング樹脂の漏れを防止することもできる。
ケース５１には、予めインサート成型により、リードフレーム６１１ａがその端部のネジ止め端子部６１１をケース５１の上部に固定して、ケース枠内の上部に配置されている。また、ケース５１の上部には、予めインサート成型により、ネジ止め端子部６１１とともに、もう一つの主端子としてのネジ止め端子部６１２（図１参照）が固定されている。
さらに、ケース５１の上部には、予めインサート成型により、リードフレーム６２が固定されている。絶縁基板１１をケース５１の底部に固定することで、パワー半導体素子２２の表面の制御電極２２２と対応する位置に、リードフレーム６２が配置される。
次いで、図５（ｃ）に示すように、リードフレーム６１１ａは、パワー半導体素子２１、２２の各主回路電極２１１、２２１と、はんだを用いて接着固定され、はんだ接合部３０、３１が形成される。これにより、リードフレーム６１１ａのネジ止め端子部６１１は、パワー半導体素子２１、２２の各主回路電極２１１、２２１を介して各ソース電極と電気的に接続される。
ネジ止め端子部６１２は、リードフレーム６１２ａが絶縁基板１１の導体層１３に直接超音波接合され、パワー半導体素子２１、２２の各裏面電極を介して各ドレイン電極と電気的に接続される。このように、パワー半導体素子２１、２２の各ソース電極および各ドレイン電極等の大電流が流れる電極は、主端子であるネジ止め端子部６１１、６１２に接続される。
ネジ止め端子部６１１、６１２のケース５１から突き出したリードフレーム６１１ａおよびリードフレーム６１２ａが絶縁基板１１を覆う位置であって、付け根部分には、直径２ｍｍの円形の開口部６１１ｂ、６１２ｂがそれぞれ形成されており、開口部６１１ｂ、６１２ｂは絶縁基板１１のセラミック部分が露出する（覗ける）ように形成されている。
リードフレーム６２は、パワー半導体素子２２の表面の制御電極２２２と、Ａｌ製のワイヤ４を介してワイヤボンディングを行う。これにより、リードフレーム６２は、信号端子として、ＩＧＢＴであるパワー半導体素子２２の制御電極２２２を介してゲート電極および温度センサー電極等と、電気的に接続される。
続いて、図５（ｄ）に示すように、ケース５１内に、封止樹脂を注入したときに封止樹脂と接触する表面にＵＶ照射を行う。このとき、開口部６１１ｂ、６１２ｂを設けられていることで、開口部６１１ｂ、６１２ｂを通して、リードフレーム６１１ａおよびリードフレーム６１２ａが絶縁基板１１を覆う位置であって、付け根部分の裏面側の絶縁基板１１のセラミック部分にもＵＶ光を照射することができる。これにより、セラミックに対する封止樹脂の密着強度を向上させることができる。
最後に、図５（ｅ）に示すように、セラミック板にＵＶ照射痕（照射の変色）が消える前に、セラミック板の表面がＵＶ照射により活性化している励起状態で、ダイレクトポッティング封止樹脂を６０℃に加熱した状態で流し込み、真空脱泡して加熱（１００℃、１．５時間→１４０℃、１．５時間）して硬化させて封止樹脂部７を形成し、パワーモジュール１０１が完成する。
図６は、従来の意開口部が設けられていないリードフレーム６１１ａと絶縁基板１１の位置と密着強度の実測値を示す。図６に示すように、リードフレーム６１１ａの影になっている部分のうち、端部付近はＵＶが回り込むためあまり密着性に影響が出ないが、リードフレーム６１１ａと絶縁基板１１とのギャップＧが２ｍｍの場合、端部から２ｍｍリードフレーム中央寄りに入った部分Ｓ１では密着強度が５０％程度まで低下していた。さらに５ｍｍ以上入った部分ではほとんど密着強度が得られなかった。
これに対し、図７は、実施の形態１による開口部が設けられたリードフレーム６１１ａと絶縁基板１１の位置と密着強度の実測値を示す。図７に示すように、端部から１０ｍｍのところに直径２ｍｍの開口部を形成すると、開口部直下で密着強度の平均値は８０％程度となった。また、端部から５ｍｍ入った部分での密着強度の平均値も８０％程度確保できていることが分かった。開口部がＵＶの遮蔽を抑制していることが明らかである。以上の結果から、リードフレーム６１１ａと絶縁基板１１の間隔の２倍以上の幅をリードフレームが有する場合にこの開口部は、特にＵＶ遮蔽低減の効果を発揮すると考えられる。
図８は、リードフレーム６１１ａに設けた開口部の直径と開口部直下での密着強度の実測値を示す。ここでは、リードフレームの厚さを１ｍｍとした。図８に示すように、リードフレームの厚さ１ｍｍに対して開口部直径が１５０％まではほとんど密着強度が改善しないが、１６０％以上の直径では徐々に密着強度が増大し、開口部直径が２５０％では露出部と大差ないレベルにまで改善することが分かった。したがって、開口部の直径は、リードフレームの厚さに対して開口部直径が１６０％以上、２５０％以下であることが好ましい。
以上のように、実施の形態１にかかるパワーモジュール１０１によれば、セラミック板上に導体層１３のパターンが形成された絶縁基板１１と、絶縁基板１１上に配置されたパワー半導体素子２１、２２と、パワー半導体素子２１、２２の電極からネジ止め端子部６１１、６１２に接続する板状のリードフレーム６１１ａ、６１２ａと、パワー半導体素子２１、２２とリードフレーム６１１ａ、６１２ａの接続部および周辺を封止する封止樹脂部７とを備え、リードフレーム６１１ａ、６１２ａは、平面視において、絶縁基板１１の導体層１３が形成されていない部分と少なくとも一部が重なる位置に開口部６１１ｂ、６１２ｂを設けるようにしたので、開口部を通して、リードフレームの裏面側の絶縁基板のセラミック部分にもＵＶ光を照射することができ、セラミックに対する封止樹脂の密着強度を向上させることができる。
なお、封止樹脂部の形成においては、ポッティング樹脂を用いて封止樹脂部７を形成したが、これに限るものではない。図９に示すように、モールド樹脂を用いたトランスファーモールドでの封止により、封止樹脂部７４を形成してもよい。
実施の形態２．
実施の形態１では、リードフレーム６１１ａ、６１２ａの付け根部分に開口部を設けたが、実施の形態２では、さらに付け根部分をねじれ加工する場合について説明する。
図１０から図１２は、実施の形態２によるパワーモジュール１０２の構成を示す図である。図１０は上面図、図１１は図１０のパワーモジュール１０２のリードフレーム６１１ａの開口部６１１ｄの斜視図、図１２は図１０のＢ−Ｂ′線での矢視断面図である。図１０から図１２に示すように、リードフレーム６１１ａおよびリードフレーム６１２ａのケース５１から突き出した付け根部分には、幅１ｍｍで長さ５ｍｍのスリット形状の開口部６１１ｄ、６１２ｄが形成されており、スリット形状の開口部６１１ｄ、６１２ｄの左右部分がねじれ加工されて、図１２に示すような断面になっている。開口部６１１ｄ、６１２ｄは絶縁基板１１のセラミック部分が露出する（覗ける）ように形成されている。実施の形態２によるパワーモジュール１０２のその他の構成および製造方法については、実施の形態１のパワーモジュール１０１と同様であり、対応する部分には同符号を付してその説明を省略する。
実施の形態１との違いは、図１２に示すように、幅１ｍｍのスリット形状の開口部６１１ｄ、６１２ｄを挟むリードフレーム６１１ａ、６１２ａの分岐部６１１ａａと６１１ａｂ、および６１２ａａと６１２ａｂをそれぞれ立てるようにねじることでスリット幅を拡大しており、その結果、開口部の寸法としては実施の形態１の直径２ｍｍの円形穴に比較して、同等か大きくすることが可能である。これにより、フレームの最小断面積は大きくでき、パワーモジュールの高電圧・大電流化に対応することができる。
以上のように、実施の形態２にかかるパワーモジュール１０２によれば、開口部６１１ｄ、６１２ｄはスリット形状であり、リードフレーム６１１ａ、６１２ａはスリット形状の開口部６１１ｄ、６１２ｄを挟む分岐部６１１ａａと６１１ａｂ、および６１２ａａと６１２ａｂがそれぞれ立てるようにねじられているようにしたので、開口部を大きくすることが可能となるだけでなく、フレームの最小断面積を大きくでき、パワーモジュールの高電圧・大電流化に対応することができる。
なお、実施の形態２では、スリット形状の開口部を１本ずつとしたが、これに限るものではない。リードフレーム６１１ａ、６１２ａの幅によっては複数のスリットを設けても同様の効果が得られる。また、リードフレーム６１１ａ、６１２ａの分岐部６１１ａａと６１１ａｂ、および６１２ａａと６１２ａｂをそれぞれスリットを拡げるように横にスライドさせ、分岐部６１１ａａと６１２ａｂとを重ね合わせても同様の効果が得られる。
また、図１３および図１４に示すように、開口部６１１ｆ、６１２ｆによって失われたリードフレーム６１１ａ、６１２ａの断面積を補うために、リードフレーム６１１ａ、６１２ａの開口部６１１ｆ、６１２ｆの周囲に、ワイヤボンド４１を配置してもよい。図１３および図１４は、実施の形態２にかかるパワーモジュール１０２の他の構成を示す。図１３は上面図、図１４は図１３のＡ−Ａ′線での矢視断面図である。ワイヤボンド４１は、分岐部６１１ａｃ、６１１ａｄ、６１２ａｃ、６１２ａｄと平面視で重なるように配置され、開口部６１１ｆ、６１２ｆを上面から見て塞がないようにすることで、ＵＶ照射の妨げにはならないようにできる。
また、図１５に示すように、開口部６１１ｉ（図示しない６１２ｉ）によって失われたリードフレーム６１１ａ（図示しない６１２ａ）の断面積を補うために、開口部６１１ｉ（図示しない６１２ｉ）横の分岐部６１１ａｅ、６１１ａｆ（図示しない６１２ａｅ、６１２ａｆ）を幅広くして、それぞれバイパス部６１１ａｇ、６１１ａｈ（図示しない６１２ａｇ、６１２ａｈ）を設け、バイパス部６１１ａｇ、６１１ａｈ（図示しない６１２ａｇ、６１２ａｈ）を９０度基板側または基板と反対側に折り曲げることで、ＵＶ照射の妨げにはならないようにできる。また、９０度基板側に折り曲げた場合には、９０度基板と反対側に折り曲げた場合に比べて、製造時に封止樹脂の液面の高さを低くすることができ、封止樹脂量を低減することでモジュールの軽量化が可能となる。一方、９０度基板と反対側に折り曲げた場合には、封止樹脂注入時に気泡を噛みこむのを抑制することが可能となる。さらに、図１６に示すように、バイパス部６１１ａｇ、６１１ａｈ（図示しない６１２ａｇ、６１２ａｈ）を１８０度折り曲げることで、ＵＶの斜め方向の照射に対しても妨げにならないようにすることができる。
実施の形態３．
実施の形態１および実施の形態２では、リードフレーム６１１ａ、６１２ａの付け根部分に開口部を設けたが、実施の形態３では、付け根部分に屈曲部を形成する場合について説明する。
図１７および図１８は、実施の形態３によるパワーモジュール１０３の構成を示す図である。図１７は上面図、図１８は図１７のパワーモジュール１０３のリードフレーム６１１ａの屈曲部６１１ｅの斜視図である。図１７および図１８に示すように、リードフレーム６１１ａおよびリードフレーム６１２ａが絶縁基板１１を覆う位置であって、ケース５１から突き出した付け根部分には、それぞれ上から見てリードフレームの形成方向（長手方向）に対して４５°方向で、絶縁基板に対して垂直方向に折り曲げた屈曲部６１１ｅ、６１２ｅが形成されている。実施の形態３によるパワーモジュール１０３のその他の構成および製造方法については、実施の形態１のパワーモジュール１０１と同様であり、対応する部分には同符号を付してその説明を省略する。
このように構成することにより、リードフレーム６１１ａおよびリードフレーム６１２ａの付け根部分を平坦に形成する場合に比較して、投影面積を縮小することができ、ＵＶの遮蔽を抑制することが可能となる。
以上のように、実施の形態３にかかるパワーモジュール１０３によれば、リードフレーム６１１ａおよびリードフレーム６１２ａのケース５１から突き出した付け根部分に、それぞれ上から見てリードフレームの形成方向に対して４５°方向で、絶縁基板に対して垂直方向に折り曲げた屈曲部６１１ｅ、６１２ｅを形成するようにしたので、平坦に形成する場合に比較して、投影面積を縮小することができ、ＵＶの遮蔽を抑制することが可能となる。なお、折り曲げる方向についてここでは４５°としたが、プレス加工で折り曲げ可能な角度であれば制約はなく、３０〜６０°の範囲であれば同様の効果が得られる。
実施の形態４．
実施の形態４は、上述した実施の形態１〜３にかかるパワーモジュールを電力変換装置に適用したものである。本願は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本願を適用した場合について説明する。
図１９は、実施の形態４による電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１９に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路およびＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１９に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、または電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、実施の形態４にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子および各還流ダイオードは、上述した実施の形態１〜３のいずれかに相当するパワーモジュール（ここではパワーモジュール１０１で説明する）によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路はパワーモジュール１０１に内蔵されていてもよいし、パワーモジュール１０１とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
実施の形態４に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１〜３にかかるパワーモジュールを適用するため、信頼性向上を実現することができる。
実施の形態４では、２レベルの三相インバータに本願を適用する例を説明したが、本願は、これに限られるものではなく、種々の電力変換装置に適用することができる。実施の形態４では、２レベルの電力変換装置としたが３レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本願を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本願を適用することも可能である。
また、本願を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機またはレーザー加工機、誘導加熱調理器、非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
７、７４ 封止樹脂部、１１ 絶縁基板、２１、２２ パワー半導体素子、３０、３１ はんだ接合部、６１１ａ、６１２ａ、６１３ａ リードフレーム（電極板）、６１１、６１２ ネジ止め端子部、６１１ｂ、６１１ｃ、６１１ｄ、６１１ｆ、６１１ｉ、６１２ｂ、６１２ｃ、６１２ｄ、６１２ｆ、６１２ｉ、６１３ｂ 開口部、１０１、１０２、１０３、１１１ パワーモジュール、２００ 電力変換装置、２０１ 主変換回路、２０３ 制御回路、３００ 負荷。
本願に開示されるパワーモジュールは、セラミック板に導体層が形成された絶縁基板と、前記絶縁基板上に配置された半導体素子と、前記半導体素子の表面電極に接続された板状の電極板と、前記半導体素子と前記電極板の少なくとも一部とを封止する封止樹脂部とを備え、前記電極板は、平面視において、前記絶縁基板の前記導体層が形成されていない部分と少なくとも一部が重なる位置に開口部が設けられ、前記電極板の前記開口部は、前記電極板の厚さの１６０％以上の直径の円に相当する面積を有し、前記封止樹脂部に封止されていることを特徴とする。
また、本願に開示されるパワーモジュールは、セラミック板に導体層が形成された絶縁基板と、前記絶縁基板上に配置された半導体素子と、前記導体層に電気的に接続された板状の電極板と、前記半導体素子と前記電極板の少なくとも一部とを封止する封止樹脂部とを備え、前記電極板は、平面視において、前記絶縁基板の前記導体層が形成されていない部分と少なくとも一部が重なる位置に開口部が設けられ、前記電極板の前記開口部は、前記電極板の厚さの１６０％以上の直径の円に相当する面積を有し、前記封止樹脂部に封止されていることを特徴とする。
また、本願に開示されるパワーモジュールは、セラミックからなる絶縁基板と、前記絶縁基板上に配置された半導体素子と、前記半導体素子の電極から外部に接続する板状の電極板と、前記半導体素子と前記電極板との接続部および前記接続部の周辺を封止する封止樹脂部とを備え、前記電極板は、前記接続部の周辺の前記絶縁基板を覆う位置に前記絶縁基板のセラミック部分が覗けるように開口部が設けられ、前記電極板の前記開口部は、前記電極板の厚さの１６０％以上の直径の円に相当する面積を有し、前記封止樹脂部に封止されていることを特徴とする。
本願に開示されるパワーモジュールの製造方法は、セラミック板に導体層のパターンが形成された絶縁基板上に半導体素子を接合する工程と、前記半導体素子の電極と、平面視において、前記絶縁基板の導体層が形成されていない部分と少なくとも一部が重なる位置に開口部が設けられた板状の電極板とを接合する工程と、前記絶縁基板において前記電極板の付け根部分の裏面側の部分に、前記開口部を通してＵＶを照射することによって励起させた状態で、前記半導体素子と前記電極板との接続部および前記接続部の周辺に封止樹脂を流し込み、封止する工程とを含むことを特徴とする。

Claims (11)

  1. セラミック板の両面に導体層のパターンが形成された絶縁基板と、
    前記絶縁基板上に配置された半導体素子と、
    前記半導体素子の電極から外部に接続する板状の電極板と、
    前記半導体素子と前記電極板との接続部および前記接続部の周辺を封止する封止樹脂部とを備え、
    前記電極板は、平面視において、前記絶縁基板の導体層が形成されていない部分と少なくとも一部が重なる位置に開口部が設けられることを特徴とするパワーモジュール。
  2. 前記開口部は、前記電極板の厚さの１６０％以上、２５０％以下の直径の円に相当する面積を有することを特徴とする請求項１に記載のパワーモジュール。
  3. 前記開口部はスリット形状であり、前記電極板は前記スリット形状の開口部を挟む分岐部がそれぞれ立てるようにねじられていることを特徴とする請求項１または請求項２に記載のパワーモジュール。
  4. 前記電極板は、前記開口部を挟む分岐部に、平面視で重なる位置にワイヤボンドによる金属配線を設けたことを特徴とする請求項１または請求項２に記載のパワーモジュール。
  5. 前記電極板は、前記開口部を挟む分岐部に、前記分岐部を拡張する幅広部を形成し、前記絶縁基板側または前記絶縁基板と反対側に折り曲げたことを特徴とする請求項１または請求項２に記載のパワーモジュール。
  6. 前記電極板は、前記開口部を挟む分岐部に、前記分岐部を拡張する幅広部を形成し、平面視で重なる位置に折り曲げたことを特徴とする請求項１または請求項２に記載のパワーモジュール。
  7. セラミック板の両面に導体層のパターンが形成された絶縁基板と、
    前記絶縁基板上に配置された半導体素子と、
    前記半導体素子の電極から外部に接続する板状の電極板と、
    前記半導体素子と前記電極板との接続部および前記接続部の周辺を封止する封止樹脂部とを備え、
    前記電極板は、平面視において、前記絶縁基板の導体層が形成されていない部分と少なくとも一部が重なる位置に屈曲部が設けられ、
    前記屈曲部は、前記電極板の形成方向に対して所定の角度で、前記絶縁基板に対して垂直方向に折り曲げたことを特徴とするパワーモジュール。
  8. 前記半導体素子は、ワイドバンドギャップ半導体材料で形成されたことを特徴とする請求項１から７のいずれか１項に記載のパワーモジュール。
  9. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、およびダイヤモンドのうちのいずれかであることを特徴とする請求項８に記載のパワーモジュール。
  10. 請求項１から請求項９のいずれか１項に記載のパワーモジュールを有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
    を備えた電力変換装置。
  11. セラミック板の両面に導体層のパターンが形成された絶縁基板上に半導体素子を接合する工程と、
    前記半導体素子の電極と、平面視において、前記絶縁基板の導体層が形成されていない部分と少なくとも一部が重なる位置に開口部が設けられた板状の電極板とを接合する工程と、
    前記絶縁基板の導体層が形成されている領域以外の領域の前記絶縁基板の表面を、ＵＶを照射することによって励起させた状態で、前記半導体素子と前記電極板との接続部および前記接続部の周辺に封止樹脂を流し込み、封止する工程と
    を含むことを特徴とするパワーモジュールの製造方法。
JP2019517567A 2017-05-11 2018-04-27 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法 Active JP6833986B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017094396 2017-05-11
JP2017094396 2017-05-11
PCT/JP2018/017134 WO2018207656A1 (ja) 2017-05-11 2018-04-27 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2018207656A1 true JPWO2018207656A1 (ja) 2019-11-07
JP6833986B2 JP6833986B2 (ja) 2021-02-24

Family

ID=64104461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019517567A Active JP6833986B2 (ja) 2017-05-11 2018-04-27 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法

Country Status (5)

Country Link
US (1) US10978366B2 (ja)
JP (1) JP6833986B2 (ja)
CN (1) CN110574159B (ja)
DE (1) DE112018002403B4 (ja)
WO (1) WO2018207656A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP7147859B2 (ja) * 2018-10-05 2022-10-05 富士電機株式会社 半導体装置、半導体モジュールおよび車両
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
JP7354550B2 (ja) 2019-02-08 2023-10-03 富士電機株式会社 半導体モジュールの外部接続部、半導体モジュール、外部接続端子、および半導体モジュールの外部接続端子の製造方法
JP6736132B1 (ja) * 2019-04-18 2020-08-05 大分デバイステクノロジー株式会社 パワー半導体モジュール
JP2021132080A (ja) * 2020-02-18 2021-09-09 富士電機株式会社 半導体装置
JP2021145083A (ja) * 2020-03-13 2021-09-24 富士電機株式会社 配線構造及び半導体モジュール
JP6952824B2 (ja) * 2020-04-06 2021-10-27 三菱電機株式会社 パワーモジュール及びこれを用いた電力用半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
JP2015133462A (ja) * 2014-01-16 2015-07-23 三菱電機株式会社 パワーモジュール
JP2016122869A (ja) * 2009-05-14 2016-07-07 ローム株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046416A (ja) 1990-04-25 1992-01-10 Matsushita Electric Ind Co Ltd 流量管理装置
JP3120575B2 (ja) 1992-06-29 2000-12-25 富士電機株式会社 半導体装置
JP2672436B2 (ja) 1992-07-06 1997-11-05 株式会社巴コーポレーション アーチ型トラス構造物の骨組み構造
JPH09172116A (ja) 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
JP2003204036A (ja) 2002-01-10 2003-07-18 Toyota Motor Corp 複合半導体デバイス用電極板
JP4499577B2 (ja) 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP2007165588A (ja) 2005-12-14 2007-06-28 Omron Corp パワーモジュール構造及びこれを用いたソリッドステートリレー
JP4455488B2 (ja) 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP5076440B2 (ja) 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP4967701B2 (ja) * 2007-02-19 2012-07-04 三菱電機株式会社 電力半導体装置
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
JP5204744B2 (ja) 2009-11-26 2013-06-05 三菱電機株式会社 電力用半導体装置
JP2013258354A (ja) * 2012-06-14 2013-12-26 Denso Corp モールドパッケージおよびその製造方法
JP2014082274A (ja) 2012-10-15 2014-05-08 Toyota Industries Corp 半導体装置
JP6065978B2 (ja) * 2013-07-04 2017-01-25 三菱電機株式会社 半導体装置の製造方法、半導体装置
JP6304974B2 (ja) 2013-08-27 2018-04-04 三菱電機株式会社 半導体装置
US9673118B2 (en) * 2013-11-26 2017-06-06 Mitsubishi Electric Corporation Power module and method of manufacturing power module
US9899345B2 (en) * 2014-01-27 2018-02-20 Mitsubishi Electric Cooperation Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP6293030B2 (ja) * 2014-10-09 2018-03-14 三菱電機株式会社 電力用半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
JP2016122869A (ja) * 2009-05-14 2016-07-07 ローム株式会社 半導体装置
JP2015133462A (ja) * 2014-01-16 2015-07-23 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
DE112018002403T5 (de) 2020-01-23
US20200083129A1 (en) 2020-03-12
DE112018002403B4 (de) 2024-05-02
JP6833986B2 (ja) 2021-02-24
CN110574159B (zh) 2023-04-04
US10978366B2 (en) 2021-04-13
CN110574159A (zh) 2019-12-13
WO2018207656A1 (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
WO2018207656A1 (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
US11037844B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
JP6965706B2 (ja) 半導体モジュール、その製造方法及び電力変換装置
JP7047900B2 (ja) 半導体装置および電力変換装置ならびに半導体装置の製造方法
JP6743728B2 (ja) 半導体パワーモジュール及び電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
CN111052325B (zh) 半导体模块以及电力转换装置
JP7094447B2 (ja) パワーモジュール及び電力変換装置
US11908822B2 (en) Power semiconductor module and power conversion apparatus
JP2019096797A (ja) 半導体装置および電力変換装置
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
WO2022049660A1 (ja) 半導体装置、電力変換装置、および移動体
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2021100199A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
CN111448653B (zh) 半导体装置及电力转换装置
WO2024090278A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2023195325A1 (ja) パワーモジュールおよび電力変換装置
JP6851559B1 (ja) 半導体装置および電力変換装置
JP7106007B2 (ja) 半導体装置および電力変換装置
JP7101885B2 (ja) パワー半導体モジュール及び電力変換装置
JP2024010348A (ja) 半導体モジュールおよび電力変換装置
JP2023169589A (ja) パワーモジュールおよび電力変換装置
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200709

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210203

R151 Written notification of patent or utility model registration

Ref document number: 6833986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250