JP5098951B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5098951B2
JP5098951B2 JP2008271805A JP2008271805A JP5098951B2 JP 5098951 B2 JP5098951 B2 JP 5098951B2 JP 2008271805 A JP2008271805 A JP 2008271805A JP 2008271805 A JP2008271805 A JP 2008271805A JP 5098951 B2 JP5098951 B2 JP 5098951B2
Authority
JP
Japan
Prior art keywords
external connection
semiconductor device
terminal block
terminal
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008271805A
Other languages
English (en)
Other versions
JP2010103222A (ja
Inventor
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008271805A priority Critical patent/JP5098951B2/ja
Publication of JP2010103222A publication Critical patent/JP2010103222A/ja
Application granted granted Critical
Publication of JP5098951B2 publication Critical patent/JP5098951B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は半導体装置に関し、特にパワー半導体素子を搭載した半導体装置に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して、パワー半導体素子を搭載した半導体装置（汎用モジュール）が使用されている。
このような半導体装置は、複数のパワー半導体素子を樹脂ケース内に収納した構造をしている。そして、半導体装置の内部配線には、リードフレーム（配線用端子）が用いられている。特に、最近では、リードフレームに印加される応力を吸収するために、カタカナの「コ」の字の形状をした端子を半導体装置内に配設する構造が開示されている（例えば、特許文献１参照）。
特開２００５−１８３４５５号公報（図２）
しかし、上記の半導体装置の構造では、上記「コ」の字状の端子の配置向きが考慮されておらず、リードフレームに印加される応力、或いはリードフレームに接合している半導体素子に印加される応力及びリードフレームの電気抵抗が充分に低減しないという問題があった。
本発明はこのような点に鑑みてなされたものであり、リードフレームに印加される応力、リードフレームに接合している半導体素子に印加される応力及びリードフレームの電気抵抗が効率よく低減する半導体装置を提供することを目的とする。
上記課題を解決するために、樹脂ケースと、前記樹脂ケース内に収納された絶縁基板と、前記絶縁基板の電極パターン上に搭載された第１の半導体素子及び第２の半導体素子と、前記樹脂ケースに一部が固定され、前記第１の半導体素子及び前記第２の半導体素子上に延出された外部接続用端子と、前記第１の半導体素子の電極と前記外部接続用端子とを電気的に接続する第１の端子台と、前記第２の半導体素子の電極と前記外部接続用端子とを電気的に接続する第２の端子台と、を備え、前記樹脂ケースの内壁から延出された前記外部接続用端子の根本部分から前記外部接続用端子の先端の方向に、前記第１の半導体素子、前記第２の半導体素子の順で配置され、前記第１の端子台の開口部分が前記根本部分に向いて配置され、前記第２の端子台の開口部分が前記根本部分とは逆方向に向いて配置されていることを特徴とする半導体装置が提供される。
上記手段によれば、半導体装置において、リードフレームに印加される応力、リードフレームに接合している半導体素子に印加される応力及びリードフレームの電気抵抗が効率よく低減する。
以下、本実施の形態に係る半導体装置を、図面を参照しながら詳細に説明する。
最初に、半導体装置の構造について説明する。
図１は本実施の形態に係る半導体装置の要部模式図である。ここで、図１（ａ）には、半導体装置の平面模式図が例示され、図１（ｂ）には図１（ａ）の破線Ｘ−Ｘ’の位置に沿う断面を矢印の方向に矢視した図が表示されている。尚、図１では、インバータ回路一相分の半導体モジュール（パワーモジュール）が例示されている。
図示する半導体装置１は、板厚が数ミリの金属ベース板１０を基体とし、当該金属ベース板１０上に、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田層（図示しない）を介して絶縁基板２０が接合・搭載されている。そして、絶縁基板２０の上層に、パワー半導体素子であるＩＧＢＴ素子３０ａ，３０ｂ、並びにＦＷＤ素子３１ａ，３１ｂを複数個、実装している。また、半導体装置１では、上記半導体素子、絶縁基板２０等を樹脂ケース４０により収納（パッケージング）して、汎用ＩＧＢＴモジュールを構成している。
絶縁基板２０は、絶縁板２０ａと、絶縁板２０ａの下面にＤＣＢ（Direct Copper Bonding）法で形成された金属箔２０ｂと、絶縁板２０ａの上面に同じくＤＣＢ法で形成された金属箔２０ｃ，２０ｄを備えている。
絶縁基板２０の金属箔２０ｃ上には、半田層（図示しない）を介して、ＩＧＢＴ素子３０ａが搭載されている。即ち、ＩＧＢＴ素子３０ａの裏面側（例えば、コレクタ電極側）は、金属箔２０ｃに接合している。
また、絶縁基板２０の金属箔２０ｄ上には、半田層（図示しない）を介して、ＩＧＢＴ素子３０ｂが搭載されている。即ち、ＩＧＢＴ素子３０ｂの裏面側（例えば、コレクタ電極側）は、金属箔２０ｄに接合している。
また、当該ＩＧＢＴ素子３０ａ，３０ｂのコレクタ電極とは反対側の主面、即ち、ＩＧＢＴ素子３０ａ，３０ｂの上面側には、エミッタ電極が配設されている。
更に、ＩＧＢＴ素子３０ａ，３０ｂの上面には、制御電極３０ｇが配設されている。そして、制御電極３０ｇは、金属ワイヤ２１を介して、樹脂ケース４０にインサート成形されたピン端子（制御用端子）２２の一端に導通している。そして、ピン端子２２のもう一方の端は、半導体装置１の上方へ延出され、樹脂ケース４０の上面より高い位置にまで引き出されている。
また、金属箔２０ｃ上に搭載したＦＷＤ素子３１ａにおいては、半田層（図示しない）を介して、そのカソード側が金属箔２０ｃに接合している。また、金属箔２０ｄ上に搭載したＦＷＤ素子３１ｂにおいては、半田層（図示しない）を介して、そのカソード側が金属箔２０ｄに接合している。そして、ＦＷＤ素子３１ａ，３１ｂのカソード側とは反対側の主面（上面）は、アノード側となっている。
また、ＩＧＢＴ素子３０ａのコレクタ電極とＦＷＤ素子３１ａのカソード側は、金属箔２０ｃを通じて導通している。
また、ＩＧＢＴ素子３０ｂのコレクタ電極とＦＷＤ素子３１ｂのカソード側は、金属箔２０ｄを通じて導通している。
尚、絶縁板２０ａの材質は、例えば、アルミナ（Ａｌ2Ｏ3）焼結体のセラミックが適用される。また、金属箔２０ｂ，２０ｃ，２０ｄの材質は、銅（Ｃｕ）を主成分とする金属が適用される。
また、本実施の形態においては、上述したＩＧＢＴ素子３０ａ，３０ｂに代えて、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いてもよい。
また、半導体装置１にあっては、金属ベース板１０の上端縁に、例えば、ＰＰＳ（ポリ・フェニレン・サルファイド）製の樹脂ケース４０が固設されている。そして、樹脂ケース４０の一部には、上記半導体素子の主電極に導通する外部接続用端子（リードフレーム）５０，５１，５２がインサート成形されている。即ち、それぞれの外部接続用端子５０，５１，５２の一部が樹脂ケース４０内に固定・支持されている。
ここで、外部接続用端子５０は、インバータ回路の正極入力端子（Ｐ端子）となり、外部接続用端子５１は、インバータ回路の負極入力端子（Ｎ端子）となる。そして、これらの外部接続用端子５０，５１は、半導体装置１の外部に設置された直流電源の正極、負極にそれぞれ電気的に接続される。
また、外部接続用端子５２は、インバータ回路の交流出力端子（Ｕ，Ｖ，Ｗ相）となる。そして、当該外部接続用端子５２においては、樹脂ケース４０内で２股に分岐する構成としている。尚、図中では、２股に分岐する外部接続用端子５２の先端を符号５２ａ及び５２ｂで表示している。
また、半導体装置１にあっては、ＩＧＢＴ素子３０ａのエミッタ電極（上面側）に、断面がカタカナの「コ」の字状の端子台６０ａを接合させている。
また、ＦＷＤ素子３１ａのアノード（上面側）には、断面がカタカナの「コ」の字状の端子台６１ａを接合させている。
また、ＩＧＢＴ素子３０ｂのエミッタ電極（上面側）には、断面がカタカナの「コ」の字状の端子台６０ｂを接合させている。
また、ＦＷＤ素子３１ｂのアノード（上面側）には、断面がカタカナの「コ」の字状の端子台６１ｂを接合させている。
また、絶縁基板２０の金属箔２０ｃには、断面がカタカナの「コ」の字状の端子台６２ａを直接接合させている。
また、絶縁基板２０の金属箔２０ｄには、断面がカタカナの「コ」の字状の端子台６２ｂを直接接合させている。
これらの端子台は、半導体素子のヒートシンクとしても機能する。また、これらの端子台はそれぞれ上面部分、下面部分及び上面部分の端と下面部分の端とを連結する略垂直部分（連結部）を有する。
尚、端子台の断面においては、カタカナの「コ」の字の他、アルファベットの「Ｕ」の字を９０度回転させた形状でもよい。本実施の形態では、当該断面が「コ」の字である形態を一例に説明する。
そして、半導体装置１においては、外部接続用端子５０が金属箔２０ｄ上にまで延出している。また、外部接続用端子５０の一端は端子台６２ｂに接合され、当該端子台６２ｂを介して、外部接続用端子５０と絶縁基板２０の金属箔２０ｄとが導通している。
また、半導体装置１においては、外部接続用端子５１の一端がＩＧＢＴ素子３０ａのエミッタ電極及びＦＷＤ素子３１ａのアノード上に延出している。また、外部接続用端子５１の一端は端子台６０ａに接合され、当該端子台６０ａを介して、外部接続用端子５１とＩＧＢＴ素子３０ａのエミッタ電極とが導通している。更に、外部接続用端子５１の一端は端子台６１ａに接合され、当該端子台６１ａを介して、外部接続用端子５１とＦＷＤ素子３１ａのアノードとが導通している。これにより、ＩＧＢＴ素子３０ａのエミッタ電極とＦＷＤ素子３１ａのアノードとが外部接続用端子５１を介して導通することになる。
また、半導体装置１においては、外部接続用端子５２の一部である外部接続用端子５２ａが金属箔２０ｃ上に延出している。また、外部接続用端子５２の一部である外部接続用端子５２ａの一端は端子台６２ａに接合され、当該端子台６２ａを介して、外部接続用端子５２と絶縁基板２０の金属箔２０ｃとが導通している。
また、半導体装置１においては、外部接続用端子５２の一部である外部接続用端子５２ｂがＩＧＢＴ素子３０ｂのエミッタ電極及びＦＷＤ素子３１ｂのアノード上に延出している。また、外部接続用端子５２の一部である外部接続用端子５２ｂの一端は端子台６０ｂに接合され、当該端子台６０ｂを介して、外部接続用端子５２ｂとＩＧＢＴ素子３０ｂのエミッタ電極とが導通している。更に、外部接続用端子５２ｂの一端は端子台６１ｂに接合され、当該端子台６１ｂを介して、外部接続用端子５２ｂとＦＷＤ素子３１ｂのアノードとが導通している。これにより、ＩＧＢＴ素子３０ｂのエミッタ電極とＦＷＤ素子３１ｂのアノードとが外部接続用端子５２を介して導通することになる。
このように半導体装置１では、ＩＧＢＴ素子３０ａ，３０ｂ、ＦＷＤ素子３１ａ，３１ｂを配置して、インバータ回路一相分を構成している。具体的には、外部接続用端子５０がインバータ回路一相分の正極入力端子、外部接続用端子５１がインバータ回路一相分の負極入力端子、外部接続用端子５２がインバータ回路一相分の交流出力端子となっている。
尚、前記端子台とそれぞれの被接合部との接合は、例えば、上記半田材による半田付け、レーザ溶接、或いは超音波接合による。
また、前記端子台及び外部接続用端子５０，５１，５２は、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）またはこれらの合金を主成分とした材質により構成されている。
そして、半導体装置１では、樹脂ケース４０及び金属ベース板１０で取り囲まれた空間には、半導体素子、金属ワイヤ２１、前記端子台及び外部接続用端子５０，５１，５２等の保護を目的として、封止用樹脂４１が充填されている。
封止用樹脂４１の材質は、例えば、ゲルまたはエポキシ樹脂を主成分とする樹脂が適用される。尚、図１（ａ）では、半導体装置１の内部の構造を表示するために、封止用樹脂４１が表示されていない。
次に、半導体素子と外部接続用端子との間に、上述した形状の端子台を介設させた半導体装置１の特徴的な作用及び有利な効果について説明する。以下では、一例として、図１（ａ）の破線Ｘ−Ｘ’の断面矢視図を用いてその作用効果を説明する。
尚、以下に示す全ての図では、図１と同一の部材には同一の符号を付し、一度説明した部材の説明の詳細については省略する。
図２は本実施の形態に係る半導体装置の要部模式図である。
上述したように、半導体装置１においては、外部接続用端子５２ｂとＩＧＢＴ素子３０ｂとの間に、「コ」の字状の端子台６０ｂを配置し、外部接続用端子５２ｂとＦＷＤ素子３１ｂとの間に、「コ」の字状の端子台６１ｂを配置している。また、外部接続用端子５０と金属箔２０ｄとの間に、「コ」の字状の端子台６２ｂを配置している。
ここで、樹脂ケース４０の側壁（内壁）から延出する外部接続用端子５２ｂの根本部分を部分ａとする。また、樹脂ケース４０の側壁（内壁）から延出する外部接続用端子５０の根本部分を部分ｂとする。
半導体装置１においては、端子台６０ｂ，６１ｂ，６２ｂの配置の向きに特徴がある。
例えば、半導体装置１においては、端子台６１ｂの開口部分６１ｂａが部分ａに向いている。即ち、端子台６１ｂの垂直部分６１ｂｂの内壁面が部分ａに向いて開放されている。ここで、“開放”とは、封止用樹脂４１が存在しない場合、端子台６１ｂの垂直部分６１ｂｂの内壁面が部分ａに向いて露出していることをいう。
これにより、外部接続用端子５２ｂは、端子台６１ｂの垂直部分６１ｂｂから部分ａまでの長さ間（距離ｄ１）で撓むことができる。
また、半導体装置１においては、端子台６２ｂの開口部分６２ｂａが部分ｂに向いている。即ち、端子台６２ｂｂの垂直部分６２ｂｂの内壁面が部分ｂに向いて開放されている。
これにより、外部接続用端子５０は、端子台６２ｂの垂直部分６２ｂｂから部分ｂまでの長さ間（距離ｄ２）で撓むことができる。
また、半導体装置１においては、端子台６０ｂの開口部分６０ｂａが部分ａの逆方向に向いている。即ち、端子台６０ｂの垂直部分６０ｂｂの内壁面が部分ａとは逆方向に向いて開放されている。
これにより、ＩＧＢＴ素子３０ｂのエミッタ電極から部分ａまでの通電経路の長さは、端子台６０ｂの垂直部分６０ｂｂに距離ｄ３を足し合わせた距離になる。
尚、外部接続用端子５２ｂの根本部分ａから外部接続用端子５２ｂの先端の方向において、端子台６０ｂの上面部分６０ｂｕの長さは、端子台６０ｂの下面部分６０ｂｄの長さよりも短い構成になっている。
これに対し、半導体装置１とは異なる端子台の配置をした半導体装置を、図３に示す。
図３は別の半導体装置の要部断面模式図である。
図３に示す半導体装置１００においては、端子台６１ｂの開口部分６１ｂａを部分ａの逆方向に対向させている。
これにより、外部接続用端子５２ｂは、端子台６１ｂの垂直部分６１ｂｂから部分ａまでの長さ間（距離ｄ１’）で撓むことができる。
また、当該半導体装置１００においては、端子台６２ｂの開口部分６２ｂａを部分ｂの逆方向に対向させている。
これにより、外部接続用端子５０は、端子台６２ｂの垂直部分６２ｂｂから部分ｂまでの長さ間（距離ｄ２’）で撓むことができる。
また、当該半導体装置１００においては、端子台６０ｂの開口部分６０ｂａを部分ａの方向に対向させている。
これにより、ＩＧＢＴ素子３０ｂのエミッタ電極から部分ａまでの通電経路の長さは、端子台６０ｂの垂直部分６０ｂｂに距離ｄ３’を足し合わせた距離になる。
ここで、図２に示す半導体装置１と図３に示す半導体装置１００とを対比すると、ｄ１＞ｄ１’であり、ｄ２＞ｄ２’となっている。
従って、半導体装置１は、半導体装置１００に比べ、外部接続用端子５２ｂ，５０が撓む長さ（撓みが可能な長さ）がより長くなっている。その結果、半導体装置１においては、外部接続用端子５２ｂ，５０にかかる応力が半導体装置１００よりも効率よく分散される。これにより、ＦＷＤ素子３１ｂにかかる応力が半導体装置１００よりもより低減する。
尚、このような応力は、例えば、半導体装置１を作動させた際の熱膨張によって発生する。
また、図２に示す半導体装置１と図３に示す半導体装置１００とを対比すると、ｄ３＜ｄ３’となっている。
従って、半導体装置１は、半導体装置１００に比べ、ＩＧＢＴ素子３０ｂのエミッタ電極から部分ａまでの通電経路の長さがより短くなっている。その結果、半導体装置１においては、半導体装置１００よりも上記通電経路のＬ成分、Ｒ成分がより低減する。
更に、半導体装置１においては、図２に示す如く、部分ａから部分ｂの方向（部分ａから樹脂ケース４０内の外部接続用端子５２ｂの先端の方向）に向かい、ＦＷＤ素子３１ｂ、ＩＧＢＴ素子３０ｂの順に配置している。即ち、ＩＧＢＴ素子３０ｂは、外部接続用端子５２ｂの自由端の下方に配置されている。また、端子台６０ｂの上面部分６０ｂｕの長さを、下面部分６０ｂｄの長さよりも短い構成としている。
これにより、制御電極３０ｇの周辺には、自由空間が形成する。従って、ボンダーの自由度が確保され、金属ワイヤ２１のボンディング工程が容易になる。
これに対し、ＩＧＢＴ素子３０ｂ、ＦＷＤ素子３１ｂの順序を逆に配置した半導体装置を、図４に示す。
図４は更に別の半導体装置の要部断面模式図である。
上述した如く、図４に示す半導体装置１０１では、部分ａから部分ｂに向かい、ＩＧＢＴ素子３０ｂ、ＦＷＤ素子３１ｂの順に配置している。
このような構造では、制御電極３０ｇの上方に、外部接続用端子５２ｂが位置するので、ボンダーの配置、移動が外部接続用端子５２ｂによって阻害される。従って、半導体装置１０１では、ボンディング工程が容易ではなくなる。
このように、半導体装置１では、主電極の他、制御電極３０ｇを備えた半導体素子については、外部接続用端子５２ｂの自由端の下方に配置している。これにより、金属ワイヤ２１のボンディング工程が容易になる。
更に、半導体装置１では、樹脂ケース４０及び外部接続用端子５０，５１，５２を取り付ける前の半導体装置１において、前記端子台が露出した状態になる（図５参照）。
このような端子台に、プローバの検出針を直接接触させることにより、樹脂ケース４０及び外部接続用端子５０，５１，５２を取り付ける前の半導体装置１の電気的特性を容易に試験することができる。
なお、以上では、外部接続用端子５０，５１，５２がそれぞれ樹脂ケース４０からストレートに延出する半導体装置について説明したが、本実施の形態では、外部接続用端子５０，５１，５２の一部が屈曲し延出する半導体装置をも含む。外部接続用端子５０，５１，５２の一部が屈曲し延出する場合は、前記端子台の開口部分は外部接続用端子５０，５１，５２に沿うよう、同様に配置される。
次に、半導体装置１の形態を変形させた半導体装置について説明する。
図６は半導体装置の変形例を説明するための要部模式図である。
図示する半導体装置２においては、端子台６３ｂ，６４ｂ，６５ｂの断面形状をアルファベットの「Ｚ」状としている。これらの端子台はそれぞれ上面部分、下面部分及び上面部分の端と下面部分の端とを連結する傾斜部分（連結部）を有する。
そして、ＦＷＤ素子３１ｂのアノードに接合させた端子台６４ｂの上側の鋭角６４ｂａが部分ａとは逆方向に向けられている。
また、ＩＧＢＴ素子３０ｂのエミッタ電極に接合させた端子台６３ｂの上側の鋭角６３ｂａが部分ａに向けられている。
また、金属箔２０ｄに接合させた端子台６５ｂの上側の鋭角６５ｂａが部分ｂとは逆方向に向けられている。
このような構成によっても、外部接続用端子５２ｂは、端子台６４ｂの鋭角６４ｂａから部分ａまでの長さ間（距離ｄ１）で撓むことができる。
また、外部接続用端子５０は、端子台６５ｂの鋭角６５ｂａから部分ｂまでの長さ間（距離ｄ２）で撓むことができる。
また、ＩＧＢＴ素子３０ｂのエミッタ電極から部分ａまでの通電経路の長さは、端子台６３ｂの傾斜部分６３ｂｂに距離ｄ３を足し合わせた距離になる。
また、端子台６３ｂの上側の鋭角６３ｂａが部分ａに向けられていることから、制御電極３０ｇの周辺には、自由空間が形成し、金属ワイヤ２１のボンディング工程が容易になる。
このように、半導体装置２においても、半導体装置１と同様の効果が得られる。
図７は半導体装置の別の変形例を説明するための要部模式図である。ここで、図７（ａ）には、半導体装置の平面模式図が例示され、図７（ｂ）には図７（ａ）の破線Ｘ−Ｘ’の位置に沿う断面を矢印の方向に矢視した図が表示されている。
図示する半導体装置３においては、端子台６２ｂ上の外部接続用端子５０に円形状の貫通孔５０ｈが設けられている。
また、端子台６０ａ，６１ａ上の外部接続用端子５１には、円形状の貫通孔５１ｈが設けられている。
また、端子台６２ａ上の外部接続用端子５２ａには、円形状の貫通孔５２ｈが設けられている。
また、端子台６０ｂ，６１ｂ上の外部接続用端子５２ｂには、円形状の貫通孔５２ｈが設けられている。
また、外部接続用端子５２ｂと接合する端子台６０ｂ，６１ｂにおいても、それぞれ貫通孔６０ｂｈ，６１ｂｈが設けられている。
また、外部接続用端子５０と接合する端子台６２ｂにおいても、貫通孔６２ｂｈが設けられている。
また、外部接続用端子５１，５２ａと接合する端子台６０ａ，６１ａ，６２ａにおいても、貫通孔５１ｈ，５２ｈの下方に貫通孔（図示しない）が設けられている。
このような貫通孔５０ｈ，５１ｈ，５２ｈと、前記端子台に設けられた貫通孔とは、位置合わせ用のマークとして用いられ、それらが連通している。即ち、貫通孔５０ｈ，５１ｈ，５２ｈと前記端子台に設けられた貫通孔の中心が合致するように外部接続用端子５０，５１，５２ａ，５２ｂと前記端子台とが接合している。
このように、半導体装置３では、半導体装置１と同様の効果の他に、以下のような効果を奏する。
半導体装置３では、前記貫通孔を設けることにより、外部接続用端子５０，５１，５２ａ，５２ｂと前記端子台との位置合わせが容易になる。
また、封止用樹脂４１が前記貫通孔内に回り込むことにより、外部接続用端子５０，５１，５２ａ，５２ｂと前記端子台との接合強度が増加する。
本実施の形態に係る半導体装置の要部模式図である（その１）。 本実施の形態に係る半導体装置の要部模式図である（その２）。 別の半導体装置の要部断面模式図である。 更に別の半導体装置の要部断面模式図である。 本実施の形態に係る半導体装置の要部模式図である（その３）。 半導体装置の変形例を説明するための要部模式図である。 半導体装置の別の変形例を説明するための要部模式図である。
符号の説明
１，２，３，１００，１０１ 半導体装置
１０ 金属ベース板
２０ 絶縁基板
２０ａ 絶縁板
２０ｂ，２０ｃ，２０ｄ 金属箔
２１ 金属ワイヤ
２２ ピン端子
３０ａ，３０ｂ ＩＧＢＴ素子
３０ｇ 制御電極
３１ａ，３１ｂ ＦＷＤ素子
４０ 樹脂ケース
４１ 封止用樹脂
５０，５１，５２，５２ａ，５２ｂ 外部接続用端子
５０ｈ，５１ｈ，５２ｈ，６０ｂｈ，６１ｂｈ，６２ｂｈ 貫通孔
６０ａ，６０ｂ，６１ａ，６１ｂ，６２ａ，６２ｂ，６３ｂ，６４ｂ，６５ｂ 端子台
６０ｂａ，６１ｂａ，６２ｂａ 開口部分
６０ｂｂ，６１ｂｂ，６２ｂｂ 垂直部分
６０ｂｄ 下面部分
６０ｂｕ 上面部分
６３ｂａ，６４ｂａ，６５ｂａ 鋭角
６３ｂｂ 傾斜部分
ａ，ｂ 部分
ｄ１，ｄ２，ｄ３，ｄ１’，ｄ２’，ｄ３’ 距離

Claims (10)

  1. 樹脂ケースと、
    前記樹脂ケース内に収納された絶縁基板と、
    前記絶縁基板の電極パターン上に搭載された第１の半導体素子及び第２の半導体素子と、
    前記樹脂ケースに一部が固定され、前記第１の半導体素子及び前記第２の半導体素子上に延出された外部接続用端子と、
    前記第１の半導体素子の電極と前記外部接続用端子とを電気的に接続する第１の端子台と、
    前記第２の半導体素子の電極と前記外部接続用端子とを電気的に接続する第２の端子台と、
    を備え、
    前記樹脂ケースの内壁から延出された前記外部接続用端子の根本部分から前記外部接続用端子の先端の方向に、前記第１の半導体素子、前記第２の半導体素子の順で配置され、前記第１の端子台の開口部分が前記根本部分に向いて配置され、前記第２の端子台の開口部分が前記根本部分とは逆方向に向いて配置されていることを特徴とする半導体装置。
  2. 前記外部接続用端子の前記根本部分から前記外部接続用端子の前記先端の方向において、前記第２の端子台の上面部の長さが下面部の長さよりも短いことを特徴とする請求項１記載の半導体装置。
  3. 前記絶縁基板の別の電極パターン上に、前記樹脂ケースに一部が固定された別の外部接続用端子が延出され、前記別の電極パターンと前記別の外部接続用端子とが第３の端子台を通じて導通していることを特徴とする請求項１記載の半導体装置。
  4. 前記樹脂ケースの内壁から延出された前記別の外部接続用端子の根本部分に、前記第３の端子台の開口部分が向いて配置されていることを特徴とする請求項３記載の半導体装置。
  5. 前記第１の端子台、前記第２の端子台及び前記第３の端子台が上面部と、下面部と、前記上面部の端と前記下面部の端とを連結する連結部からなることを特徴とする請求項３記載の半導体装置。
  6. 前記第１の端子台の前記連結部の内壁面が前記外部接続用端子の前記根本部分に向いて開放され、前記第２の端子台の前記連結部の内壁面が前記外部接続用端子の前記根本部分とは逆方向に向いて開放されていることを特徴とする請求項５記載の半導体装置。
  7. 前記第３の端子台の前記連結部の内壁面が前記別の外部接続用端子の前記根本部分に向いて開放されていることを特徴とする請求項５記載の半導体装置。
  8. 前記外部接続用端子と、前記外部接続用端子と接合する前記第１の端子台及び前記第２の端子台とに連通する貫通孔がそれぞれ設けられていることを特徴とする請求項１記載の半導体装置。
  9. 前記別の外部接続用端子と、前記別の外部接続用端子と接合する前記第３の端子台とに連通する貫通孔が設けられていることを特徴とする請求項３記載の半導体装置。
  10. 前記第２の半導体素子が制御用電極を備えていることを特徴とする請求項１記載の半導体装置。
JP2008271805A 2008-10-22 2008-10-22 半導体装置 Active JP5098951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008271805A JP5098951B2 (ja) 2008-10-22 2008-10-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008271805A JP5098951B2 (ja) 2008-10-22 2008-10-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2010103222A JP2010103222A (ja) 2010-05-06
JP5098951B2 true JP5098951B2 (ja) 2012-12-12

Family

ID=42293637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008271805A Active JP5098951B2 (ja) 2008-10-22 2008-10-22 半導体装置

Country Status (1)

Country Link
JP (1) JP5098951B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5380376B2 (ja) 2010-06-21 2014-01-08 日立オートモティブシステムズ株式会社 パワー半導体装置
JP2012054449A (ja) * 2010-09-02 2012-03-15 Aisin Aw Co Ltd 電気的接続装置
US20120118635A1 (en) 2010-11-15 2012-05-17 Aisin Aw Co., Ltd. Connection terminal and circuit component
EP2546869B1 (en) * 2010-12-03 2024-08-28 Fuji Electric Co., Ltd. Semiconductor device with wire members acting as stems against flow of bonding material and corresponding manufacturing process
WO2013047671A1 (ja) * 2011-09-28 2013-04-04 アイシン・エィ・ダブリュ株式会社 接続部材及び電気的接続装置
EP2833405A4 (en) * 2012-03-28 2016-01-13 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF
JP5831626B2 (ja) 2012-03-28 2015-12-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2013145620A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置
JP6230238B2 (ja) 2013-02-06 2017-11-15 三菱電機株式会社 半導体装置及びその製造方法
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
US9706643B2 (en) 2014-06-19 2017-07-11 Panasonic Intellectual Property Management Co., Ltd. Electronic device and method for manufacturing the same
JP6305302B2 (ja) * 2014-10-02 2018-04-04 三菱電機株式会社 半導体装置およびその製造方法
JP6293030B2 (ja) * 2014-10-09 2018-03-14 三菱電機株式会社 電力用半導体装置
JP2016099127A (ja) 2014-11-18 2016-05-30 富士電機株式会社 パワー半導体モジュールの製造方法及びその中間組立ユニット
DE112018007278T5 (de) * 2018-03-14 2020-11-26 Mitsubishi Electric Corporation Halbleiter-leistungsmodul und leistungswandler
JP7187992B2 (ja) * 2018-11-06 2022-12-13 富士電機株式会社 半導体モジュールおよび車両
JP7130092B1 (ja) * 2021-05-17 2022-09-02 三菱電機株式会社 半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560894B2 (ja) * 1989-09-20 1996-12-04 富士電機株式会社 半導体装置
JP2605506B2 (ja) * 1991-07-10 1997-04-30 三菱電機株式会社 半導体装置
JP2854785B2 (ja) * 1993-08-30 1999-02-03 三菱電機株式会社 半導体装置およびその製造方法
JP2007184525A (ja) * 2005-12-07 2007-07-19 Mitsubishi Electric Corp 電子機器装置

Also Published As

Publication number Publication date
JP2010103222A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5098951B2 (ja) 半導体装置
JP5176507B2 (ja) 半導体装置
JP5076440B2 (ja) 半導体装置及び半導体装置の製造方法
US10008392B2 (en) Method for producing a power semiconductor module
US8441117B2 (en) Semiconductor device
JP6488940B2 (ja) 半導体装置
JP5292779B2 (ja) 半導体装置
JP5251066B2 (ja) 半導体装置
JP2009059923A (ja) 半導体装置
JP5672707B2 (ja) 半導体装置の製造方法
JP6206494B2 (ja) 半導体装置
JP2019207990A (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP5256994B2 (ja) 半導体装置
JP4349364B2 (ja) 半導体装置
JP2010098036A (ja) 樹脂ケース及び樹脂ケース製造方法
WO2021140771A1 (ja) 半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP2000049281A (ja) 半導体装置
JP6787118B2 (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
JP5533983B2 (ja) 半導体装置
CN107818963A (zh) 半导体装置及半导体装置的制造方法
JP2009224529A (ja) 半導体装置およびその製造方法
US20220384321A1 (en) Semiconductor module and method for fabricating the same
US12062601B2 (en) Power semiconductor module having a DC voltage connecting device
US20240304530A1 (en) Power converter apparatus

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5098951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250