JP5256994B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5256994B2
JP5256994B2 JP2008274170A JP2008274170A JP5256994B2 JP 5256994 B2 JP5256994 B2 JP 5256994B2 JP 2008274170 A JP2008274170 A JP 2008274170A JP 2008274170 A JP2008274170 A JP 2008274170A JP 5256994 B2 JP5256994 B2 JP 5256994B2
Authority
JP
Japan
Prior art keywords
resin case
semiconductor device
circuit board
printed circuit
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008274170A
Other languages
English (en)
Other versions
JP2010103343A (ja
Inventor
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008274170A priority Critical patent/JP5256994B2/ja
Publication of JP2010103343A publication Critical patent/JP2010103343A/ja
Application granted granted Critical
Publication of JP5256994B2 publication Critical patent/JP5256994B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は半導体装置に関し、特にパワー半導体素子を搭載した半導体装置に関する。
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して、パワー半導体素子を搭載した半導体装置（汎用モジュール）が使用されている。このような半導体装置は、複数のパワー半導体素子を樹脂ケース内に封止した構造をしている。そして、上記パワー半導体素子の動作等を制御するプリント基板（制御用基板）が半導体装置に搭載されている（例えば、特許文献１参照）。
特開２００１−１８９４１６号公報
しかし、上述したプリント基板は、通常、樹脂ケースにねじ止めによって固定されている。従って、プリント基板の一部分（局部的な部分）が樹脂ケースに固定されているに過ぎない。
このような状態では、外部からの振動、半導体装置の冷熱サイクルによる伸縮によってプリント基板が変形し易くなり、プリント基板の半田接合部の劣化及びプリント基板に搭載された電子部品の劣化を招来してしまう。
特に、近年では、環境への配慮から半田材として鉛フリー半田が用いられている。そして、当該半田のクリープ変形量は低いことが知られている。従って、僅かなプリント基板の変形によっても、半導体装置の半田接合部及び電子部品の劣化が起き易い状況にある。
従って、外部からの振動、或いは半導体装置の冷熱サイクルに対し、充分な耐性を備えた半導体装置が要求されている。
本発明はこのような点に鑑みてなされたものであり、外部からの振動、半導体装置の冷熱サイクルに対し、充分な耐性を備えた信頼性の高い半導体装置を提供することを目的とする。
上記課題を解決するために、樹脂ケースと、前記樹脂ケース内に収容された半導体素子と、前記樹脂ケース内に収容され、前記半導体素子の動作を制御する制御手段を備えたプリント基板と、前記樹脂ケースに収容された前記半導体素子及び前記プリント基板を覆う蓋と、を有し、前記プリント基板の外周が前記樹脂ケースと前記蓋に挟持されていて、前記プリント基板の外端から突起部が延出され、前記突起部が前記樹脂ケースの内壁に接触していることを特徴とする半導体装置が提供される。
上記手段によれば、外部からの振動、半導体装置の冷熱サイクルに対し、充分な耐性を備えた信頼性の高い半導体装置が実現する。
以下、本実施の形態に係る半導体装置を、図面を参照しながら詳細に説明する。
＜第１の実施の形態＞
図１は第１の実施の形態に係る半導体装置の要部模式図である。ここで、図１（ａ）には、半導体装置１の平面模式図が例示され、図１（ｂ）には図１（ａ）の破線Ｘ−Ｘ’の位置における断面を矢印の方向に矢視する図が表示されている。尚、図１では、インバータ回路一相分の半導体モジュール（パワーモジュール）の一例が例示されている。
半導体装置１は、板厚が数ミリの金属ベース板１０を基体とし、当該金属ベース板１０上に、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田層（図示しない）を介して絶縁基板２０が接合・搭載されている。そして、絶縁基板２０上層には、パワー半導体素子であるＩＧＢＴ素子３０ａ，３０ｂ、並びにＦＷＤ素子３１ａ，３１ｂを、それぞれ複数個、実装している。更に、半導体装置１は、上記半導体素子等を樹脂ケース４０によりパッケージングしている。
絶縁基板２０は、絶縁板２０ａと、絶縁板２０ａの下面にＤＣＢ（Direct Copper Bonding）法で形成された金属箔２０ｂと、絶縁板２０ａの上面に同じくＤＣＢ法で形成された金属箔２０ｃを備えている。
更に、それぞれの絶縁基板２０の金属箔２０ｃ上には、半田層（図示しない）を介して、ＩＧＢＴ素子３０ａ，３０ｂが搭載されている。即ち、ＩＧＢＴ素子３０ａ，３０ｂの裏面側（例えば、コレクタ電極側）が金属箔２０ｃに接合している。
また、ＩＧＢＴ素子３０ａ，３０ｂのコレクタ電極とは反対側の主面、即ち、ＩＧＢＴ素子３０ａ，３０ｂの上面側には、エミッタ電極が配設されている。更に、ＩＧＢＴ素子３０ａ，３０ｂの上面の一部には、制御電極３０ｇが配設されている。そして、制御電極３０ｇは、金属ワイヤ２１を通じて、樹脂ケース４０にインサート成形されたピン端子（制御用端子）２２の一端に導通している。また、ピン端子２２のもう一方の端は、半導体装置１の上方へ延出されている。
また、ＦＷＤ素子３１ａ，３１ｂにおいては、カソード側を半田層（図示しない）を介して金属箔２０ｃに接合させている。そして、ＦＷＤ素子３１ａ，３１ｂの当該カソード側とは反対側の主面、即ち、上面には、アノードを配置している。
また、ＩＧＢＴ素子３０ａ，３０ｂのエミッタ電極（ＩＧＢＴ素子３０ａ，３０ｂの上面側）とＦＷＤ素子３１ａ，３１ｂのアノード側（ＦＷＤ素子３１ａ，３１ｂの上面側）には、屈曲構造を備えた端子台２３ａ，２３ｂが半田付けによって架設されている。
例えば、端子台２３ａ，２３ｂの断面は、矩形であり、凸形状としている。これにより、ＩＧＢＴ素子３０ａ，３０ｂのエミッタ電極とＦＷＤ素子３１ａ，３１ｂのアノード側との導通が端子台２３ａ，２３ｂを通じて確保されている。
また、ＩＧＢＴ素子３０ａ，３０ｂのコレクタ電極とＦＷＤ素子３１ａ，３１ｂのカソード側は、ＩＧＢＴ素子３０ａ，３０ｂ並びにＦＷＤ素子３１ａ，３１ｂの下地である金属箔２０ｃを通じて互いに導通している。
ここで、絶縁板２０ａは、例えば、アルミナ（Ａｌ2Ｏ3）焼結体のセラミックで構成され、金属箔２０ｂ，２０ｃは、銅（Ｃｕ）を主成分とする金属で構成されている。また、端子台２３ａ，２３ｂは、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）またはこれらの合金を主成分とした材質により構成されている。
また、金属箔２０ｃに搭載する半導体素子においては、上述したＩＧＢＴ素子３０ａ，３０ｂに限らず、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いてもよい。
また、半導体装置１にあっては、金属ベース板１０の上端縁に、例えば、ＰＰＳ（ポリ・フェニレン・サルファイド）製の樹脂ケース４０が固設されている。そして、樹脂ケース４０の一部には、例えば、ＩＧＢＴ素子３０ａ，３０ｂの主電極に導通する外部接続用端子５０ａ，５１ａ，５２ａ及び外部接続用端子５３ａがインサート成形されている。
ここで、外部接続用端子５０ａは、例えば、インバータ回路の正極入力端子（Ｐ端子）となり、外部接続用端子５１ａは、例えば、インバータ回路の負極入力端子（Ｎ端子）となる。これらの外部接続用端子５０ａ，５１ａは、半導体装置１の外部に設置された直流電源の正極、負極にそれぞれ電気的に接続される。また、外部接続用端子５２ａは、例えば、インバータ回路の交流出力端子（Ｕ，Ｖ，Ｗ相）となる。尚、外部接続用端子５３ａは、予備端子である。
そして、外部接続用端子５０ａには、Ｌ字形状の配線用端子（リードフレーム）５０ｂの一端が接合している。更に、当該配線用端子５０ｂは、別の端を２股に分岐する構成とし、当該２つの端は、断面が「コ」の字型をした屈曲構造の端子台２４ｂの上面に接合されている。当該接合は、半田付けまたはレーザー溶接による。
また、端子台２４ｂの下面は、金属箔２０ｃの主面に半田付けまたはレーザー溶接によって接合されている。
即ち、半導体装置１においては、樹脂ケース４０に固設された外部接続用端子５０ａに配線用端子５０ｂの一端が電気的に接続され、当該配線用端子５０ｂのもう一方の端は、端子台２４ｂ及び金属箔２０ｃを通じて、ＩＧＢＴ素子３０ｂのコレクタ電極並びにＦＷＤ素子３１ｂのカソード側に電気的に接続されている。
また、外部接続用端子５１ａには、Ｌ字形状の配線用端子５１ｂの一端が接合されている。そして、配線用端子５１ｂのもう一方の端は、端子台２３ａの上面に接合されている。これらの接合は、半田付けまたはレーザー溶接による。
即ち、半導体装置１においては、樹脂ケース４０に固設された外部接続用端子５１ａに配線用端子５１ｂの一端が電気的に接続され、当該配線用端子５１ｂのもう一方の端は、端子台２３ａを通じて、ＩＧＢＴ素子３０ａのエミッタ電極並びにＦＷＤ素子３１ａのアノード側に電気的に接続されている。
また、外部接続用端子５２ａには、配線用端子５２ｂの一端が接合されている。また、配線用端子５２ｂは、配線用端子５２ｂの中部において、端子台２３ｂの上面に接合している。そして、外部接続用端子５２ａは配線用端子５０ｂの下方へ潜るように配置され、２股に分岐された別の端を、断面が「コ」の字型をした屈曲構造の端子台２４ａの上面に接合している。これらの接合は、半田付けまたはレーザー溶接による。
また、端子台２４ａの下面は、金属箔２０ｃの主面に半田付けまたはレーザー溶接によって接合されている。
即ち、半導体装置１においては、樹脂ケース４０に固設された外部接続用端子５２ａに配線用端子５２ｂの一端が電気的に接続され、当該配線用端子５２ｂの中部が端子台２３ｂを通じて、ＩＧＢＴ素子３０ｂのエミッタ電極並びにＦＷＤ素子３１ｂのアノード側に電気的に接続されている。更に、当該配線用端子５２ｂのもう一方の端は、端子台２４ａ及び金属箔２０ｃを通じて、ＩＧＢＴ素子３０ａのコレクタ電極並びにＦＷＤ素子３１ａのカソード側に電気的に接続されている。
そして、樹脂ケース４０及び金属ベース板１０で取り囲まれた空間には、半導体素子、金属ワイヤ２１等の保護を目的として、配線用端子５０ｂ，５１ｂ，５２ｂ上にまで、封止用樹脂４１が充填している。
ここで、封止用樹脂４１の材質は、例えば、ゲルまたはエポキシ樹脂を主成分とする樹脂により構成されている。
尚、図１（ａ）では、半導体装置１の内部の配置構造を表示するために、封止用樹脂４１が表示されていない。
また、外部接続用端子５０ａ，５１ａ，５２ａ，５３ａ、配線用端子５０ｂ，５１ｂ，５２ｂ、並びに端子台２４ａ，２４ｂは、例えば、銅（Ｃｕ）またはアルミニウム（Ａｌ）またはこれらの合金を主成分とした材質により構成されている。
このように、半導体装置１では、樹脂ケース４０に固定支持された複数の外部接続用端子５０ａ，５１ａ，５２ａ，５３ａと、樹脂ケース４０内に包容された、少なくとも一つの半導体素子（例えば、ＩＧＢＴ素子３０ａ，３０ｂ、またはＦＷＤ素子３１ａ，３１ｂ）と、半導体素子に配設された電極（例えば、前記エミッタ電極、前記コレクタ電極、前記アノード、前記カソード）に導通する端子台２３ａ，２３ｂ，２４ａ，２４ｂと、端子台２３ａ，２３ｂ，２４ａ，２４ｂと外部接続用端子５０ａ，５１ａ，５２ａとの電気的接続をする配線用端子５０ｂ，５１ｂ，５２ｂと、を備えている。そして、半導体装置１では、外部接続用端子５０ａ，５１ａ，５２ａと配線用端子５０ｂ，５１ｂ，５２ｂ、または、端子台２３ａ，２３ｂ，２４ａ，２４ｂと外部接続用端子５０ａ，５１ａ，５２ａとが接合している。
また、半導体装置１にあっては、上述した半導体素子の動作を制御するためのプリント基板（制御用基板）６０が樹脂ケース４０と蓋部７０に挟まれた構造をしている。当該プリント基板６０には、電子部品、制御回路、配線パターン等が配置されている（図示しない）。
ここで、蓋部７０は、樹脂ケース４０に嵌め込まれ、接着材８０を介して樹脂ケース４０に固着されている。特に、半導体装置１にあっては、プリント基板６０の外周全域を蓋部７０と樹脂ケース４０によって挟む構成としている。
尚、図１（ａ）では、半導体装置１の内部構造を表示するために、蓋部７０を表示せず、プリント基板６０の外枠のみを破線で表示している。
また、接着材８０としては、例えば、シリコン系接着材或いはエポキシ系接着材が適用される。また、蓋部７０の材質は、ＰＰＳ製である。
また、半導体装置１にあっては、ピン端子２２をプリント基板６０に貫通させて、当該ピン端子２２とプリント基板６０に配置された配線パターン（図示しない）とを、半田材によって接合している。当該半田材としては、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田が適用される。
また、プリント基板６０からは、当該プリント基板６０に配置された別の配線パターン（図示しない）に電気的に接続された別のピン端子９０が配置されている。そして、当該ピン端子９０は、蓋部７０を貫通し、蓋部７０の上方にまで延出している。
次に、プリント基板６０が樹脂ケース４０と蓋部７０とによって挟まれた構造について詳細に説明する。尚、以下に例示する図では、同一の部材には同一の符号を付している。
図２は第１の実施の形態に係る半導体装置の要部模式図である。図２には、樹脂ケース４０と蓋部７０に挟まれたプリント基板６０の端部周辺が示されている。
樹脂ケース４０内にあっては、内壁４０ｗａと内壁４０ｗｂに段差を設け、プリント基板６０の端を支持するための支持部４０ｓを設けている。即ち、支持部４０ｓ上にプリント基板６０の端を載置することにより、プリント基板６０が支持部４０ｓに支持される。
尚、プリント基板６０の端は、内壁４０ｗａに接触させなくてもよい。
また、蓋部７０の外周からは、半導体装置１の下方に向かい、突起部７０ｔが延出している。
そして、プリント基板６０の端が蓋部７０の突起部７０ｔと樹脂ケース４０の支持部４０ｓに挟まれている。
また、プリント基板６０の端と、支持部４０ｓと、樹脂ケース４０の内壁４０ｗａと、突起部７０ｔの先端によって囲まれた空間には、接着材８０が配置されている。即ち、接着材８０によって、蓋部７０の突起部７０ｔが樹脂ケース４０に固着している。また、プリント基板６０の端が樹脂ケース４０の内壁４０ｗａに固着している。
尚、半導体装置１にあっては、プリント基板６０と突起部７０ｔの接合強度、及び突起部７０ｔと内壁４０ｗａとの接合強度を増加させるために、プリント基板６０と突起部７０ｔの先端との界面、及び突起部７０ｔと樹脂ケース４０の内壁４０ｗａとの界面にも接着材８０を充填させている。
次に、樹脂ケース４０と嵌合する蓋部７０の構造について補説する。
図３は第１の実施の形態の蓋部の構造を説明するための要部図である。ここで、図３（ａ）には、蓋部７０の上面が示され、図３（ｂ）には、図３（ａ）の破線Ｘ−Ｘ’の位置における断面矢視図が示され、図３（ｃ）には、図３（ａ）の破線Ｙ−Ｙ’の位置における断面矢視図が示されている。
図示するように、蓋部７０の上面は平坦な長方形をしている。そして、当該長方形の外周全域には、突起部７０ｔが設けられている。そして、突起部７０ｔの側面７０ｗと樹脂ケース４０の内壁４０ｗａとを接着材８０を介して接触させることにより、樹脂ケース４０内に蓋部７０が嵌め込まれる。
このような蓋部７０の嵌め込みによって、プリント基板６０の外周全域が蓋部７０の突起部７０ｔと樹脂ケース４０の支持部４０ｓによって挟持される。
尚、図中に示す孔７０ｐｈは、ピン端子９０を通すための貫通孔である。
このように、半導体装置１は、樹脂ケース４０と、樹脂ケース４０内に収容された半導体素子と、樹脂ケース４０内に収容され、半導体素子の動作を制御する制御手段を備えたプリント基板６０と、樹脂ケース４０に収容された半導体素子及びプリント基板６０を覆う蓋部７０と、を有している。そして、プリント基板６０の外周が樹脂ケース４０と蓋部７０に挟持されている。
このような半導体装置１は、以下のような有利な効果を有している。
先ず、プリント基板６０の外周全域が蓋部７０の突起部７０ｔと樹脂ケース４０の支持部４０ｓに挟まれていることから、外部からの振動がプリント基板６０に伝動し難い。また、冷熱サイクルによって半導体装置１が伸縮しても、当該伸縮がプリント基板６０に伝動し難い。
これにより、プリント基板６０は変形し難くなり、プリント基板６０の半田接合部分の劣化及び電子部品の劣化が起き難くなる。
また、ねじ止めに依らず、プリント基板６０を樹脂ケース４０に固定していることから、半導体装置１の製造コストが低減する。
更に、ねじ止めに要されるスペースが不要になることから、半導体装置１がコンパクトになる。
また、接着材８０によって、プリント基板６０及び蓋部７０を同時に樹脂ケース４０に固設できることから、半導体装置１の組み立てが簡便になる。
また、プリント基板６０の端部が接着材８０によって被覆されていることから、多層構造のプリント基板６０を使用しても、その層間が剥離し難くなる。
このように、半導体装置１は、外部からの振動、半導体装置の冷熱サイクルに対し、充分な耐性を備え、高信頼性を有している。
また、半導体装置１は、プリント基板６０を蓋部７０によって単に覆う構造としている。これにより、蓋部７０のみを解体してプリント基板６０の状態を容易に確認することもできる。
次に、半導体装置１の形態を変形させた例について説明する。
図４は第１の実施の形態に係る半導体装置の変形例の要部模式図である。図４には、樹脂ケース４０と蓋部７０に挟まれたプリント基板６０の端部周辺が示されている。
樹脂ケース４０にあっては、その内壁４０ｗａと内壁４０ｗｂに段差を設け、プリント基板６０の端を支持するための支持部４０ｓを備えている。
また、蓋部７０の外周には、下方に向かって、突起部７０ｔが設けられている。
そして、蓋部７０の突起部７０ｔと樹脂ケース４０の支持部４０ｓによって、プリント基板６０の端を挟む構造をしている。
また、プリント基板６０の端と、支持部４０ｓと、樹脂ケース４０の内壁４０ｗａと、突起部７０ｔの先端によって囲まれた空間には、接着材８０が配置されている。即ち、接着材８０によって、蓋部７０の突起部７０ｔが樹脂ケース４０に固着している。また、接着材８０によって、プリント基板６０の端が樹脂ケース４０の内壁４０ｗａに固着している。
但し、支持部４０ｓの上面に、断面が凹状の溝部４０ｃを設けている。また、突起部７０ｔの下面に、断面が凹状の溝部７０ｃを設けている。そして、接着材８０が上記空間のほか、溝部４０ｃ，７０ｃにも埋め込まれている。
これにより、突起部７０ｔと支持部４０ｓ間の接着材８０の厚みが増加する。従って、突起部７０ｔと樹脂ケース４０との接着力がより増加する。
即ち、図４に示す形態によれば、図２に示す形態よりも、蓋部７０と樹脂ケース４０によって、プリント基板６０の端をより強く挟持することができる。その結果、プリント基板６０がより変形し難くなる。
このような形態の蓋部７０或いは樹脂ケース４０を半導体装置１に備えてもよい。
次に、半導体装置１の形態を変形させた別の例について説明する。
図５は第１の実施の形態に係る半導体装置の変形例の要部模式図である。図５には、別の形態の蓋部７０が示されている。ここで、図５（ａ）には、蓋部７０の上面が示され、図５（ｂ）には、図５（ａ）の破線Ｘ−Ｘ’の位置における断面矢視図が示され、図５（ｃ）には、図５（ａ）の破線Ｙ−Ｙ’の位置における断面矢視図が示されている。
図示するように、蓋部７０の上面は平坦な長方形をしている。そして、当該長方形の外周全域には、突起部７０ｔが設けられている。更に、突起部７０ｔには、凹状に窪んだ凹部７０ｄが複数設けられている。
このような凹部７０ｄを突起部７０ｔに設けると、樹脂ケース４０内に蓋部７０を嵌め込んだ際、凹部７０ｄにも上記接着材８０が埋め込まれる。
これにより、凹部７０ｄと支持部４０ｓとの間では、接着材８０の厚みが増加する。従って、蓋部７０の凹部７０ｄと樹脂ケース４０の支持部４０ｓとの接着力がより増加する。
即ち、図５に示す形態によれば、図３に示す形態よりも、蓋部７０と樹脂ケース４０によって、プリント基板６０の端をより強く挟持することができる。その結果、プリント基板６０がより変形し難くなる。
このような形態の蓋部７０を半導体装置１に備えてもよい。
次に、半導体装置１の形態を変形させた更に別の例について説明する。
図６は第１の実施の形態に係る半導体装置の変形例の要部模式図である。図６には、上記とは別の形態のプリント基板６０が樹脂ケース４０内に設置された状態が示されている。
図示する如く、プリント基板６０の外端からは、複数の突起部６０ｔが延出している。そして、当該突起部６０ｔは、樹脂ケース４０の内壁４０ｗａに接蝕している。
このような形態であれば、樹脂ケース４０内に当該プリント基板６０を設置する場合、当該突起部６０ｔがガイドとなって、樹脂ケース４０に対するプリント基板６０の位置が正確に決定される。特に、細いピン端子２２をプリント基板６０に貫通させる際、樹脂ケース４０に対するプリント基板６０の位置が正確に決定されているので、ピン端子２２をプリント基板６０に円滑に通すことができる。即ち、図６に示すプリント基板６０を用いれば、ピン端子２２が損傷を受け難くなる。
このような形態のプリント基板６０を半導体装置１に備えてもよい。
＜第２の実施の形態＞
図７は第２の実施の形態に係る半導体装置の要部模式図である。ここで、図７（ａ）には、半導体装置２の平面模式図が例示され、図７（ｂ）には図７（ａ）の破線Ｘ−Ｘ’の位置における断面を矢印の方向に矢視する図が表示されている。尚、半導体装置２では、半導体装置１と同様の回路構成を有している。従って、半導体装置２における樹脂ケース４０内に配置された部材については表示していない。
半導体装置２にあっては、上述した半導体素子の動作を制御するためのプリント基板６０が樹脂ケース４０と蓋部７１に挟まれた構造をしている。
ここで、第２の実施の形態に係る蓋部７１は、半導体装置１と同様に樹脂ケース４０内に嵌め込まれている。
但し、半導体装置２は、外部接続用端子５０ａと外部接続用端子５１ａとの間、及び外部接続用端子５２ａと外部接続用端子５３ａとの間にねじ止めによる締付手段を備えている。そして、ねじ（締付部材）７１ｓｃによるねじ止めによって、蓋部７１が樹脂ケース４０に固定されている。
また、蓋部７１を樹脂ケース４０にねじ止めすることにより、支持部４０ｓ上に載置したプリント基板６０が樹脂ケース４０と蓋部７１に挟まれる構成になっている。そして、当該半導体装置２においても、プリント基板６０の外周全域が蓋部７１と樹脂ケース４０に強く挟まれている。
次に、第２の実施の形態に係る蓋部７１の構造について説明する。
図８は第２の実施の形態の蓋部の構造を説明するための要部図である。ここで、図８（ａ）には、蓋部７１の上面が示され、図８（ｂ）には、図８（ａ）の破線Ｘ−Ｘ’の位置における断面矢視図が示され、図８（ｃ）には、図８（ａ）の破線Ｙ−Ｙ’の位置における断面矢視図が示されている。
図示するように、蓋部７１には段差がある。そして、当該蓋部７１は、蓋部７１の殆どの面積を占める本体部７１ａと、ねじ止めによってプリント基板６０の長手方向における両端を押し付ける押付部７１ｂと、を有している。また、押付部７１ｂには、上記ねじ７１ｓｃを通すためのねじ孔７１ｈが設けられている。そして、ねじ止めによって蓋部７１を樹脂ケース４０に固定することにより、プリント基板６０の対向する端が押付部７１ｂの下面７１ｓによって押し付けられる（図７参照）。
また、蓋部７１にあっては、本体部７１ａの両端から突起部７１ｔが延出している。そして、突起部７１ｔの下面は、押付部７１ｂの下面７１ｓと同じ高さになっている。
尚、図中に示す孔７１ｐｈは、ピン端子９０を通すための貫通孔である。
このような蓋部７１を樹脂ケース４０に取り付けることによって、プリント基板６０の外周全域が押付部７１ｂの下面７１ｓと樹脂ケース４０の支持部４０ｓ、並びに蓋部７１の突起部７１ｔと樹脂ケース４０の支持部４０ｓによって挟持される。
即ち、半導体装置２では、接着材を用いなくとも、プリント基板６０の外周全域を蓋部７１と樹脂ケース４０によって強く挟むことができる。
これにより、半導体装置２では、外部からの振動がプリント基板６０に伝動し難い。また、冷熱サイクルによって半導体装置２が伸縮しても、当該伸縮がプリント基板６０に伝動し難い。即ち、半導体装置２の動作中に、プリント基板６０は変形し難くなり、プリント基板６０の半田接合部分の劣化及び電子部品の劣化が起き難くなる。
また、ねじ止めによって、プリント基板６０及び蓋部７１を同時に樹脂ケース４０に固設できることから、半導体装置２の組み立てが簡便になる。
このように、半導体装置２は、外部からの振動、半導体装置の冷熱サイクルに対し、充分な耐性を備え、高信頼性を有している。
また、半導体装置２は、ねじ止めによりプリント基板６０を蓋部７１によって単に覆う構造としている。これにより、蓋部７１を外してプリント基板６０の状態を容易に確認することができる。
尚、以上説明した第１の実施の形態、第１の実施の形態の変形例、第２の実施の形態は、それぞれが独立した形態ではなく、これらの形態を複合させてもよい。
第１の実施の形態に係る半導体装置の要部模式図である（その１）。 第１の実施の形態に係る半導体装置の要部模式図である（その２）。 第１の実施の形態の蓋部の構造を説明するための要部図である。 第１の実施の形態に係る半導体装置の変形例の要部模式図である（その１）。 第１の実施の形態に係る半導体装置の変形例の要部模式図である（その２）。 第１の実施の形態に係る半導体装置の変形例の要部模式図である（その３）。 第２の実施の形態に係る半導体装置の要部模式図である。 第２の実施の形態の蓋部の構造を説明するための要部図である。
符号の説明
１，２ 半導体装置
１０ 金属ベース板
２０ 絶縁基板
２０ａ 絶縁板
２０ｂ，２０ｃ 金属箔
２１ 金属ワイヤ
２２ ピン端子
２３ａ，２３ｂ，２４ａ，２４ｂ 端子台
３０ａ，３０ｂ ＩＧＢＴ素子
３０ｇ 制御電極
３１ａ，３１ｂ ＦＷＤ素子
４０ 樹脂ケース
４０ｃ，７０ｃ 溝部
４０ｓ 支持部
４０ｗａ，４０ｗｂ 内壁
４１ 封止用樹脂
５０ａ，５１ａ，５２ａ，５３ａ 外部接続用端子
５０ｂ，５１ｂ，５２ｂ 配線用端子
６０ プリント基板
６０ｔ，７０ｔ，７１ｔ 突起部
７０，７１ 蓋部
７０ｄ 凹部
７０ｐｈ，７１ｐｈ 孔
７０ｗ 側面
７１ａ 本体部
７１ｂ 押付部
７１ｈ ねじ孔
７１ｓ 下面
７１ｓｃ ねじ
８０ 接着材
９０ ピン端子

Claims (6)

  1. 樹脂ケースと、
    前記樹脂ケース内に収容された半導体素子と、
    前記樹脂ケース内に収容され、前記半導体素子の動作を制御する制御手段を備えたプリント基板と、
    前記樹脂ケースに収容された前記半導体素子及び前記プリント基板を覆う蓋と、
    を有し、前記プリント基板の外周が前記樹脂ケースと前記蓋に挟持されていて、前記プリント基板の外端から突起部が延出され、前記突起部が前記樹脂ケースの内壁に接触していることを特徴とする半導体装置。
  2. 前記蓋が前記樹脂ケースに接着材によって接着していることを特徴とする請求項１記載の半導体装置。
  3. 前記プリント基板が前記樹脂ケース内に設けられた支持部に支持され、前記プリント基板の外周が前記蓋の外周に設けられた別の突起部と前記支持部とによって挟持されていることを特徴とする請求項１記載の半導体装置。
  4. 前記別の突起部の下面もしくは前記支持部の上面に溝が形成され、接着材が前記溝に埋め込まれていることを特徴とする請求項３記載の半導体装置。
  5. 前記蓋の前記別の突起部に凹部が設けられ、接着材が前記凹部に埋め込まれていることを特徴とする請求項３記載の半導体装置。
  6. 樹脂ケースと、
    前記樹脂ケース内に収容された半導体素子と、
    前記樹脂ケース内に収容され、前記半導体素子の動作を制御する制御手段を備えたプリント基板と、
    前記樹脂ケースに収容された前記半導体素子及び前記プリント基板を覆う蓋と、
    を有し、前記プリント基板が前記樹脂ケース内に設けられた支持部に支持され、前記プリント基板の外周が前記蓋の外周に設けられた突起部と前記支持部とによって挟持され、かつ、前記プリント基板と前記突起部の先端との間、及び前記突起部の側面と前記樹脂ケースの内壁との間が接着材によって充填されていることを特徴とする半導体装置。
JP2008274170A 2008-10-24 2008-10-24 半導体装置 Expired - Fee Related JP5256994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008274170A JP5256994B2 (ja) 2008-10-24 2008-10-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008274170A JP5256994B2 (ja) 2008-10-24 2008-10-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2010103343A JP2010103343A (ja) 2010-05-06
JP5256994B2 true JP5256994B2 (ja) 2013-08-07

Family

ID=42293726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008274170A Expired - Fee Related JP5256994B2 (ja) 2008-10-24 2008-10-24 半導体装置

Country Status (1)

Country Link
JP (1) JP5256994B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5659938B2 (ja) * 2010-05-17 2015-01-28 富士電機株式会社 半導体ユニットおよびそれを用いた半導体装置
JP5968611B2 (ja) * 2011-11-22 2016-08-10 新電元工業株式会社 パワーモジュールおよびその製造方法、並びに樹脂フレーム
JP5870777B2 (ja) 2012-03-09 2016-03-01 富士電機株式会社 半導体装置およびその製造方法
JP5831626B2 (ja) 2012-03-28 2015-12-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2013145620A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置
EP2833405A4 (en) * 2012-03-28 2016-01-13 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249719A (ja) * 1994-03-14 1995-09-26 Omron Corp 電子機器
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP2005216930A (ja) * 2004-01-27 2005-08-11 Kyocera Corp 電気部品
JP2006121861A (ja) * 2004-10-25 2006-05-11 Fuji Electric Fa Components & Systems Co Ltd 電力変換装置
JP4744947B2 (ja) * 2005-06-23 2011-08-10 本田技研工業株式会社 電子制御ユニット及びその製造方法
JP4948900B2 (ja) * 2006-05-24 2012-06-06 カルソニックカンセイ株式会社 基板組付け構造

Also Published As

Publication number Publication date
JP2010103343A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
JP5176507B2 (ja) 半導体装置
JP5418668B2 (ja) 半導体装置
JP5256994B2 (ja) 半導体装置
JP5098951B2 (ja) 半導体装置
JP4635564B2 (ja) 半導体装置
JP5701377B2 (ja) パワー半導体モジュール及びパワーユニット装置
JP5292779B2 (ja) 半導体装置
JP5665729B2 (ja) 電力用半導体装置
JP6012533B2 (ja) 電力用半導体装置
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2015142018A (ja) 電力用半導体装置
JP5218009B2 (ja) 半導体装置
JP4715283B2 (ja) 電力変換装置及びその製造方法
JP5842489B2 (ja) 半導体装置
JP5533983B2 (ja) 半導体装置
US11380608B2 (en) Semiconductor module
JP5198173B2 (ja) バスバーを備える端子の実装構造
EP3863045A1 (en) Power semiconductor module arrangement and method for producing the same
US7750448B2 (en) Semiconductor package and method for manufacturing the same
US20220384321A1 (en) Semiconductor module and method for fabricating the same
JP2023028804A (ja) 半導体装置
JP2020113611A (ja) 半導体装置およびその製造方法
JP2023031941A (ja) 半導体装置、及び半導体装置の製造方法
JP2021072358A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5256994

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees