JP2020113611A

JP2020113611A - 半導体装置およびその製造方法

Info

Publication number: JP2020113611A
Application number: JP2019002321A
Authority: JP
Inventors: 堀田　学; Manabu Hotta; 学堀田; 裕史藤本; Yasushi Fujimoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2019-01-10
Filing date: 2019-01-10
Publication date: 2020-07-27
Anticipated expiration: 2039-01-10
Also published as: JP7278077B2

Abstract

【課題】半導体素子に対する電気伝導部材の固定の耐久性を向上させることができる半導体装置を得る。【解決手段】基板１と、基板１に固定された半導体素子３と、半田５を用いて半導体素子３に固定された主端子６と、基板１に対して垂直な方向から視たに半導体素子３の周囲に設けられ、基板１に固定されたフレーム枠４とを備え、主端子６は、基板１に対して垂直な方向および基板１に沿った方向について、フレーム枠４に位置決めされている。【選択図】図３

Description

この発明は、電気伝導部材が半導体素子に固定された半導体装置およびその製造方法に関する。

従来、基板と、基板に固定された半導体素子と、基板に隣り合って設けられた給配電用導体と、半田を用いて半導体素子に固定された素子接続用バスバーとを備えた半導体装置が知られている。給配電用導体には、凹部が形成されている。素子接続用バスバーは、給配電用導体の凹部に挿入された凸部を有している。素子接続用バスバーの凸部が給配電用導体の凹部に挿入されることによって、基板に沿った方向について、半導体素子に対する素子接続用バスバーの移動が制限される（例えば、特許文献１参照）。

特開２００８−２７０２８９号公報

しかしながら、電気伝導性接合材を用いて半導体素子に電気伝導部材を固定する工程において、基板に対して垂直な方向について、半導体素子に対して電気伝導部材が移動する場合がある。この場合に、半導体素子に対する電気伝導部材の位置が変化してしまう。その結果、半導体素子に対する電気伝導部材の固定の耐久性が低下するという課題があった。

この発明は、上述のような課題を解決するためになされたものであり、その目的は、半導体素子に対する電気伝導部材の固定の耐久性を向上させることができる半導体装置およびその製造方法を提供するものである。

この発明に係る半導体装置は、基板と、基板に固定された半導体素子と、電気伝導性接合材を用いて半導体素子に固定された電気伝導部材と、基板に対して垂直な方向から視た場合に半導体素子の周囲に設けられ、基板に固定されたフレーム枠とを備え、電気伝導部材は、基板に対して垂直な方向および基板に沿った方向について、フレーム枠に位置決めされている。
この発明に係る半導体装置の製造方法は、基板に固定された半導体素子に電気伝導部材を重ねるとともに、前記基板に対して垂直な方向および前記基板に沿った方向について、基板に固定されたフレーム枠に対して電気伝導部材を位置決めする位置決め工程と、位置決め工程の後、電気伝導性接合材を用いて電気伝導部材を半導体素子に固定する固定工程とを備えている。

この発明に係る半導体装置およびその製造方法によれば、電気伝導部材は、基板に対して垂直な方向および基板に沿った方向について、フレーム枠に位置決めされている。これにより、電気伝導性接合材を用いて半導体素子に電気伝導部材を固定する工程において、半導体素子に対する電気伝導部材の移動が制限される。その結果、半導体素子に対する電気伝導部材の固定の耐久性を向上させることができる。

この発明の実施の形態１に係る半導体装置を示す平面図である。図１のＩＩ−ＩＩ線に沿った矢視断面図である。図１のＩＩＩ−ＩＩＩ線に沿った矢視断面図である。図２のＡ部を示す拡大図である。図１の主端子を示す平面図である。図５の主端子を示す正面図である。図５の主端子を示す側面図である。図１の半導体素子に対して主端子を固定する手順を示すフローチャートである。図１の主端子に向かってクランプアームが移動する様子を示す図である。図９のクランプアームが凹部に挿入された状態を示す図である。図１０の主端子が半導体素子に重ねられた状態を示す図である。図１１の主端子からクランプアームが移動する様子を示す図である。この発明の実施の形態２に係る半導体素子を示す縦断面図である。この発明の実施の形態３に係る半導体素子を示す縦断面図である。この発明の実施の形態４に係る半導体装置を示す縦断面図である。この発明の実施の形態５に係る半導体装置を示す縦断面図である。この発明の実施の形態６に係る半導体装置の要部を示す縦断面図である。図１７の半導体装置を示す平面図である。

実施の形態１．
図１は、この発明の実施の形態１に係る半導体装置を示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った矢視断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った矢視断面図である。半導体装置としては、例えば、電力用半導体装置が挙げられる。なお、半導体装置は、電力用半導体装置に限らず、その他の半導体装置であってもよい。

半導体装置は、平板形状の基板１と、基板１に設けられた半田２と、半田２を介して基板１に固定された半導体素子３と、半導体素子３の周囲に設けられ、基板１に固定されたフレーム枠４とを備えている。また、半導体装置は、半導体素子３に設けられた電気伝導性接合材である半田５と、半田５を介して半導体素子３に固定された電気伝導部材である主端子６と、フレーム枠４に設けられた主端子７と、フレーム枠４に設けられた複数の制御端子８とを備えている。

基板１は、絶縁材料から構成された絶縁板部１１を有している。絶縁板部１１は、表面と裏面とを含んでいる。絶縁板部１１の表面を第１面１１Ａとし、絶縁板部１１の裏面を第２面１１Ｂとする。基板１は、第１面１１Ａに重ねられ、電気伝導材料から構成された第１導電板部１２と、第２面１１Ｂに重ねられ、電気伝導材料から構成された第２導電板部１３とをさらに有している。半導体素子３およびフレーム枠４のそれぞれは、第１導電板部１２に固定されている。

半導体素子３は、平板形状に形成されている。半導体素子３は、表面と裏面とを含んでいる。半導体素子３の表面を第１面３Ａとし、半導体素子３の裏面を第２面３Ｂとする。半導体素子３は、第２面３Ｂが第１導電板部１２を向くように配置されている。半導体素子３は、第１面３Ａに形成された複数の電極３１を有している。

フレーム枠４は、射出成型が可能であり耐熱性を有する樹脂から構成されている。フレーム枠４を構成する材料としては、例えば、ＰＰＳ（Ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ）、フッ素系樹脂などが挙げられる。フレーム枠４は、基板１に対して垂直な方向から視た場合に、半導体素子３を囲むように配置されている。フレーム枠４は、半導体素子３の長手方向Ｄ１について離れて設けられた一対の側壁４１と、半導体素子３の幅方向Ｄ２について離れて設けられた一対の側壁４２とを有している。主端子６は、一対の側壁４２に渡って設けられている。フレーム枠４は、基板１に対して垂直な方向である垂直方向Ｄ３について延びて設けられている。この例では、幅方向Ｄ２は、半導体素子３についての幅方向Ｄ２であり、垂直方向Ｄ３は、基板１に対する垂直方向Ｄ３である。基板１に沿った方向とは、長手方向Ｄ１に沿った方向および幅方向Ｄ２に沿った方向である。

半導体装置は、フレーム枠４に設けられた複数の電極９と、複数の電極３１と複数の電極９とを１対１に電気的に接続する複数のワイヤ１０とを備えている。複数の電極９は、複数の制御端子８に対して１対１に電気的に接続されている。ワイヤ１０は、例えば、アルミニウムから構成されている。

主端子６は、半導体装置の主電源の電流が入出力されるための電源端子である。主端子６は、金属から構成されている。主端子６を構成する材料としては、例えば、銅、ステンレス鋼などを基材とした合金が挙げられる。主端子６の表面は、基材の金属が露出している。なお、主端子６の表面は、メッキ処理がされてもよい。

主端子６は、半田５を介して半導体素子３に重ねられた基部６１と、基部６１に一体に形成された一対の吊りリード６２と、基部６１に一体に形成された主端子本体６３とを有している。一対の吊りリード６２は、幅方向Ｄ２について互いに離れて配置されている。基部６１および吊りリード６２は、フレーム枠４の内側に配置されている。主端子本体６３は、フレーム枠４の内側と外側とに渡って延びて配置されている。

一対の吊りリード６２のそれぞれは、基部６１から垂直方向Ｄ３に延びた支持部６２１と、支持部６２１に設けられ、幅方向Ｄ２に延びた延部６２２とを有している。一対の延部６２２は、垂直方向Ｄ３から視た場合にそれぞれが基部６１からフレーム枠４に向かう方向であって互いに反対の方向に延びている。言い換えれば、一致の延部６２２は、基部６１から幅方向Ｄ２であって互いに反対の方向に延びている。なお、一対の延部６２２は、互いに反対の方向に限らず、垂直方向Ｄ３から視た場合にそれぞれが基部６１からフレーム枠４に向かう方向であって互いに異なる方向に延びていればよい。

幅方向Ｄ２についての主端子６の寸法は、幅方向Ｄ２についての一対の延部６２２のそれぞれの先端面の間の寸法となる。延部６２２における先端面とは、延部６２２における側壁４２に対向する面である。主端子６が幅方向Ｄ２について圧縮されていない場合には、幅方向Ｄ２についての主端子６の寸法は、一対の側壁４２の間の寸法よりも大きい。

制御端子８は、垂直方向Ｄ３についてフレーム枠４から延びて配置されている。制御端子８は、半導体素子３の動作を制御する信号が入力されるための端子である。制御端子８は、主端子６と同様に、金属から構成されている。制御端子８を構成する材料としては、例えば、銅、ステンレス鋼などを基材とした合金が挙げられる。制御端子８の表面は、基材の金属が露出している。なお、制御端子８の表面は、メッキ処理されてもよい。

フレーム枠４には、半導体素子３の電源端子である主端子７、半導体素子３の動作制御に用いられる制御端子８および電極９がインサート成型によって組み込まれている。

図４は、図２のＡ部を示す拡大図である。フレーム枠４は、接着剤１４を用いて基板１に接着されている。フレーム枠４における基板１に対向する面には、溝４３が形成されている。溝４３には、フレーム枠４に過多に塗布された接着剤１４が入る。接着剤１４としては、例えば、シリコン系、エポキシ系などの熱硬化性の接着剤１４が挙げられる。

図３に示すように、一対の側壁４２のそれぞれには、一対の延部６２２のそれぞれが１個ずつ挿入されるガイド部である溝４２１が形成されている。言い換えれば、一対の延部６２２は、垂直方向Ｄ３についてフレーム枠４に挟まれている。なお、ガイド部は、溝４２１に限らず、例えば、貫通孔であってもよい。一対の溝４２１のそれぞれに一対の延部６２２が挿入されることによって、主端子６は、長手方向Ｄ１、幅方向Ｄ２および垂直方向Ｄ３について、フレーム枠４に位置決めされる。言い換えれば、主端子６は、基板１に対して垂直な方向および基板１に沿った方向について、フレーム枠４に位置決めされる。

幅方向Ｄ２についての一対の溝４２１のそれぞれの底面の間の寸法は、幅方向Ｄ２についての主端子６の寸法よりも大きい。したがって、延部６２２が溝４２１に挿入されている場合には、主端子６は、幅方向Ｄ２について圧縮されない。

半導体素子３は、オン時に半導体素子３の厚さ方向に電流が流れ、オフ時に電流が遮断される。半導体素子３を構成する材料としては、例えば、Ｓｉ（シリコン）、ＳｉＣ（シリコンカーバイト）、ＧａＮ（窒化ガリウム）、ＧａＡｓ（ガリウムヒ素）が挙げられる。なお、半導体素子３の電極の表面には、半田付けするための層が設けられてもよい。半田付けするための層としては、例えば、Ｎｉめっき層が挙げられる。

半導体素子３としては、例えば、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）などが用いられる。また、半導体素子３としては、例えば、ＦＷＤ（ＦｒｅｅＷｈｅｅｌｉｎｇＤｉｏｄｅ）が挙げられる。

半導体装置は、電力の制御、電力の供給および電力の変換を行う。半導体装置は、大容量の電流、電圧を扱う。半導体装置は、電圧の大きさの変換、電圧の周波数の変換、直流から交流への変換、交流から直流への変換などに用いられる。半導体装置は、例えば、空気調和機のインバータ、冷蔵庫のインバータ、洗濯機のインバータに用いられる。また、半導体装置は、例えば、電気自動車の駆動系装置、ハイブリッド自動車の駆動系装置、電気鉄道車両の駆動系装置、照明機器の照度制御装置などに用いられる。

電気伝導性接合材としては、半田に限らず、例えば、Ａｇペーストであってもよい。Ａｇペーストは、高温耐久性、放熱性に優れている。Ａｇペーストは、Ａｇナノ粒子に有機溶剤を加えてペースト状にしたものである。Ａｇナノ粒子は、金属の材料のうちでも高い伝導率を有している。また、Ａｇナノ粒子は、耐熱性、高温耐久性および信頼性に優れている。金属をナノスケールにまで微粒子化して反応性を高めることで、接合材料を溶融することなく、低温で焼結させて、金属接合層が形成される。

フレーム枠４の内側には、図示しないシリコンゲルが充填されている。シリコンゲルは、半導体素子３、ワイヤ１０などを覆う。シリコンゲルは、光、熱、湿度、振動などの外部環境要因から半導体素子３、ワイヤ１０などを保護することを目的に、モジュール用封止材料として用いられる。シリコンゲルは、耐熱性、耐寒性に優れている。シリコンゲルは、腐食性が低い。シリコンゲルは、硬化時の収縮が小さい。シリコンゲルは、低架橋密度から生じる粘着性および密着性が優れている。これにより、シリコンゲルは、シール性、耐湿性を有している。シリコンゲルは、振動吸収性が優れている。以上のことから、シリコンゲルは、封止材、保護材、充填剤として用いられる。

図５は、図１の主端子６を示す平面図である。図６は、図５の主端子６を示す正面図である。図７は、図５の主端子６を示す側面図である。主端子６の基部６１には、基部６１の厚さ方向に貫通した複数の貫通孔６１１が形成されている。これにより、半田５が溶融されている時に、熱によって基部６１に応力が作用することが抑制される。したがって、基部６１に反りが発生することが抑制される。また、溶融した半田５における余剰分が貫通孔６１１を通る。これにより、半導体素子３と基部６１との間に配置される半田５の量を適切な量にすることができる。また、半導体素子３と基部６１との間にある半田５全体に対して還元雰囲気を行き渡らせることができる。貫通孔６１１の形状は、長手方向Ｄ１に延びた長穴形状となっている。貫通孔６１１の数は、２個となっている。貫通孔６１１は、幅方向Ｄ２について並べて配置されている。なお、貫通孔６１１の数、貫通孔６１１の形状および貫通孔６１１の有無は、これに限らず、その他の構成であってもよい。

延部６２２における先端面には、凹部６２３が形成されている。凹部６２３は、長手方向Ｄ１についての延部６２２の中央部に配置されている。凹部６２３には、吊りリード６２を搬送するクランプアームが挿入される。

それぞれの支持部６２１には、支持部６２１の厚さ方向に貫通した貫通孔６２４が形成されている。これにより、支持部６２１の剛性が低下する。したがって、小さな力によって、支持部６２１を弾性変形させることができる。

次に、半導体素子３に対して主端子６を固定する手順について説明する。図８は、図１の半導体素子３に対して主端子６を固定する手順を示すフローチャートである。まず、ステップＳ１において、チップダイボンド工程を行う。チップダイボンド工程では、基板１に半導体素子３をダイボンドする。その後、ステップＳ２において、フレーム枠接着硬化工程を行う。フレーム枠接着硬化工程では、接着剤１４をフレーム枠４の底面に塗布し、フレーム枠４を基板１に組み付ける。フレーム枠４が基板１に組み付けられた後、硬化炉において、接着剤１４を硬化させて基板１にフレーム枠４を接着する。

その後、ステップＳ３において、ワイヤボンド工程を行う。ワイヤボンド工程では、ワイヤ１０を用いて、電極３１と電極９とを電気的に接続する。

その後、ステップＳ４において、主端子搭載工程を行う。主端子搭載工程では、半導体素子３に半田５を介して主端子６を重ねて、さらに、フレーム枠４によって主端子６を位置決めする。

図９は、図１の主端子６に向かってクランプアームが移動する様子を示す図である。主端子６を半導体素子３に重ねる場合には、まず、主端子６における一対の凹部６２３のそれぞれにクランプアーム１０１が挿入されるように、一対のクランプアーム１０１を主端子６に向かって降下させる。

図１０は、図９のクランプアーム１０１が凹部６２３に挿入された状態を示す図である。クランプアーム１０１が凹部６２３に挿入された後、一対のクランプアーム１０１が互いに近づく方向に、クランプアーム１０１を移動させる。これにより、一対の延部６２２が互いに近づくように主端子６が弾性変形する。これにより、幅方向Ｄ２についての主端子６の寸法は、幅方向Ｄ２についての一対の側壁４２の間の寸法よりも小さくなる。

図１１は、図１０の主端子６が半導体素子３に重ねられた状態を示す図である。幅方向Ｄ２についての主端子６の寸法が、幅方向Ｄ２についての一対の側壁４２の間の寸法よりも小さい状態で、主端子６をフレーム枠４の内側に挿入し、主端子６を半導体素子３に重ねる。その後、一対のクランプアーム１０１が互いに離れる方向に、クランプアーム１０１を移動させる。これにより、幅方向Ｄ２についての主端子６の寸法は、一対の側壁４２の間の寸法よりも大きくなる。したがって、一対の延部６２２のそれぞれがフレーム枠４の溝４２１に挿入される。

図１２は、図１１の主端子６からクランプアーム１０１が移動する様子を示す図である。一対の延部６２２のそれぞれがフレーム枠４の溝４２１に挿入された後、一対の凹部６２３からクランプアーム１０１が引き抜かれるように、一対のクランプアーム１０１を主端子６から上昇させる。以上により、主端子搭載工程が終了する。

図８に示すように、主端子搭載工程の後、ステップＳ５において、リフロー半田付工程を行う。リフロー半田付工程では、主端子６がフレーム枠４に位置決めされた後、リフロー炉において、半田５を溶融させ、その後、半田５を冷却して、主端子６を半導体素子３に対して固定する。以上により、半導体素子３に対して主端子６を固定する手順が終了する。

以上説明したように、この発明の実施の形態１に係る半導体装置によれば、主端子６は、基板１に対して垂直な方向および基板１に沿った方向について、フレーム枠４に位置決めされている。これにより、半田５を用いて半導体素子３に主端子６を固定する工程において、半導体素子３に対する主端子６の移動が制限される。その結果、半導体素子３に対する主端子６の固定の耐久性を向上させることができる。

また、主端子６は、半田５を介して半導体素子３に重ねられた基部６１と、基部６１に一体に形成され、垂直方向Ｄ３から視た場合にそれぞれが基部６１からフレーム枠４に向かう方向であって互いに異なる方向に延びる一対の延部６２２とを有している。一対の延部６２２は、基板１に対して垂直な方向および基板１に沿った方向について、フレーム枠４に位置決めされている。これにより、半田５を用いて半導体素子３に主端子６を固定する工程において、半導体素子３に対する主端子６の移動が制限される。その結果、半導体素子３に対する主端子６の固定の耐久性を向上させることができる。

また、フレーム枠４における半導体素子３側の面には、一対の延部６２２がそれぞれ別々に挿入された一対の溝４２１が形成されている。これにより、基板１に対して垂直な方向および基板１に沿った方向について、一対の延部６２２をフレーム枠４に簡単に位置決めすることができる。

また、一対の延部６２２は、基板１に対して垂直な方向から視た場合に幅方向Ｄ２であって互いに反対の方向に延びて配置されている。幅方向Ｄ２についての主端子６の寸法は、幅方向Ｄ２についての一対の側壁４２の間の寸法よりも大きい。これにより、基板１に対して垂直な方向および基板１に沿った方向について、一対の延部６２２をフレーム枠４に簡単に位置決めすることができる。

また、一対の延部６２２のそれぞれは、垂直方向Ｄ３についてフレーム枠４に挟まれている。これにより、基板１に対して垂直な方向について、一対の延部６２２をフレーム枠４に簡単に位置決めすることができる。

また、基部６１には、基部６１の厚さ方向に貫通した貫通孔６１１が形成されている。これにより、半導体素子３と基部６１との間の半田５の量を適切な量に調整することができる。

また、フレーム枠４における基板１に対向する面には、溝４３が形成されている。これにより、基板１とフレーム枠４との間の接着剤１４の量を適切な量にすることができる。

また、この発明の実施の形態１に係る半導体装置の製造方法によれば、基板１に固定された半導体素子３に主端子６を重ねるとともに、基板１に対して垂直な方向および基板１に沿った方向について、基板１に固定されたフレーム枠４に対して主端子６を位置決めする位置決め工程を備えている。これにより、半導体素子３に対する主端子６の移動が制限される。したがって、半田５を用いて半導体素子３に主端子６を固定する工程において、半導体素子３に対する主端子６の移動が制限される。その結果、半導体素子３に対する主端子６の固定の耐久性を向上させることができる。

また、位置決め工程では、幅方向Ｄ２について主端子６が圧縮された状態で一対の側壁４２の間に挿入され、主端子６への圧縮を解除することによって一対の延部が一対の溝４２１に１個ずつ挿入される。これにより、これにより、半田５を用いて半導体素子３に主端子６を固定する工程において、半導体素子３に対する主端子６の移動が制限される。その結果、半導体素子３に対する主端子６の固定の耐久性を向上させることができる。

実施の形態２．
図１３は、この発明の実施の形態２に係る半導体素子を示す縦断面図である。一対の側壁４２のそれぞれは、側壁本体４２２と、側壁本体４２２に設けられた突出部４２３とを有している。それぞれの突出部４２３は、垂直方向Ｄ３に視た場合に側壁本体４２２から半導体素子３に向かって突出している。

一対の吊りリード６２のそれぞれは、Ｌ字形状に形成されている。一対の吊りリード６２のそれぞれは、基部６１から幅方向Ｄ２に延びた支持部６２５と、支持部６２５に設けられ、垂直方向Ｄ３に延びた延部６２６とを有している。一対の延部６２６は、幅方向Ｄ２に互いに離れて配置されている。また、一対の延部６２６は、側壁４２に沿って垂直方向Ｄ３に延びて配置されている。一対の延部６２６のそれぞれには、突出部４２３が挿入されたガイド部である貫通孔６２７が形成されている。なお、ガイド部は、貫通孔６２７に限らず、例えば、突出部４２３が挿入される溝であってもよい。

幅方向Ｄ２についての主端子６の寸法は、幅方向Ｄ２についての一対の側壁４２の間の寸法よりも大きい。一方、幅方向Ｄ２についての主端子６の寸法は、幅方向Ｄ２についての一対の突出部４２３の間の寸法よりも小さい。その他の構成は、実施の形態１と同様である。

主端子搭載工程では、一対の延部６２６のそれぞれが一対の突出部４２３に載せられるように、主端子６をフレーム枠４の内側に挿入し、その後、主端子６に対して下方に向かう力を加える。これにより、吊りリード６２が弾性変形して、幅方向Ｄ２についての主端子６の寸法が幅方向Ｄ２についての一対の突出部４２３の間の寸法と一致する。その結果、主端子６がさらに下降して、基部６１が半導体素子３に重ねられる。このとき、突出部４２３が貫通孔６２７に挿入される。

以上説明したように、この発明の実施の形態２に係る半導体装置によれば、主端子６は、半田５を介して半導体素子３に重ねられた基部６１と、基部６１に一体に形成され、幅方向Ｄ２について互いに離れて配置され、一対の側壁４２に沿って延びる一対の延部６２６とを有している。一対の延部６２６は、基板１に対して垂直な方向および基板１に沿った方向について、一対の側壁４２に位置決めされている。これにより、半田５を用いて半導体素子３に主端子６を固定する工程において、半導体素子３に対する主端子６の移動が制限される。その結果、半導体素子３に対する主端子６の固定の耐久性を向上させることができる。

また、フレーム枠４は、一対の突出部４２３を有し、一対の延部６２６のそれぞれには、突出部４２３が挿入される貫通孔６２７が形成されている。これにより、簡単な構成で、主端子６をフレーム枠４に対して位置決めすることができる。

実施の形態３．
図１４は、この発明の実施の形態３に係る半導体素子を示す縦断面図である。一対の吊りリード６２のそれぞれは、基部６１から幅方向Ｄ２に延びた支持部６２５と、支持部６２５の端部に設けられ、Ｕ字形状に延びて形成された当部６２８とを有している。当部６２８は、弾性材料から構成されている。したがって、当部６２８は、弾性変形可能となっている。その他の構成は、実施の形態２と同様である。

主端子搭載工程では、一対の当部６２８が一対の側壁４２に載せられるように、主端子６をフレーム枠４に載せる。その後、主端子６に対して下方に向かう力を加える。これにより、当部６２８が幅方向Ｄ２について弾性変形して、幅方向Ｄ２についての主端子６の寸法が幅方向Ｄ２についての一対の側壁４２の間の寸法と一致する。したがって、主端子６が下降して、基部６１が半導体素子３に重ねられる。当部６２８の弾性力によって、主端子６は、フレーム枠４に位置決めされる。

以上説明したように、この発明の実施の形態３に係る半導体装置によれば、主端子６は、半田５を介して半導体素子３に重ねられた基部６１と、基部６１に一体に形成され、幅方向Ｄ２について互いに離れて配置された一対の当部６２８とを有している。一対の当部６２８は、基板１に対して垂直な方向および基板１に沿った方向について、一対の側壁４２に位置決めされている。これにより、半田５を用いて半導体素子３に主端子６を固定する工程において、半導体素子３に対する主端子６の移動が制限される。その結果、半導体素子３に対する主端子６の固定の耐久性を向上させることができる。

実施の形態４．
図１５は、この発明の実施の形態４に係る半導体装置を示す縦断面図である。一対の吊りリード６２は、基部６１から幅方向Ｄ２に延びた一対の延部６２９を有している。

一対の側壁４２のそれぞれは、側壁本体４２２と、側壁本体４２２に設けられた返し部４２４とを有している。返し部４２４は、側壁４２における溝４２１が形成された部分よりも上方に配置されている。返し部４２４は、下方に向かうにつれて半導体素子３側に突出するように水平面に対して傾斜して形成されている。幅方向Ｄ２についての主端子６の寸法は、一対の返し部４２４の間の寸法よりも大きい。幅方向Ｄ２についての主端子６の寸法は、一対の側壁本体４２２の間の寸法よりも小さい。その他の構成は、実施の形態３と同様である。

主端子搭載工程では、一対の延部６２９が一対の返し部４２４に載せられるように、主端子６をフレーム枠４の内側に挿入する。その後、主端子６に対して下方に向かう力を加える。これにより、吊りリード６２が幅方向Ｄ２について弾性変形して、幅方向Ｄ２についての主端子６の寸法が幅方向Ｄ２についての一対の返し部４２４の間の寸法と一致する。したがって、主端子６が下降して、基部６１が半導体素子３に重ねられる。当部６２８の弾性力によって、主端子６は、フレーム枠４に位置決めされる。

以上説明したように、この発明の実施の形態４に係る半導体装置によれば、半田５を介して半導体素子３に重ねられた基部６１と、基部６１に一体に形成され、幅方向Ｄ２について互いに離れて配置された一対の延部６２９とを有している。一対の延部６２９は、基板１に対して垂直な方向および基板１に沿った方向について、一対の側壁４２に位置決めされている。これにより、半田５を用いて半導体素子３に主端子６を固定する工程において、半導体素子３に対する主端子６の移動が制限される。その結果、半導体素子３に対する主端子６の固定の耐久性を向上させることができる。

実施の形態５．
図１６は、この発明の実施の形態５に係る半導体装置を示す縦断面図である。フレーム枠４の側壁４２は、基板１に重ねられた第１フレーム枠部４４と、第１フレーム枠部４４に重ねられた第２フレーム枠部４５とを有している。

第１フレーム枠部４４は、フレーム枠部本体４５１と、フレーム枠部本体４５１の上面に設けられ、フレーム枠部本体４５１から第２フレーム枠部４５に向かって突出する凸部４５２を有している。第２フレーム枠部４５における第１フレーム枠部４４に対向する面には、凸部４５２が挿入される凹部４６１が形成されている。なお、第１フレーム枠部４４に凹部が形成され、第２フレーム枠部４５が第２フレーム枠部本体と、第２フレーム枠部本体に設けられ、第２フレーム枠部本体から第１フレーム枠部４４に向かって突出する凸部とを有し、凸部が凹部に挿入される構成であってもよい。

一対の吊りリード６２のそれぞれは、基部６１から幅方向Ｄ２に延びた延部６２９を有している。一対の延部６２９のそれぞれは、基部６１からフレーム枠４に向かって延びて配置されている。

一対の延部６２９は、高さ方向Ｄ２について第１フレーム枠部４４と第２フレーム枠部４５とに挟まれている。これにより、延部６２９は、フレーム枠４に位置決めされる。その他の構成は、実施の形態４と同様である。

フレーム枠接着硬化工程では、第１フレーム枠部４４が基板１に接着される。主端子搭載工程では、主端子６の延部６２９を第１フレーム枠部４４に重ねた後に、第１フレーム枠部４４に第２フレーム枠部４５を重ねることによって行われる。

以上説明したように、この発明の実施の形態５に係る半導体装置によれば、フレーム枠４は、基板１に設けられた第１フレーム枠部４４と、第１フレーム枠部４４に設けられた第２フレーム枠部４５とを有している。一対の延部６２９は、第１フレーム枠部４４および第２フレーム枠部４５に挟まれている。これにより、主端子６をフレーム枠４に容易に位置決めすることができる。

また、第１フレーム枠部４４は、フレーム枠部本体４５１と、フレーム枠部本体４５１の上面に設けられ、フレーム枠部本体４５１の上面から上方に突出する凸部４５２を有している。第２フレーム枠部４５における下面には、凸部４５２が挿入される凹部４６１が形成されている。これにより、主端子６をフレーム枠４に容易に位置決めすることができる。

また、この発明の実施の形態５に係る半導体装置の製造方法によれば、位置決め工程では、第１フレーム枠部４４および第２フレーム枠部４５に主端子６が挟まれる。これにより、主端子６をフレーム枠４に容易に位置決めすることができる。

実施の形態６．
図１７は、この発明の実施の形態６に係る半導体装置の要部を示す縦断面図である。図１８は、図１７の半導体装置を示す平面図である。溝４２１は、第１ガイド部である第１溝部４２５と、第２ガイド部である第２溝部４２６とを有している。第１溝部４２５は、フレーム枠４の側壁４２における基板１に対して反対側の面から基板１に向かって延びて形成されている。第２溝部４２６は、第１溝部４２５の下端部に繋がって設けられ、基板１に沿って延びて形成されている。その他の構成は、実施の形態１から実施の形態５までと同様である。

主端子搭載工程では、一対の延部６２２が一対の第１溝部４２５に挿入されるように、主端子６をフレーム枠４の内側に挿入する。主端子６の基部６１が半導体素子３に重ねられた後、一対の延部６２２を第２溝部４２６に挿入されるように、主端子６をフレーム枠４に対して長手方向Ｄ１に移動させる。これにより、主端子６は、フレーム枠４に位置決めされる。

以上説明したように、この発明の実施の形態６に係る半導体装置によれば、溝４２１は、フレーム枠４における基板１に対して反対側の面から基板１に向かって延びる第１溝部４２５と、第１溝部４２５に繋がって設けられ、基板１に沿って延びる第２溝部４２６とを有している。一対の延部６２２が一対の第２溝部４２６に挿入されることによって、主端子６をフレーム枠４に位置決めすることができる。

１基板、２半田、３半導体素子、３Ａ第１面、３Ｂ第２面、４フレーム枠、５半田、６主端子、７主端子、８制御端子、９電極、１０ワイヤ、１１絶縁板部、１１Ａ第１面、１１Ｂ第２面、１２第１導電板部、１３第２導電板部、１４接着剤、３１電極、４１側壁、４２側壁、４３溝、４４第１フレーム枠部、４５第２フレーム枠部、６１基部、６２吊りリード、６３主端子本体、１０１クランプアーム、４２１溝、４２２側壁本体、４２３突出部、４２４返し部、４２５第１溝部、４２６第２溝部、４５１フレーム枠部本体、４５２凸部、４６１凹部、６１１貫通孔、６２１支持部、６２２延部、６２３凹部、６２４貫通孔、６２５支持部、６２６延部、６２７貫通孔、６２８当部、６２９延部。

Claims

基板と、
前記基板に固定された半導体素子と、
電気伝導性接合材を用いて前記半導体素子に固定された電気伝導部材と、
前記基板に対して垂直な方向から視た場合に前記半導体素子の周囲に設けられ、前記基板に固定されたフレーム枠と
を備え、
前記電気伝導部材は、前記基板に対して垂直な方向および前記基板に沿った方向について、前記フレーム枠に位置決めされている半導体装置。
前記電気伝導部材は、
前記電気伝導性接合材を介して前記半導体素子に重ねられた基部と、
前記基部に一体に形成され、前記基板に対して垂直な方向から視た場合にそれぞれが前記基部から前記フレーム枠に向かう方向であって互いに異なる方向に延びる一対の延部と
を有し、
一対の前記延部は、前記基板に対して垂直な方向および前記基板に沿った方向について、前記フレーム枠に位置決めされている請求項１に記載の半導体装置。
前記フレーム枠における前記半導体素子側の面には、一対の前記延部のそれぞれが別々に挿入された一対のガイド部が形成されている請求項２に記載の半導体装置。
前記フレーム枠は、前記基板に対して垂直な方向から視た場合に前記半導体素子の幅方向について前記半導体素子を挟む一対の側壁を有し、
一対の前記延部は、前記基板に対して垂直な方向から視た場合にそれぞれが前記幅方向であって互いに反対の方向に延びて配置されており、
前記幅方向についての前記電気伝導部材の寸法は、前記幅方向についての一対の前記側壁の間の寸法よりも大きい請求項２または請求項３に記載の半導体装置。
一対の前記延部のそれぞれは、前記基板に対して垂直な方向について前記フレーム枠に挟まれている請求項２から請求項４までの何れか一項に記載の半導体装置。
前記基部には、前記基部の厚さ方向に貫通した貫通孔が形成されている請求項２から請求項５までの何れか一項に記載の半導体装置。
前記フレーム枠は、前記基板に対して垂直な方向から視た場合に前記半導体素子の幅方向について前記半導体素子を挟む一対の側壁を有し、
前記電気伝導部材は、
前記電気伝導性接合材を介して前記半導体素子に重ねられた基部と、
前記基部に一体に形成され、前記幅方向について互いに離れて配置され、一対の前記側壁に沿って延びる一対の延部と
を有し、
一対の前記延部は、前記基板に対して垂直な方向および前記基板に沿った方向について、一対の前記側壁に位置決めされている請求項１に記載の半導体装置。
一対の前記側壁のそれぞれは、側壁本体と、前記側壁本体に設けられ、前記基板に対して垂直な方向から視た場合に前記側壁本体から前記半導体素子に向かって突出する突出部を有し、
一対の前記延部のそれぞれには、前記突出部が挿入されたガイド部が形成されている請求項７に記載の半導体装置。
前記フレーム枠は、
前記基板に設けられた第１フレーム枠部と、
前記第１フレーム枠部に設けられた第２フレーム枠部と
を有し、
一対の前記延部は、一対の前記延部が前記第１フレーム枠部および前記第２フレーム枠部に挟まれている請求項２から請求項６までの何れか一項に記載の半導体装置。
前記第１フレーム枠部および前記第２フレーム枠部の一方は、前記第１フレーム枠部および前記第２フレーム枠部の他方に形成された凹部に挿入される凸部を有している請求項９に記載の半導体装置。
前記フレーム枠は、前記基板に対して垂直な方向から視た場合に前記半導体素子の幅方向について前記半導体素子を挟む一対の側壁を有し、
前記電気伝導部材は、
前記電気伝導性接合材を介して前記半導体素子に重ねられた基部と、
前記基部に一体に形成され、前記幅方向について互いに離れて配置され、前記幅方向について圧縮された状態で一対の前記側壁に当たる弾性材料から構成された一対の当部と
を有し、
一対の前記当部は、前記基板に対して垂直な方向および前記基板に沿った方向について、一対の前記当部の弾性力を用いて、一対の前記側壁に位置決めされている請求項１に記載の半導体装置。
前記ガイド部は、
前記フレーム枠における前記基板に対して反対側の面から前記基板に向かって延びる第１ガイド部と、
前記第１ガイド部に繋がって設けられ、前記基板に沿って延びる第２ガイド部と
を有している請求項３に記載の半導体装置。
前記フレーム枠における前記基板に対向する面には、溝が形成されている請求項１から請求項１２までの何れか一項に記載の半導体装置。
基板に固定された半導体素子に電気伝導部材を重ねるとともに、前記基板に対して垂直な方向および前記基板に沿った方向について、前記基板に固定されたフレーム枠に対して前記電気伝導部材を位置決めする位置決め工程と、
前記位置決め工程の後、電気伝導性接合材を用いて前記電気伝導部材を前記半導体素子に固定する固定工程と
を備えた半導体装置の製造方法。
前記フレーム枠は、前記基板に対して垂直な方向から視た場合に前記半導体素子の幅方向について前記半導体素子を挟む一対の側壁を有し、
前記電気伝導部材は、
前記電気伝導性接合材を介して前記半導体素子に重ねられた基部と、
前記基部に一体に形成され、前記基板に対して垂直な方向から視た場合にそれぞれが前記基部から前記フレーム枠に向かう方向であって互いに反対の方向に延びる一対の延部と
を有し、
一対の前記側壁のそれぞれにおける前記半導体素子側の面には、一対の前記延部のそれぞれが別々に挿入される一対のガイド部が形成されており、
前記位置決め工程では、前記半導体素子の幅方向について前記電気伝導部材が圧縮された状態で一対の前記側壁の間に挿入され、前記電気伝導部材への圧縮を解除することによって一対の前記延部が一対の前記ガイド部に１個ずつ挿入される請求項１４に記載の半導体装置の製造方法。
前記フレーム枠は、
前記基板に設けられた第１フレーム枠部と、
前記第１フレーム枠部に設けられた第２フレーム枠部と
を有し、
前記位置決め工程では、前記第１フレーム枠部および前記第２フレーム枠部が前記電気伝導部材を挟む請求項１４に記載の半導体装置の製造方法。