WO2018100600A1 - 半導体装置、制御装置および半導体装置の製造方法 - Google Patents
半導体装置、制御装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2018100600A1 WO2018100600A1 PCT/JP2016/085263 JP2016085263W WO2018100600A1 WO 2018100600 A1 WO2018100600 A1 WO 2018100600A1 JP 2016085263 W JP2016085263 W JP 2016085263W WO 2018100600 A1 WO2018100600 A1 WO 2018100600A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- semiconductor device
- lead frame
- housing
- base plate
- semiconductor element
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4817—Conductive parts for containers, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
- H02K11/0094—Structural association with other electrical or electronic devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
- H02K11/30—Structural association with control circuits or drive circuits
- H02K11/33—Drive circuits, e.g. power electronics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本発明は、リードフレームを介して半導体チップに伝達される外部応力の低減が可能な半導体装置の提供を目的とする。本発明に係る半導体装置は、ベース板と、ベース板上に保持される半導体素子と、ベース板上に配置され、半導体素子を内包する枠形状を有するハウジングと、ハウジングの外面に設けられ、外部装置に接続可能な端子部と、一端がハウジングに設けられる端子部に接続可能に配置され、他端が接合材を介して半導体素子上に接続される長尺状のリードフレームと、ハウジング内に配置され、ハウジング内のリードフレームと半導体素子とを封止する封止材と、リードフレームの一部を、ハウジング内において、ベース板またはハウジングに固定する固定部とを備える。
Description
本発明は、半導体装置、制御装置および半導体装置の製造方法に関し、特にパッケージング技術にする。
半導体素子のパッケージング技術には、半導体チップと板状のリードフレームとを直接接合するダイレクトリードボンディングがある(例えば特許文献1)。ダイレクトリードボンディングによってモジュール化された半導体装置は、従来よりも電力損失が小さい。
特許文献2には、ハウジング内に配置した半導体チップに、ボンディングワイヤを接続した後、そのハウジング内を樹脂で封止してモジュール化される半導体装置が開示されている。そのような半導体装置が備えるリードフレームは、樹脂製のハウジングと一体に成形された部品ではない。
リードフレームがハウジングと一体成形されていない半導体装置において、そのリードフレームがダイレクトリードボンディングによって半導体チップに接合された場合、リードフレームは半導体チップとの接合部でしか保持されない。このような半導体装置に外部から応力が加わると、その応力はリードフレームを介して半導体チップに伝わる。外部応力は、半導体チップや接合層にクラック等を生じさせ、その結果、半導体装置の信頼性が低下する。
本発明は、以上のような課題を解決するためになされたものであり、リードフレームを介して半導体素子に伝達される外部応力を低減し、信頼性が向上する半導体装置の提供を目的とする。
本発明に係る半導体装置は、ベース板と、ベース板上に保持される半導体素子と、ベース板上に配置され、半導体素子を内包する枠形状を有するハウジングと、ハウジングの外面に設けられ、外部装置に接続可能な端子部と、一端がハウジングに設けられる端子部に接続可能に配置され、他端が接合材を介して半導体素子上に接続される長尺状のリードフレームと、ハウジング内に配置され、ハウジング内のリードフレームと半導体素子とを封止する封止材と、リードフレームの一部を、ハウジング内において、ベース板またはハウジングに固定する固定部とを備える。
本発明によれば、リードフレームを介して半導体素子に伝達される外部応力を低減し、信頼性が向上する半導体装置の提供が可能となる。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
本発明に係る半導体装置の実施の形態を説明する。
<実施の形態1>
図1は、本実施の形態1における半導体装置101の断面図である。半導体装置101は、ベース板1と、そのベース板1の表面1aに絶縁層2と接合材3aとを介して保持される半導体素子4とを備える。ベース板1は、本実施の形態1においては、金属板であり、例えば、Cu、AlまたはCuを主成分とする合金などを含む。ベース板1は、例えば、ヒートシンクである。絶縁層2は、例えば表面に回路パターンが配置された絶縁性の基板であり、例えば実装基板である。接合材3aは、絶縁層2と半導体素子4とを接合する。接合材3aは、例えばはんだである。半導体素子4は、例えばSiCまたはGaNを主成分に有するパワー半導体チップである。なお、図1示す半導体装置101は、ベース板1の面内に2つの絶縁層2を含み、各々の絶縁層2上に、2個ずつの半導体素子4が配置される。図1に示すその半導体装置101は一例であり、絶縁層2および半導体素子4の配置個数および配置は、これらに限定されない。
図1は、本実施の形態1における半導体装置101の断面図である。半導体装置101は、ベース板1と、そのベース板1の表面1aに絶縁層2と接合材3aとを介して保持される半導体素子4とを備える。ベース板1は、本実施の形態1においては、金属板であり、例えば、Cu、AlまたはCuを主成分とする合金などを含む。ベース板1は、例えば、ヒートシンクである。絶縁層2は、例えば表面に回路パターンが配置された絶縁性の基板であり、例えば実装基板である。接合材3aは、絶縁層2と半導体素子4とを接合する。接合材3aは、例えばはんだである。半導体素子4は、例えばSiCまたはGaNを主成分に有するパワー半導体チップである。なお、図1示す半導体装置101は、ベース板1の面内に2つの絶縁層2を含み、各々の絶縁層2上に、2個ずつの半導体素子4が配置される。図1に示すその半導体装置101は一例であり、絶縁層2および半導体素子4の配置個数および配置は、これらに限定されない。
半導体装置101は、平面視において枠形状を有し、半導体素子4を内包してベース板1上に配置されるハウジング9をさらに備える。ハウジング9の上面9dは半導体素子4の表面よりも高い位置にある。ハウジング9は絶縁体であり、例えば、樹脂からなる。ハウジング9の外面9cには外部装置に接続可能な端子部7が配置される。本実施の形態1においては、端子部7はハウジング9の上面9dに配置される。端子部7は、本実施の形態1においてはナットであり、例えばボルト等によって外部装置に接続する配線を締結可能である。
半導体装置101は、長尺状のつまり板状のリードフレーム5をさらに備える。リードフレーム5の一端5aは、ハウジング9の端子部7に接続可能に配置される。そのリードフレーム5の一端5aは、端子部7に必ずしも固定されていなくても良い。例えば、端子部7がナットである場合、リードフレームの一端5aは、外部装置に接続する配線とともにボルトによって端子部7のナットに締結可能なように配置される。または例えば、リードフレームの一端5aは、予め端子部7に接触して配置されても良い。リードフレーム5の他端5bは、接合材3bを介して半導体素子4の表面に接続される。本実施の形態1においては、半導体装置101は2つのリードフレーム5を備え、各々のリードフレーム5は、2個の半導体素子4に接続される。上述したように図1に示す半導体装置101は一例であり、リードフレーム5の設置個数および1個のリードフレーム5に接続される半導体素子4の個数は、これらに限定されない。すなわち、リードフレーム5の他端5bは、少なくとも1つの半導体素子4の表面に接続する。
また、半導体装置101は、リードフレーム5の一部5cをハウジング9内に、つまりハウジング9の枠形状に囲まれた空間内に固定する。リードフレーム5の一部5cは、リードフレームの一端5aとリードフレームの他端5bとの間に位置する。そのリードフレーム5の一部5cは、半導体装置101が備える固定部6によって固定される。本実施の形態1において、その固定部6は、ハウジング9よりも内側のベース板1上に配置される。また、固定部6は、ベース板1の表面1aから突出する突起部10つまりボスと、その突起部10に設けられるネジ穴6bと、そのネジ穴6bに締結するネジ6aとを含む。突起部10は、例えばベース板1と同じ金属からなる。リードフレーム5の一部5cは、ネジ穴6bと締結するネジ6aによって突起部10に固定される。なお、半導体装置101は、1個のリードフレーム5に対し、少なくとも1個の固定部6を備える。つまり、半導体装置101は、1個のリードフレーム5を固定する2個以上の固定部6を備えてもよい。
リードフレーム5は、突起部10またはベース板1と電気的に絶縁される。半導体装置101は、固定部6とリードフレーム5の一部5cとの間または突起部10とリードフレーム5の一部5cとの間に絶縁部材(図示せず)を含む。その絶縁部材とは、樹脂製のワッシャや絶縁性を有するフィルム等である。なお、絶縁性のフィルムは、例えばリードフレーム5の一部5cにコーディングにより形成される。また、例えば、リードフレーム5の一部5cに設けられたネジ6aを通すための穴の直径は、ネジ6aの直径よりも大きく、リードフレーム5の一部5cはネジ6aに接触しない。または、例えば、ネジ6aは樹脂等の絶縁体からなり、リードフレーム5の一部5cとネジ6aが接触したとしても電気的に絶縁される。
本実施の形態1においては、突起部10に固定されるリードフレーム5の一部5cと、半導体素子4に接続するリードフレーム5の他端5bとは、ベース板1の表面1aからの高さが同じであり、それらは平面で接続される。
ハウジング9に内包されるリードフレーム5と半導体素子4とは、封止材8によって封止される。封止材8は、ベース板1が底部をなしかつハウジング9が側壁をなす容器形状内に配置される。
また、半導体装置101が備えるリードフレーム5とハウジング9とは、一体物ではなく、別個の部材である。リードフレーム5とハウジング9とは、インサート成形によって作製された一体成形品ではない。つまり、リードフレーム5とハウジング9とは、例えば、ハウジング9を構成する樹脂によってリードフレーム5がハウジング9に固定された一体成形品ではない。その半導体装置101の製造方法は、枠形状を有するハウジング9を準備する工程と、ハウジング9とは別にリードフレーム5を準備する工程とを含む。また、本実施の形態1において、半導体装置101の製造方法は、固定部6がハウジング9よりも内側に配置されたベース板1を準備する工程を含む。半導体装置101の製造方法は、ベース板1上に保持された半導体素子4を準備する工程と、枠形状が半導体素子4を内包するようハウジング9をベース板1上に配置する工程と、リードフレーム5の一端5aをハウジング9の外面9cに設けられた端子部7に接続可能に配置し、かつ、リードフレーム5の他端5bを半導体素子4上に接合する工程と、リードフレーム5の一部5cを固定部6に固定する工程と、ハウジング9内のリードフレーム5と半導体素子4とを封止する封止材8を注入する工程とを含む。
(効果)
半導体装置101の端子部7に外部装置(図示せず)、例えば端子台、コンデンサ、モーターなどを接続した場合、それら外部装置の振動や熱変形によって生じる外部応力が、リードフレーム5に加わる。本実施の形態1の半導体装置101は、リードフレーム5を伝って入力される外部応力を固定部6にて遮断する。つまり、半導体装置101は、固定部6よりもリードフレーム5の先端方向に位置する半導体素子4に入力される外部応力を緩和する。半導体装置101は、想定外の外部応力がリードフレーム5に入力されたとしても、その応力によって半導体素子4または接合材3bにクラック等の欠陥が生じることを防ぐ。そして、半導体装置101は、半導体素子4の致命的な故障を回避する。
半導体装置101の端子部7に外部装置(図示せず)、例えば端子台、コンデンサ、モーターなどを接続した場合、それら外部装置の振動や熱変形によって生じる外部応力が、リードフレーム5に加わる。本実施の形態1の半導体装置101は、リードフレーム5を伝って入力される外部応力を固定部6にて遮断する。つまり、半導体装置101は、固定部6よりもリードフレーム5の先端方向に位置する半導体素子4に入力される外部応力を緩和する。半導体装置101は、想定外の外部応力がリードフレーム5に入力されたとしても、その応力によって半導体素子4または接合材3bにクラック等の欠陥が生じることを防ぐ。そして、半導体装置101は、半導体素子4の致命的な故障を回避する。
以上をまとめると、本実施の形態1における半導体装置101は、ベース板1と、ベース板1上に保持される半導体素子4と、ベース板1上に配置され、半導体素子4を内包する枠形状を有するハウジング9と、ハウジング9の外面9cに設けられ、外部装置に接続可能な端子部7と、一端5aがハウジング9に設けられる端子部7に接続可能に配置され、他端5bが接合材3bを介して半導体素子4上に接続される長尺状のリードフレーム5と、ハウジング9内に配置され、ハウジング9内のリードフレーム5と半導体素子4とを封止する封止材8と、リードフレーム5の一部5cをハウジング9内において固定する固定部6とを備える。
以上のような構成を備える半導体装置101は、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を固定部6にて遮断する。従来の半導体装置は、リードフレームが半導体素子との接合部でしか固定されていなかったため、外部応力が、直接、その半導体素子に入力されていた。本実施の形態1に示す半導体装置101は、外部応力を固定部6にて減衰させる。その結果、半導体素子4に伝わる外部応力は低減される。半導体装置101は、外部応力によって半導体素子4または接合材3bにクラック等の欠陥が生じることを防ぐ。そして、半導体装置101は、半導体素子4の致命的な故障を回避する。
また、半導体装置101が備える固定部6は、ハウジング9よりも内側のベース板1上に配置される。固定部6は、ベース板1の表面1aから突出する突起部10に設けられるネジ穴6bと、ネジ6aとを含む。リードフレーム5の一部5cは、ネジ穴6bと締結するネジ6aによって突起部10に固定される。
本実施の形態1において、ベース板1および突起部10は、金属である。半導体装置101は、強度のある突起部10およびベース板1にてリードフレーム5を保持する。半導体装置101は、想定外の外部応力がリードフレーム5に入力されたとしても、固定部6にてその応力を減衰または遮断する。そして、固定部6は、半導体素子4にその外部応力が伝わることを防ぐ。半導体装置101は、半導体素子4の致命的な故障を回避する。なお、半導体装置101が、1個のリードフレーム5に対し、2個以上の固定部6を備える場合、より強力に外部応力を減衰または遮断する。
また、半導体装置101が備えるリードフレーム5とハウジング9とは一体物ではない。従来、リードフレームとハウジングが一体物でない半導体装置において、リードフレームは、その他端が半導体素子に接合する部分でしか固定されなかった。本実施の形態1の半導体装置101は、ハウジング9と一体でないリードフレーム5を、半導体素子4との接合部だけでなく、突起部10に設けた固定部6においても固定する。そして、半導体装置101は、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を固定部6にて遮断する。半導体装置101は、半導体素子4の致命的な故障を回避する。
また、半導体装置101が備える固定部6に固定されるリードフレーム5の一部5cと、半導体素子4に接続するリードフレーム5の他端5bとは、ベース板1の表面1aからの高さが同じであり、それらは平面で接続される。このような構成を備える半導体装置101は、リードフレーム5と半導体素子4とを確実な接触状態を保って固定し、かつ、外部から入力される応力を遮断する。
本実施の形態1における半導体装置101の製造方法は、枠形状を有するハウジング9を準備する工程と、ハウジング9とは別にリードフレーム5を準備する工程とを含む。また、半導体装置101の製造方法は、ベース板1と、ベース板1上に保持された半導体素子4を準備する工程と、枠形状が半導体素子4を内包するようハウジング9をベース板1上に配置する工程と、リードフレーム5の一端5aをハウジング9の外面9cに設けられた端子部7に接続可能に配置し、かつ、リードフレーム5の他端5bを半導体素子4上に接合する工程と、リードフレーム5の一部5cを固定部6に固定する工程と、ハウジング9内のリードフレーム5と半導体素子4とを封止する封止材8を注入する工程とを含む。
従来、リードフレームとハウジングが一体物でない半導体装置において、リードフレームは、その他端が半導体素子に接合する部分でしか固定されなかった。本実施の形態1の半導体装置101の製造方法によれば、半導体装置101は、ハウジング9と一体でないリードフレーム5を、半導体素子4との接合部だけでなく、突起部10に設けた固定部6においても固定する。そして、半導体装置101は、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を固定部6にて遮断する。半導体装置101は、半導体素子4の致命的な故障を回避する。
<実施の形態2>
実施の形態2における半導体装置について説明する。なお、実施の形態1と同様の構成および動作、効果については説明を省略する。
実施の形態2における半導体装置について説明する。なお、実施の形態1と同様の構成および動作、効果については説明を省略する。
図2は、本実施の形態2における半導体装置102の断面図である。半導体装置102は、実施の形態1に記載した半導体装置101と固定部6が異なる。ハウジング9は、枠形状を有するハウジング本体9fと、ハウジング本体9fの内側に配置されハウジング本体9fよりも高さが低い段差部9eとを含む。固定部6は、段差部9eに設けられるネジ穴6bおよびネジ6aである。
ネジ穴6bは、樹脂製の段差部9eに設けられるザグリ穴6dの内部に配置された金属製のナットからなる。ナットは、例えばインサートナット6e(ダッチビット、または、Threaded insertともいう)である。リードフレーム5の一部5cは、ネジ穴6bと締結するネジ6aによってハウジング9の段差部9eに固定される。
また、半導体装置102が備えるリードフレーム5とハウジング9とは、一体物ではなく、別個の部材である。つまり、半導体装置102の製造方法は、半導体素子4を内包する枠形状を有するハウジング9を準備する工程と、ハウジング9とは別にリードフレーム5を準備する工程とを含む。また、本実施の形態2において、半導体装置102の製造方法は、固定部6がハウジング本体9fの内側の段差部9eに配置されたハウジング9を準備する工程を含む。また、その製造方法において、インサートナット6eをザグリ穴6dに圧入する工程を含む。
(効果)
以上をまとめると、本実施の形態2における半導体装置102が備えるハウジング9は、枠形状を有するハウジング本体9fと、ハウジング本体9fの内側に配置され、ハウジング本体9fよりも高さが低い段差部9eとを含む。固定部6は、段差部9eに配置される。半導体装置102は、リードフレーム5の一部5cをハウジング9の段差部9eに固定する。このような構成を備える半導体装置102は、半導体素子4が保持されるベース板1とは別の部材であるハウジング9にて、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を受け遮断する。よって、半導体素子4に加わる応力はさらに低減される。半導体装置102は、外部応力によって半導体素子4または接合材3bにクラック等の欠陥が生じることを防ぐ。そして、半導体装置102は、半導体素子4の致命的な故障を回避する。
以上をまとめると、本実施の形態2における半導体装置102が備えるハウジング9は、枠形状を有するハウジング本体9fと、ハウジング本体9fの内側に配置され、ハウジング本体9fよりも高さが低い段差部9eとを含む。固定部6は、段差部9eに配置される。半導体装置102は、リードフレーム5の一部5cをハウジング9の段差部9eに固定する。このような構成を備える半導体装置102は、半導体素子4が保持されるベース板1とは別の部材であるハウジング9にて、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を受け遮断する。よって、半導体素子4に加わる応力はさらに低減される。半導体装置102は、外部応力によって半導体素子4または接合材3bにクラック等の欠陥が生じることを防ぐ。そして、半導体装置102は、半導体素子4の致命的な故障を回避する。
また、半導体装置102が備える固定部6は、段差部9eに設けられるネジ穴6bとネジ6aとを含み、リードフレーム5の一部5cは、ネジ穴6bと締結するネジ6aによって段差部9eに固定される。このような構成を備える半導体装置102は、半導体素子4が保持されるベース板1とは別の部材であるハウジング9にて、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を受け遮断する。よって、半導体装置102は、外部応力による半導体素子4の致命的な故障を回避する。
また、半導体装置102の固定部6は、図示は省略するが、リードフレーム5の一部5cとネジ6aの頭部との間にワッシャをさらに含んでもよい。このような構成を備える半導体装置102は、ネジ締付時のリードフレーム5に対するモーメントを軽減する。また、半導体装置102は、ネジ締付時の摩擦力を低減する。
また、半導体装置102が備えるリードフレーム5とハウジング9とは一体物ではない。リードフレーム5とハウジング9とが一体物でなく、かつ、リードフレームの一端5aが端子部7に固定されずに配置される半導体装置においては、リードフレーム5は、その他端5bが半導体素子4に接合する部分でしか固定されない。一方で、本実施の形態2における半導体装置102は、リードフレーム5を段差部9eに設けた固定部6においても固定する。半導体装置102は、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を固定部6にて遮断する。半導体装置102は、半導体素子4の致命的な故障を回避する。
<実施の形態3>
本実施の形態3における半導体装置について説明する。なお、実施の形態1または実施の形態2と同様の構成および動作、効果については説明を省略する。
本実施の形態3における半導体装置について説明する。なお、実施の形態1または実施の形態2と同様の構成および動作、効果については説明を省略する。
図3は、本実施の形態3における半導体装置103の断面図である。半導体装置103は、実施の形態2に記載した半導体装置102と固定部6が異なる。半導体装置103が備えるハウジング9は、実施の形態2と同様に、ハウジング本体9fと段差部9eとを含む。段差部9eには、その表面9aと裏面9bとの間を貫通する貫通穴6fが設けられる。ベース板1の表面1aには、段差部9eの裏面9bに開口する貫通穴6fの位置に対応してネジ穴6bが設けられる。半導体装置103が備える固定部6は、その段差部9eに設けられる貫通穴6fとネジ6aとネジ穴6bとを含む。リードフレーム5の一部5cは、貫通穴6fを介してネジ穴6bと締結するネジ6aによって固定される。つまり、半導体装置103は、固定部6によって、リードフレーム5、ハウジング9およびベース板1を共に固定する。このような構成を備える半導体装置103は、実施の形態1または実施の形態2に記載した効果に加えて、組み立てが容易であるという効果を奏する。
また、半導体装置103の固定部6は、図示は省略するが、リードフレーム5の一部5cとネジ6aの頭部との間にワッシャをさらに含んでもよい。このような構成により、半導体装置103は、ネジ締付時のリードフレーム5に対するモーメントを軽減する。また、半導体装置103は、ネジ締付時の摩擦力を低減する。
<実施の形態4>
本実施の形態4における半導体装置について説明する。なお、実施の形態1から実施の形態3のいずれかと同様の構成および動作、効果については説明を省略する。
本実施の形態4における半導体装置について説明する。なお、実施の形態1から実施の形態3のいずれかと同様の構成および動作、効果については説明を省略する。
図4は、本実施の形態4における半導体装置104の断面図である。半導体装置104は、実施の形態3に記載した半導体装置103と固定部6が異なる。半導体装置104が備えるハウジング9は、実施の形態3と同様に、ハウジング本体9fと段差部9eとを含む。半導体装置104が備える固定部6は、ネジ6aとネジ穴6bと第1貫通穴6gと第2貫通穴6hとを含む。第1貫通穴6gは段差部9eに設けられ、段差部9eの表面9aと裏面9bとの間を貫通する。また、第2貫通穴6hはベース板1に設けられ、段差部9eの裏面9bに開口する第1貫通穴6gの位置に対応してベース板1の表面1aと裏面1bとの間を貫通する。ネジ穴6bは、第1貫通穴6gと第2貫通穴6hとの位置に対応してリードフレーム5の一部5cに設けられる。ネジ6aは、ベース板1の裏面1b側にその頭部が配置され、第1貫通穴6gと第2貫通穴6hとを介して、リードフレーム5のネジ穴6bに締結する。これにより、リードフレーム5の一部5cは固定される。このような構成を備える半導体装置104は、ねじ締め付け時の回転方向の応力が半導体素子4に入力されない、または、入力されにくい。つまり、半導体装置104は、実施の形態3に記載した効果に加えて、半導体素子4に加わる応力をさらに低減する。
<実施の形態5>
本実施の形態5における半導体装置について説明する。なお、実施の形態1と同様の構成および動作、効果については説明を省略する。
本実施の形態5における半導体装置について説明する。なお、実施の形態1と同様の構成および動作、効果については説明を省略する。
図5は、本実施の形態5における半導体装置105の断面図である。半導体装置105が備える固定部6は、実施の形態1に記載した半導体装置101と同様に、ハウジング9よりも内側のベース板1上に配置される。ベース板1には、その表面1aから突出する突起部10つまりボスが配置される。固定部6は、その突起部10に設けられる嵌合部6iを含む。リードフレーム5の一部5cは、嵌合部6iに嵌合して突起部10に固定される。なお、半導体装置105の製造方法において、リードフレーム5の一部5cは、突起部10が含む嵌合部6iに圧入されて固定される。また、リードフレーム5は、突起部10またはベース板1と電気的に絶縁される。半導体装置105は、固定部6とリードフレーム5の一部5cとの間または突起部10とリードフレーム5の一部5cとの間に絶縁部材(図示せず)を含む。
このような構成を備える半導体装置105は、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を固定部6にて遮断する。外部応力は固定部6にて減衰し、半導体素子4に伝わる外部応力は低減される。半導体装置105は、外部応力によって半導体素子4または接合材3bにクラック等の欠陥が生じることを防ぐ。そして、半導体装置105は、半導体素子4の致命的な故障を回避する。さらに、半導体装置105は、固定部6を設けるための新規部材を追加する必要がなく、コスト低減が可能である。
<実施の形態6>
本実施の形態6における半導体装置について説明する。なお、実施の形態2または実施の形態5のいずれかと同様の構成および動作、効果については説明を省略する。
本実施の形態6における半導体装置について説明する。なお、実施の形態2または実施の形態5のいずれかと同様の構成および動作、効果については説明を省略する。
図6は、本実施の形態6における半導体装置106の断面図である。半導体装置106は、実施の形態5に記載した半導体装置105と固定部6が異なる。半導体装置106が備えるハウジング9は、枠形状を有するハウジング本体9fと、ハウジング本体9fの内側に配置されハウジング本体9fよりも高さが低い段差部9eとを含む。固定部6は段差部9eに設けられる嵌合部6iを含む。リードフレーム5の一部5cは、嵌合部6iに嵌合して段差部9eに固定される。なお、半導体装置106の製造方法において、リードフレーム5の一部5cは、突起部10が含む嵌合部6iに圧入されて固定される。
このような構成を備える半導体装置106は、半導体素子4が保持されるベース板1とは別の部材であるハウジング9で、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を受け遮断する。半導体装置106は、外部応力によって半導体素子4または接合材3bにクラック等の欠陥が生じることを防ぐ。そして、半導体装置106は、半導体素子4の致命的な故障を回避する。また、半導体装置106は、固定部6を設けるための新規部材を追加する必要がなく、その製造コストを低減する。
<実施の形態7>
本実施の形態7における半導体装置について説明する。図7は、本実施の形態7における半導体装置107の断面図である。
本実施の形態7における半導体装置について説明する。図7は、本実施の形態7における半導体装置107の断面図である。
半導体装置107は、実施の形態1に記載された半導体装置101が備える固定部6以外の構成は、その半導体装置101と同様である。すなわち、半導体装置107は、ベース板1と、そのベース板1の表面1aに、絶縁層2と接合材3aとを介して保持される半導体素子4とを備える。ベース板1は、本実施の形態7においては、金属板である。半導体装置107は、枠形状を有し、半導体素子4を内包してベース板1上に配置されるハウジング9をさらに備える。ハウジング9は、例えば、樹脂からなる。ハウジング9の外面9cには外部装置に接続可能な端子部7が配置される。本実施の形態7においては、端子部7はハウジング9の上面9dに配置される。端子部7は、本実施の形態7においてはナットであり、例えばボルト等によって外部装置に接続する配線を締結可能である。
半導体装置107は、長尺状つまり板状のリードフレーム5をさらに備える。リードフレームの一端5aは、ハウジング9の端子部7に接続可能に配置される。リードフレーム5の一端5aは、端子部7に必ずしも固定されていなくて良い。例えば、端子部7がナットである場合、リードフレームの一端5aは、外部装置に接続する配線とともにボルトによって端子部7のナットに締結可能なように配置される。リードフレーム5の他端5bは、接合材3bを介して半導体素子4の表面に設けられる表面電極に接続される。
半導体装置107は、実施の形態1に記載された半導体装置101が備える固定部6に代えて、リードフレーム5の一部がハウジング9内において凹状に屈曲する屈曲部11を含む。図7に示すように、リードフレーム5は、ハウジング9から半導体素子4に至る途中に屈曲部11を含む。すなわち、屈曲部11はリードフレームの一端5aとその他端5bとの間に位置する。屈曲部11は、ベース板1の方向つまり下方向に、コの字型つまりU字型を有する。なお、図7に示す屈曲部11の形状は一例でありそれに限定されない。以下、図示は省略するが、例えば、屈曲部11は、ベース板1の方向に頂点を有する逆三角形を有していても良い。または例えば、屈曲部11は、凸状につまり上方向に屈曲する形状を有していてもよい。または例えば、半導体装置107は、屈曲部11に代えて、リードフレーム5の一部が凸状または凹状に湾曲する湾曲部を備えてもよい。つまり、湾曲部は、凸状または凹状の円弧形状からなる。
また、ハウジング9に内包されるリードフレーム5と半導体素子4とは、封止材8によって封止される。封止材8は、ベース板1が底部をなしかつハウジング9が側壁をなす凹型の容器形状内に配置される。
また、半導体装置107が備えるリードフレーム5とハウジング9とは、一体物ではなく、別個の部材である。リードフレーム5とハウジング9とは、インサート成形によって作製された一体成形品ではない。つまり、リードフレーム5とハウジング9とは、例えば、ハウジング9を構成する樹脂によってリードフレーム5がハウジング9に固定された一体成形品ではない。半導体装置107の製造方法は、枠形状を有するハウジング9を準備する工程と、ハウジング9とは別に、一部が凹状に屈曲する屈曲部11を含むリードフレーム5を準備する工程とを含む。そして、半導体装置107の製造方法は、ベース板1上に保持された半導体素子4を準備する工程と、枠形状が半導体素子4を内包するようハウジング9をベース板1上に配置する工程と、リードフレーム5の一端5aをハウジング9の外面9cに設けられた端子部7に接続可能に配置し、かつ、リードフレーム5の他端5bを半導体素子4上に接合する工程と、ハウジング9内のリードフレーム5と半導体素子4とを封止する封止材8を注入する工程とを含む。
(効果)
以上をまとめると、本実施の形態7における半導体装置107は、ベース板1と、ベース板1上に保持される半導体素子4と、ベース板1上に配置され、半導体素子4を内包する枠形状を有するハウジング9と、ハウジング9の外面9cに設けられ、外部装置に接続可能な端子部7と、一端5aがハウジング9に設けられる端子部7に接続可能に配置され、他端5bが接合材3bを介して半導体素子4上に接続される長尺状のリードフレーム5と、ハウジング9内に配置され、ハウジング9内のリードフレーム5と半導体素子4とを封止する封止材8とを備える。リードフレーム5は、ハウジング9内において、一部が凹状に屈曲する屈曲部11を含む。
以上をまとめると、本実施の形態7における半導体装置107は、ベース板1と、ベース板1上に保持される半導体素子4と、ベース板1上に配置され、半導体素子4を内包する枠形状を有するハウジング9と、ハウジング9の外面9cに設けられ、外部装置に接続可能な端子部7と、一端5aがハウジング9に設けられる端子部7に接続可能に配置され、他端5bが接合材3bを介して半導体素子4上に接続される長尺状のリードフレーム5と、ハウジング9内に配置され、ハウジング9内のリードフレーム5と半導体素子4とを封止する封止材8とを備える。リードフレーム5は、ハウジング9内において、一部が凹状に屈曲する屈曲部11を含む。
このような構成を備える半導体装置107は、剛性が周囲に比べて弱い屈曲部11で、端子部7またはリードフレーム5の一端5aから入力される外部応力を吸収する。その結果、半導体素子4にリードフレーム5を介して加わる応力が低減される。半導体装置107は、半導体素子4の致命的な故障を回避する。
また、半導体装置107が備えるリードフレーム5とハウジング9とは一体物ではない。従来、リードフレームとハウジングが一体物でない半導体装置において、リードフレームは、その他端が半導体素子に接合する部分でしか固定されなかった。本実施の形態7の半導体装置107は、剛性が周囲に比べて弱い屈曲部11で、端子部7またはリードフレーム5の一端5aから入力される外部応力を吸収する。その結果、半導体素子4にリードフレーム5を介して加わる応力が低減される。半導体装置107は、半導体素子4の致命的な故障を回避する。
また、本実施の形態7における半導体装置107の製造方法は、枠形状を有するハウジング9を準備する工程と、ハウジング9とは別に、一部が凹状に屈曲する屈曲部11を含むリードフレーム5を準備する工程とを含む。そして、半導体装置107の製造方法は、ベース板1上に保持された半導体素子4を準備する工程と、枠形状が半導体素子4を内包するようハウジング9をベース板1上に配置する工程と、リードフレーム5の一端5aをハウジング9の外面9cに設けられた端子部7に接続可能に配置し、かつ、リードフレーム5の他端5bを半導体素子4上に接合する工程と、ハウジング9内のリードフレーム5と半導体素子4とを封止する封止材8を注入する工程とを含む。
従来、リードフレームとハウジングが一体物でない半導体装置において、リードフレームは、その他端が半導体素子に接合する部分でしか固定されなかった。本実施の形態7における半導体装置107の製造方法によれば、半導体装置107は、剛性が周囲に比べて弱い屈曲部11で、端子部7またはリードフレーム5の一端5aから入力される外部応力を吸収する。その結果、半導体素子4にリードフレーム5を介して加わる応力が低減される。半導体装置107は、半導体素子4の致命的な故障を回避する。
<実施の形態8>
本実施の形態8における半導体装置について説明する。なお、実施の形態7と同様の構成および動作、効果については説明を省略する。
本実施の形態8における半導体装置について説明する。なお、実施の形態7と同様の構成および動作、効果については説明を省略する。
図8は、本実施の形態8における半導体装置108の断面図である。半導体装置108が備えるハウジング9は、枠形状を有するハウジング本体9fと、ハウジング本体9fの内側に配置されハウジング本体9fよりも高さが低い段差部9eとを含む。その段差部9eには、溝部12aが設けられる。リードフレーム5の屈曲部11の少なくとも一部は、ハウジング9の溝部12aの内壁に接して固定される。半導体装置108の製造方法は、屈曲部11を溝部12aに差し込む工程を含む。
このような構成を備える半導体装置108は、端子部7またはリードフレーム5の一端5aから入力される外部応力を、リードフレーム5の屈曲部11と、ハウジング9とで分担して負担する。実施の形態7に記載した効果に加えて、半導体装置108は、半導体素子4に加わる外部応力をさらに低減する。
<実施の形態9>
本実施の形態9における半導体装置について説明する。なお、実施の形態7または実施の形態8と同様の構成および動作、効果については説明を省略する。
本実施の形態9における半導体装置について説明する。なお、実施の形態7または実施の形態8と同様の構成および動作、効果については説明を省略する。
図9は、本実施の形態9における半導体装置109の断面図である。半導体装置109が備えるハウジング9は、実施の形態8と同様に、ハウジング本体9fと段差部9eとを含む。その段差部9eには、凹部12bが設けられる。その凹部12bの内側には、リードフレーム5の屈曲部11の少なくとも一部が配置される。さらに、その凹部12bの内部には、屈曲部11を固定する固定材13が配置される。なお、凹部12bは、実施の形態8に記載した半導体装置108が含む溝部12aであっても良い。固定材13は、例えば樹脂である。また、半導体装置109の製造方法は、リードフレーム5を半導体素子4に接合した後、凹部12b内のリードフレーム5を固定材13によって封止する工程を含む。固定材13が樹脂である場合、樹脂によって凹部12bは封止される。
このような構成を備える半導体装置109は、端子部7またはリードフレーム5の一端5aからリードフレーム5に入力される外部応力を、凹部12bの固定材13で受ける。半導体装置109は、半導体素子4に加わる外部応力をさらに低減する。
<実施の形態10>
本実施の形態10における制御装置について説明する。図10は、本実施の形態10における制御装置201を示す図である。
本実施の形態10における制御装置について説明する。図10は、本実施の形態10における制御装置201を示す図である。
制御装置201は、実施の形態1に示した半導体装置101と、その半導体装置101と外部装置との接続を中継可能な端子台14とを備える。制御装置201は、例えば、列車の車両に備えられてもよい。半導体装置101のリードフレーム5の一端5aと、端子台14とは、端子部7に接続される。つまり、リードフレーム5の一端5aは、端子部7を介して端子台14に接続する。より具体的には、リードフレームの一端5aは、端子台14と半導体装置101とを接続する配線18とともに、ボルト17によって、端子部7のナットに締結される。
このような構成を備える制御装置201は、端子台14の振動や熱変形によって生じる外部応力が、端子部7およびリードフレーム5を介して半導体素子4に伝わることを固定部6によって防ぐ。制御装置201は、その外部応力によって半導体装置101の半導体素子4または接合材3bにクラック等の欠陥が生じることを防ぐ。そして、制御装置201は、半導体装置101が備える半導体素子4の致命的な故障を回避する。なお、制御装置201は、半導体装置101が実施の形態2から実施の形態6のいずれかに示した半導体装置である場合も、同様の効果を奏する。
また、制御装置201が、半導体装置101に代えて、実施の形態7から実施の形態9のいずれかに記載した半導体装置を備える場合、制御装置201は、端子台14の振動や熱変形によって生じる外部応力をリードフレーム5の屈曲部11または湾曲部によって低減または遮断する。そして、制御装置201は、半導体素子4の致命的な故障を回避する。
<実施の形態11>
本実施の形態11における制御装置について説明する。図11は、本実施の形態11における制御装置202を示す図である。
本実施の形態11における制御装置について説明する。図11は、本実施の形態11における制御装置202を示す図である。
制御装置202は、実施の形態1に示した半導体装置101と、外部装置とを備える。その外部装置は、コンデンサ15aまたはモーター15bである。制御装置202は、例えば、電気を動力源とする自動車に備えられてもよい。リードフレームの一端5aは、コンデンサ15aと半導体装置101とを接続する配線18とともに、ボルト17によって、端子部7のナットに締結される。同様に、リードフレーム5の一端5aは、モーター15bと半導体装置101とを接続する配線とともに、ボルトによって、端子部7のナットに締結される。また、コンデンサ15aはバッテリー16に接続される。
このような構成を備える制御装置202は、外部装置の振動や熱変形によって生じる外部応力が、端子部7およびリードフレーム5を介して半導体素子4に伝わることを固定部6によって防ぐ。そして、制御装置202は、半導体装置101が備える半導体素子4の致命的な故障を回避する。なお、制御装置202は、半導体装置101が実施の形態2から実施の形態6のいずれかに示した半導体装置である場合も、同様の効果を奏する。
また、制御装置202が、半導体装置101に代えて、実施の形態7から実施の形態9のいずれかに記載した半導体装置を備える場合、制御装置202は、外部装置の振動や熱変形によって生じる外部応力をリードフレーム5の屈曲部11または湾曲部によって低減または遮断する。そして、制御装置202は、半導体素子4の致命的な故障を回避する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本発明は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
1 ベース板、1a ベース板の表面、1b ベース板の裏面、2 絶縁層、3a 接合材、3b 接合材、4 半導体素子、5 リードフレーム、5a リードフレームの一端、5b リードフレームの他端、5c リードフレームの一部、6 固定部、6a ねじ、6b ねじ穴、6c ワッシャ、6d ザグリ穴、6e インサートナット、6f 貫通穴、6g 第1貫通穴、6h 第2貫通穴、6i 嵌合部、7 端子部、8 封止材、9 ハウジング、9a 段差部の表面、9b 段差部の裏面、9c 外面、9d 上面、9e 段差部、9f ハウジング本体、10 突起部、11 屈曲部、12a 溝部、12b 凹部、13 固定材、14 端子台、15a コンデンサ、15bモーター、101 半導体装置、107 半導体装置、201 制御装置、202 制御装置。
Claims (22)
- ベース板(1)と、
前記ベース板(1)上に保持される半導体素子(4)と、
前記ベース板(1)上に配置され、前記半導体素子(4)を内包する枠形状を有するハウジング(9)と、
前記ハウジング(9)の外面(9c)に設けられ、外部装置に接続可能な端子部(7)と、
一端(5a)が前記ハウジング(9)に設けられる前記端子部(7)に接続可能に配置され、他端(5b)が接合材(3b)を介して前記半導体素子(4)上に接続される長尺状のリードフレーム(5)と、
前記ハウジング(9)内に配置され、前記ハウジング(9)内の前記リードフレーム(5)と前記半導体素子(4)とを封止する封止材(8)と、
前記リードフレーム(5)の一部(5c)を前記ハウジング(9)内において固定する固定部(6)とを備える半導体装置。 - 前記固定部(6)は、前記ハウジング(9)よりも内側の前記ベース板(1)上に配置される請求項1に記載の半導体装置。
- 前記固定部(6)は、前記ベース板(1)の表面(1a)から突出する突起部(10)に設けられるネジ穴(6b)とネジ(6a)とを含み、
前記リードフレーム(5)の前記一部(5c)は、前記ネジ穴(6b)と締結する前記ネジ(6a)によって前記突起部(10)に固定される請求項2に記載の半導体装置。 - 前記固定部(6)は、ワッシャ(6c)をさらに含む請求項3に記載の半導体装置。
- 前記固定部(6)は、前記ベース板(1)の表面(1a)から突出する突起部(10)に設けられる嵌合部(6i)を含み、
前記リードフレーム(5)の前記一部(5c)は、前記嵌合部(6i)に嵌合して前記突起部(10)に固定される請求項2に記載の半導体装置。 - 前記ハウジング(9)は、前記枠形状を有するハウジング本体(9f)と、前記ハウジング本体(9f)の内側に配置され、前記ハウジング本体(9f)よりも高さが低い段差部(9e)とを含み、
前記固定部(6)は、前記段差部(9e)に配置される請求項1に記載の半導体装置。 - 前記固定部(6)は、前記段差部(9e)に設けられるネジ穴(6b)とネジ(6a)とを含み、
前記リードフレーム(5)の前記一部(5c)は、前記ネジ穴(6b)と締結する前記ネジ(6a)によって前記段差部(9e)に固定される請求項6に記載の半導体装置。 - 前記固定部(6)は、ネジ(6a)と、ネジ穴(6b)と貫通穴(6f)とを含み、
前記貫通穴(6f)は、前記段差部(9e)の表面(9a)と裏面(9b)との間を貫通し、
前記ネジ穴(6b)は、前記段差部(9e)の前記裏面(9b)に開口する前記貫通穴(6f)の位置に対応して前記ベース板(1)の表面(1a)に設けられ、
前記リードフレーム(5)の前記一部(5c)は、前記貫通穴(6f)を介して前記ネジ穴(6b)と締結する前記ネジ(6a)によって固定される請求項6に記載の半導体装置。 - 前記固定部(6)は、ワッシャをさらに含む請求項7または請求項8に記載の半導体装置。
- 前記固定部(6)は、ネジ(6a)とネジ穴(6b)と第1貫通穴(6g)と第2貫通穴(6h)とを含み、
前記第1貫通穴(6g)は、前記段差部(9e)の表面(9a)と裏面(9b)との間を貫通し、
前記第2貫通穴(6h)は、前記段差部(9e)の前記裏面(9b)に開口する前記第1貫通穴(6g)の位置に対応して前記ベース板(1)の表面(1a)と裏面(1b)との間を貫通し、
前記ネジ穴(6b)は、前記第1貫通穴(6g)と前記第2貫通穴(6h)との位置に対応して前記リードフレーム(5)の前記一部(5c)に設けられ、
前記リードフレーム(5)の前記一部(5c)は、前記ベース板(1)の裏面(1b)側に頭部が配置され前記第1貫通穴(6g)と前記第2貫通穴(6h)とを介して前記ネジ穴(6b)に締結する前記ネジ(6a)によって固定される請求項6に記載の半導体装置。 - 前記固定部(6)は、前記段差部(9e)に設けられる嵌合部(6i)を含み、
前記リードフレーム(5)の前記一部(5c)は、前記嵌合部(6i)に嵌合して前記段差部(9e)に固定される請求項6に記載の半導体装置。 - 前記リードフレーム(5)と前記ハウジング(9)とは一体物ではない請求項1から請求項11のいずれか一項に記載の半導体装置。
- 請求項1から請求項12のいずれか一項に記載の半導体装置と、
前記半導体装置の前記端子部(7)に接続し、前記半導体装置と前記外部装置との接続を中継可能な端子台(14)とを備え、
前記半導体装置の前記リードフレーム(5)の前記一端(5a)は、前記端子部(7)を介して前記端子台(14)に接続される制御装置。 - 請求項1から請求項12のいずれか一項に記載の半導体装置と、
前記外部装置とを備え、
前記半導体装置の前記リードフレーム(5)の前記一端(5a)と前記外部装置(14)とは、前記端子部(7)にて接続され、
前記外部装置がコンデンサ(15a)またはモーター(15b)である制御装置。 - 請求項1から請求項12のいずれか一項に記載の半導体装置の製造方法であって、
前記枠形状を有する前記ハウジング(9)を準備する工程と、
前記ハウジング(9)とは別に、前記リードフレーム(5)を準備する工程と、
前記ベース板(1)と、前記ベース板(1)上に保持された前記半導体素子(4)とを準備する工程と、
前記枠形状が前記半導体素子(4)を内包するよう前記ハウジング(9)を前記ベース板(1)上に配置する工程と、
前記リードフレーム(5)の前記一端(5a)を前記ハウジング(9)の前記外面(9c)に設けられた前記端子部(7)に接続可能に配置し、かつ、前記リードフレーム(5)の前記他端(5b)を前記半導体素子(4)上に接合する工程と、
前記リードフレーム(5)の前記一部(5c)を前記ハウジング(9)内において前記固定部(6)に固定する工程と、
前記ハウジング(9)内に、前記リードフレーム(5)と前記半導体素子(4)とを封止する前記封止材(8)を注入する工程とを備える半導体装置の製造方法。 - ベース板(1)と、
前記ベース板(1)上に保持される半導体素子(4)と、
前記ベース板(1)上に配置され、前記半導体素子(4)を内包する枠形状を有するハウジング(9)と、
前記ハウジング(9)の外面(9c)に設けられ、外部装置に接続可能な端子部(7)と、
一端(5a)が前記ハウジング(9)に設けられる前記端子部(7)に接続可能に配置され、他端(5b)が接合材(3b)を介して前記半導体素子(4)上に接続される長尺状のリードフレーム(5)と、
前記ハウジング(9)内に配置され、前記ハウジング(9)内の前記リードフレーム(5)と前記半導体素子(4)とを封止する封止材(8)とを備え、
前記リードフレーム(5)は、前記ハウジング(9)内において、一部が凸状または凹状に屈曲する屈曲部(11)または一部が凸状または凹状に湾曲する湾曲部を含む半導体装置。 - 前記ハウジング(9)は、前記枠形状を有するハウジング本体(9f)と、前記ハウジング本体(9f)の内側に配置され、前記ハウジング本体(9f)よりも高さが低い段差部(9e)とを含み、
前記段差部(9e)は、前記屈曲部(11)または前記湾曲部を収容する溝部(12a)を含み、
前記リードフレーム(5)の前記屈曲部(11)または前記湾曲部の少なくとも一部が、前記溝部(12a)の内壁に接して固定される請求項16に記載の半導体装置。 - 前記ハウジング(9)は、前記枠形状を有するハウジング本体(9f)と、前記ハウジング本体(9f)の内側に配置され、前記ハウジング本体(9f)よりも高さが低い段差部(9e)とを含み、
前記段差部(9e)は、前記リードフレーム(5)の前記屈曲部(11)または前記湾曲部の少なくとも一部が配置される凹部(12b)と、
前記凹部(12b)内に配置され、前記屈曲部(11)または前記湾曲部を封止して固定する固定材(13)とをさらに含む請求項16に記載の半導体装置。 - 前記リードフレーム(5)と前記ハウジング(9)とは一体物ではない請求項16から請求項18のいずれか一項に記載の半導体装置。
- 請求項16から請求項19のいずれか一項に記載の半導体装置と、
前記半導体装置の前記端子部(7)に接続し、前記半導体装置と前記外部装置との接続を中継可能な端子台(14)とを備え、
前記半導体装置の前記リードフレーム(5)の前記一端(5a)は、前記端子部(7)を介して前記端子台(14)に接続される制御装置。 - 請求項16から請求項19のいずれか一項に記載の半導体装置と、
前記外部装置とを備え、
前記半導体装置の前記リードフレーム(5)の前記一端(5a)と前記外部装置(14)とは、前記端子部(7)にて接続され、
前記外部装置がコンデンサ(15a)またはモーター(15b)である制御装置。 - 請求項16から請求項19のいずれか一項に記載の半導体装置の製造方法であって、
前記枠形状を有する前記ハウジング(9)を準備する工程と、
前記ハウジング(9)とは別に、前記リードフレーム(5)を準備する工程と、
前記ベース板(1)と、前記ベース板(1)上に保持された前記半導体素子(4)とを準備する工程と、
前記枠形状が前記半導体素子(4)を内包するよう前記ハウジング(9)を前記ベース板(1)上に配置する工程と、
前記リードフレーム(5)の前記一端(5a)を前記ハウジング(9)の前記外面(9c)に設けられた前記端子部(7)に接続可能に配置し、かつ、前記リードフレーム(5)の前記他端(5b)を前記半導体素子(4)上に接合する工程と、
前記ハウジング(9)内に、前記リードフレーム(5)と前記半導体素子(4)とを封止する前記封止材(8)を注入する工程とを備え、
前記リードフレーム(5)を準備する工程は、前記ハウジング(9)内において、一部が凸状または凹状に屈曲する屈曲部(11)または一部が凸状または凹状に湾曲する湾曲部を含む前記リードフレーム(5)を準備することを含む半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018553515A JP6719585B2 (ja) | 2016-11-29 | 2016-11-29 | 半導体装置、制御装置および半導体装置の製造方法 |
CN201680091136.5A CN109997221B (zh) | 2016-11-29 | 2016-11-29 | 半导体装置、控制装置以及半导体装置的制造方法 |
PCT/JP2016/085263 WO2018100600A1 (ja) | 2016-11-29 | 2016-11-29 | 半導体装置、制御装置および半導体装置の製造方法 |
DE112016007485.9T DE112016007485T5 (de) | 2016-11-29 | 2016-11-29 | Halbleitervorrichtung, Steuervorrichtung, und Verfahren zur Herstellung der Halbleitervorrichtung |
US16/348,513 US11063004B2 (en) | 2016-11-29 | 2016-11-29 | Semiconductor device, control device, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/085263 WO2018100600A1 (ja) | 2016-11-29 | 2016-11-29 | 半導体装置、制御装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2018100600A1 true WO2018100600A1 (ja) | 2018-06-07 |
Family
ID=62242573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/085263 WO2018100600A1 (ja) | 2016-11-29 | 2016-11-29 | 半導体装置、制御装置および半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11063004B2 (ja) |
JP (1) | JP6719585B2 (ja) |
CN (1) | CN109997221B (ja) |
DE (1) | DE112016007485T5 (ja) |
WO (1) | WO2018100600A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020113611A (ja) * | 2019-01-10 | 2020-07-27 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP7456292B2 (ja) | 2020-05-29 | 2024-03-27 | 富士電機株式会社 | 半導体モジュール |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019021507A1 (ja) * | 2017-07-28 | 2019-01-31 | 三菱電機株式会社 | 半導体装置及び半導体モジュール |
CN111326370A (zh) * | 2020-02-29 | 2020-06-23 | 布鲁斯凯技术公司 | 继电器控制系统 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63240056A (ja) * | 1986-12-18 | 1988-10-05 | セミクロン エレクトロニク ゲーエムベーハー | 半導体組立ユニット |
JPH0766340A (ja) * | 1993-08-30 | 1995-03-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH07153907A (ja) * | 1993-11-29 | 1995-06-16 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
JP2000124398A (ja) * | 1998-10-16 | 2000-04-28 | Mitsubishi Electric Corp | パワー半導体モジュール |
WO2000068992A1 (en) * | 1999-05-11 | 2000-11-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2004349486A (ja) * | 2003-05-22 | 2004-12-09 | Toyota Industries Corp | 非絶縁型半導体装置 |
JP2006032392A (ja) * | 2004-07-12 | 2006-02-02 | Mitsubishi Electric Corp | 半導体装置 |
JP2013115958A (ja) * | 2011-11-30 | 2013-06-10 | Honda Motor Co Ltd | パワーコントロールユニット |
JP2015046416A (ja) * | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
US20150156909A1 (en) * | 2013-11-29 | 2015-06-04 | Samsung Electro-Mechanics Co., Ltd. | Power semiconductor module |
WO2015152373A1 (ja) * | 2014-04-03 | 2015-10-08 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002110462A (ja) * | 2000-10-03 | 2002-04-12 | Sanyo Electric Co Ltd | 固体電解コンデンサ |
DE10232566B4 (de) * | 2001-07-23 | 2015-11-12 | Fuji Electric Co., Ltd. | Halbleiterbauteil |
JP4453498B2 (ja) * | 2004-09-22 | 2010-04-21 | 富士電機システムズ株式会社 | パワー半導体モジュールおよびその製造方法 |
JP2007142138A (ja) | 2005-11-18 | 2007-06-07 | Mitsubishi Electric Corp | 半導体装置 |
JP4985116B2 (ja) | 2007-03-08 | 2012-07-25 | 富士電機株式会社 | 半導体装置およびその製造方法 |
EP2120263A4 (en) * | 2007-11-30 | 2010-10-13 | Panasonic Corp | BASE PLATE FOR A HITZEABLEITENDE STRUCTURE, MODULE WITH THE BASE PLATE FOR THE HITZEABLEITENDE STRUCTURE AND METHOD FOR THE PRODUCTION OF THE BASE PLATE FOR THE HITZEABLEITENDE STRUCTURE |
JP5557441B2 (ja) * | 2008-10-31 | 2014-07-23 | 日立オートモティブシステムズ株式会社 | 電力変換装置および電動車両 |
WO2012046578A1 (ja) * | 2010-10-07 | 2012-04-12 | 日産自動車株式会社 | 半導体装置及び半導体装置の生産方法 |
CN103515364A (zh) * | 2012-06-29 | 2014-01-15 | 三星电机株式会社 | 电源模块封装和用于制造电源模块封装的方法 |
KR101443985B1 (ko) * | 2012-12-14 | 2014-11-03 | 삼성전기주식회사 | 전력 모듈 패키지 |
WO2016031462A1 (ja) * | 2014-08-28 | 2016-03-03 | 富士電機株式会社 | パワー半導体モジュール |
-
2016
- 2016-11-29 CN CN201680091136.5A patent/CN109997221B/zh active Active
- 2016-11-29 JP JP2018553515A patent/JP6719585B2/ja active Active
- 2016-11-29 DE DE112016007485.9T patent/DE112016007485T5/de active Pending
- 2016-11-29 WO PCT/JP2016/085263 patent/WO2018100600A1/ja active Application Filing
- 2016-11-29 US US16/348,513 patent/US11063004B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63240056A (ja) * | 1986-12-18 | 1988-10-05 | セミクロン エレクトロニク ゲーエムベーハー | 半導体組立ユニット |
JPH0766340A (ja) * | 1993-08-30 | 1995-03-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH07153907A (ja) * | 1993-11-29 | 1995-06-16 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
JP2000124398A (ja) * | 1998-10-16 | 2000-04-28 | Mitsubishi Electric Corp | パワー半導体モジュール |
WO2000068992A1 (en) * | 1999-05-11 | 2000-11-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
JP2004349486A (ja) * | 2003-05-22 | 2004-12-09 | Toyota Industries Corp | 非絶縁型半導体装置 |
JP2006032392A (ja) * | 2004-07-12 | 2006-02-02 | Mitsubishi Electric Corp | 半導体装置 |
JP2013115958A (ja) * | 2011-11-30 | 2013-06-10 | Honda Motor Co Ltd | パワーコントロールユニット |
JP2015046416A (ja) * | 2013-08-27 | 2015-03-12 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
US20150156909A1 (en) * | 2013-11-29 | 2015-06-04 | Samsung Electro-Mechanics Co., Ltd. | Power semiconductor module |
WO2015152373A1 (ja) * | 2014-04-03 | 2015-10-08 | 三菱電機株式会社 | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020113611A (ja) * | 2019-01-10 | 2020-07-27 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP7278077B2 (ja) | 2019-01-10 | 2023-05-19 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP7456292B2 (ja) | 2020-05-29 | 2024-03-27 | 富士電機株式会社 | 半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP6719585B2 (ja) | 2020-07-08 |
US11063004B2 (en) | 2021-07-13 |
CN109997221A (zh) | 2019-07-09 |
DE112016007485T5 (de) | 2019-08-22 |
US20200058600A1 (en) | 2020-02-20 |
CN109997221B (zh) | 2024-03-12 |
JPWO2018100600A1 (ja) | 2019-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018100600A1 (ja) | 半導体装置、制御装置および半導体装置の製造方法 | |
CN104425471B (zh) | 半导体装置及半导体装置的制造方法 | |
WO2014038066A1 (ja) | パワー半導体装置 | |
US9763344B2 (en) | Electronic module for a control unit | |
JP6750416B2 (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP2020522897A (ja) | パワー半導体モジュール | |
WO2004112129A1 (ja) | 電子装置 | |
KR20080035210A (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
JP6870249B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2014148019A1 (ja) | 半導体装置およびその製造方法 | |
JP2008026183A (ja) | Ic一体型加速度センサ | |
CN109757119B (zh) | 半导体装置 | |
JP6567957B2 (ja) | パワー半導体モジュールの製造方法 | |
US20170354036A1 (en) | Electronic Assembly and Method for the Production thereof | |
JP2008147432A (ja) | 電子回路装置及び電力変換装置及び電子回路装置の製造方法 | |
JP2008130879A (ja) | 電子装置 | |
JP6928129B2 (ja) | 電力変換装置 | |
JP2007214186A (ja) | モールドパッケージおよびその製造方法 | |
WO2015052880A1 (ja) | 半導体装置及びその製造方法 | |
JP2004158700A (ja) | 電子制御装置およびその製造方法 | |
JPH0982848A (ja) | ハイブリッドic半導体装置 | |
JP5742623B2 (ja) | 半導体装置 | |
JP2006339631A (ja) | 電子部品アセンブリの製造方法及び対応する電子部品アセンブリ | |
JP6532520B1 (ja) | 電気接続部品 | |
JP2015032705A (ja) | モールドパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENP | Entry into the national phase |
Ref document number: 2018553515 Country of ref document: JP Kind code of ref document: A |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16922778 Country of ref document: EP Kind code of ref document: A1 |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 16922778 Country of ref document: EP Kind code of ref document: A1 |