JPWO2018100600A1 - 半導体装置、制御装置および半導体装置の製造方法 - Google Patents

半導体装置、制御装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2018100600A1
JPWO2018100600A1 JP2018553515A JP2018553515A JPWO2018100600A1 JP WO2018100600 A1 JPWO2018100600 A1 JP WO2018100600A1 JP 2018553515 A JP2018553515 A JP 2018553515A JP 2018553515 A JP2018553515 A JP 2018553515A JP WO2018100600 A1 JPWO2018100600 A1 JP WO2018100600A1
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
housing
base plate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018553515A
Other languages
English (en)
Other versions
JP6719585B2 (ja
Inventor
貴彦 村上
貴彦 村上
新 飯塚
新 飯塚
亮司 村井
亮司 村井
安東　勝治
勝治 安東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018100600A1 publication Critical patent/JPWO2018100600A1/ja
Application granted granted Critical
Publication of JP6719585B2 publication Critical patent/JP6719585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/0094—Structural association with other electrical or electronic devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H02K11/33—Drive circuits, e.g. power electronics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws

Abstract

本発明は、リードフレームを介して半導体チップに伝達される外部応力の低減が可能な半導体装置の提供を目的とする。本発明に係る半導体装置は、ベース板と、ベース板上に保持される半導体素子と、ベース板上に配置され、半導体素子を内包する枠形状を有するハウジングと、ハウジングの外面に設けられ、外部装置に接続可能な端子部と、一端がハウジングに設けられる端子部に接続可能に配置され、他端が接合材を介して半導体素子上に接続される長尺状のリードフレームと、ハウジング内に配置され、ハウジング内のリードフレームと半導体素子とを封止する封止材と、リードフレームの一部を、ハウジング内において、ベース板またはハウジングに固定する固定部とを備える。

Description

本発明は、半導体装置、制御装置および半導体装置の製造方法に関し、特にパッケージング技術にする。
半導体素子のパッケージング技術には、半導体チップと板状のリードフレームとを直接接合するダイレクトリードボンディングがある（例えば特許文献１）。ダイレクトリードボンディングによってモジュール化された半導体装置は、従来よりも電力損失が小さい。
特許文献２には、ハウジング内に配置した半導体チップに、ボンディングワイヤを接続した後、そのハウジング内を樹脂で封止してモジュール化される半導体装置が開示されている。そのような半導体装置が備えるリードフレームは、樹脂製のハウジングと一体に成形された部品ではない。
特開２００７−１４２１３８号公報 特許第４９８５１１６号公報
リードフレームがハウジングと一体成形されていない半導体装置において、そのリードフレームがダイレクトリードボンディングによって半導体チップに接合された場合、リードフレームは半導体チップとの接合部でしか保持されない。このような半導体装置に外部から応力が加わると、その応力はリードフレームを介して半導体チップに伝わる。外部応力は、半導体チップや接合層にクラック等を生じさせ、その結果、半導体装置の信頼性が低下する。
本発明は、以上のような課題を解決するためになされたものであり、リードフレームを介して半導体素子に伝達される外部応力を低減し、信頼性が向上する半導体装置の提供を目的とする。
本発明に係る半導体装置は、ベース板と、ベース板上に保持される半導体素子と、ベース板上に配置され、半導体素子を内包する枠形状を有するハウジングと、ハウジングの外面に設けられ、外部装置に接続可能な端子部と、一端がハウジングに設けられる端子部に接続可能に配置され、他端が接合材を介して半導体素子上に接続される長尺状のリードフレームと、ハウジング内に配置され、ハウジング内のリードフレームと半導体素子とを封止する封止材と、リードフレームの一部を、ハウジング内において、ベース板またはハウジングに固定する固定部とを備える。
本発明によれば、リードフレームを介して半導体素子に伝達される外部応力を低減し、信頼性が向上する半導体装置の提供が可能となる。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
実施の形態１における半導体装置の断面図である。 実施の形態２における半導体装置の断面図である。 実施の形態３における半導体装置の断面図である。 実施の形態４における半導体装置の断面図である。 実施の形態５における半導体装置の断面図である。 実施の形態６における半導体装置の断面図である。 実施の形態７における半導体装置の断面図である。 実施の形態８における半導体装置の断面図である。 実施の形態９における半導体装置の断面図である。 実施の形態１０における制御装置を示す図である。 実施の形態１１における制御装置を示す図である。
本発明に係る半導体装置の実施の形態を説明する。
＜実施の形態１＞
図１は、本実施の形態１における半導体装置１０１の断面図である。半導体装置１０１は、ベース板１と、そのベース板１の表面１ａに絶縁層２と接合材３ａとを介して保持される半導体素子４とを備える。ベース板１は、本実施の形態１においては、金属板であり、例えば、Ｃｕ、ＡｌまたはＣｕを主成分とする合金などを含む。ベース板１は、例えば、ヒートシンクである。絶縁層２は、例えば表面に回路パターンが配置された絶縁性の基板であり、例えば実装基板である。接合材３ａは、絶縁層２と半導体素子４とを接合する。接合材３ａは、例えばはんだである。半導体素子４は、例えばＳｉＣまたはＧａＮを主成分に有するパワー半導体チップである。なお、図１示す半導体装置１０１は、ベース板１の面内に２つの絶縁層２を含み、各々の絶縁層２上に、２個ずつの半導体素子４が配置される。図１に示すその半導体装置１０１は一例であり、絶縁層２および半導体素子４の配置個数および配置は、これらに限定されない。
半導体装置１０１は、平面視において枠形状を有し、半導体素子４を内包してベース板１上に配置されるハウジング９をさらに備える。ハウジング９の上面９ｄは半導体素子４の表面よりも高い位置にある。ハウジング９は絶縁体であり、例えば、樹脂からなる。ハウジング９の外面９ｃには外部装置に接続可能な端子部７が配置される。本実施の形態１においては、端子部７はハウジング９の上面９ｄに配置される。端子部７は、本実施の形態１においてはナットであり、例えばボルト等によって外部装置に接続する配線を締結可能である。
半導体装置１０１は、長尺状のつまり板状のリードフレーム５をさらに備える。リードフレーム５の一端５ａは、ハウジング９の端子部７に接続可能に配置される。そのリードフレーム５の一端５ａは、端子部７に必ずしも固定されていなくても良い。例えば、端子部７がナットである場合、リードフレームの一端５ａは、外部装置に接続する配線とともにボルトによって端子部７のナットに締結可能なように配置される。または例えば、リードフレームの一端５ａは、予め端子部７に接触して配置されても良い。リードフレーム５の他端５ｂは、接合材３ｂを介して半導体素子４の表面に接続される。本実施の形態１においては、半導体装置１０１は２つのリードフレーム５を備え、各々のリードフレーム５は、２個の半導体素子４に接続される。上述したように図１に示す半導体装置１０１は一例であり、リードフレーム５の設置個数および１個のリードフレーム５に接続される半導体素子４の個数は、これらに限定されない。すなわち、リードフレーム５の他端５ｂは、少なくとも１つの半導体素子４の表面に接続する。
また、半導体装置１０１は、リードフレーム５の一部５ｃをハウジング９内に、つまりハウジング９の枠形状に囲まれた空間内に固定する。リードフレーム５の一部５ｃは、リードフレームの一端５ａとリードフレームの他端５ｂとの間に位置する。そのリードフレーム５の一部５ｃは、半導体装置１０１が備える固定部６によって固定される。本実施の形態１において、その固定部６は、ハウジング９よりも内側のベース板１上に配置される。また、固定部６は、ベース板１の表面１ａから突出する突起部１０つまりボスと、その突起部１０に設けられるネジ穴６ｂと、そのネジ穴６ｂに締結するネジ６ａとを含む。突起部１０は、例えばベース板１と同じ金属からなる。リードフレーム５の一部５ｃは、ネジ穴６ｂと締結するネジ６ａによって突起部１０に固定される。なお、半導体装置１０１は、１個のリードフレーム５に対し、少なくとも１個の固定部６を備える。つまり、半導体装置１０１は、１個のリードフレーム５を固定する２個以上の固定部６を備えてもよい。
リードフレーム５は、突起部１０またはベース板１と電気的に絶縁される。半導体装置１０１は、固定部６とリードフレーム５の一部５ｃとの間または突起部１０とリードフレーム５の一部５ｃとの間に絶縁部材（図示せず）を含む。その絶縁部材とは、樹脂製のワッシャや絶縁性を有するフィルム等である。なお、絶縁性のフィルムは、例えばリードフレーム５の一部５ｃにコーディングにより形成される。また、例えば、リードフレーム５の一部５ｃに設けられたネジ６ａを通すための穴の直径は、ネジ６ａの直径よりも大きく、リードフレーム５の一部５ｃはネジ６ａに接触しない。または、例えば、ネジ６ａは樹脂等の絶縁体からなり、リードフレーム５の一部５ｃとネジ６ａが接触したとしても電気的に絶縁される。
本実施の形態１においては、突起部１０に固定されるリードフレーム５の一部５ｃと、半導体素子４に接続するリードフレーム５の他端５ｂとは、ベース板１の表面１ａからの高さが同じであり、それらは平面で接続される。
ハウジング９に内包されるリードフレーム５と半導体素子４とは、封止材８によって封止される。封止材８は、ベース板１が底部をなしかつハウジング９が側壁をなす容器形状内に配置される。
また、半導体装置１０１が備えるリードフレーム５とハウジング９とは、一体物ではなく、別個の部材である。リードフレーム５とハウジング９とは、インサート成形によって作製された一体成形品ではない。つまり、リードフレーム５とハウジング９とは、例えば、ハウジング９を構成する樹脂によってリードフレーム５がハウジング９に固定された一体成形品ではない。その半導体装置１０１の製造方法は、枠形状を有するハウジング９を準備する工程と、ハウジング９とは別にリードフレーム５を準備する工程とを含む。また、本実施の形態１において、半導体装置１０１の製造方法は、固定部６がハウジング９よりも内側に配置されたベース板１を準備する工程を含む。半導体装置１０１の製造方法は、ベース板１上に保持された半導体素子４を準備する工程と、枠形状が半導体素子４を内包するようハウジング９をベース板１上に配置する工程と、リードフレーム５の一端５ａをハウジング９の外面９ｃに設けられた端子部７に接続可能に配置し、かつ、リードフレーム５の他端５ｂを半導体素子４上に接合する工程と、リードフレーム５の一部５ｃを固定部６に固定する工程と、ハウジング９内のリードフレーム５と半導体素子４とを封止する封止材８を注入する工程とを含む。
（効果）
半導体装置１０１の端子部７に外部装置（図示せず）、例えば端子台、コンデンサ、モーターなどを接続した場合、それら外部装置の振動や熱変形によって生じる外部応力が、リードフレーム５に加わる。本実施の形態１の半導体装置１０１は、リードフレーム５を伝って入力される外部応力を固定部６にて遮断する。つまり、半導体装置１０１は、固定部６よりもリードフレーム５の先端方向に位置する半導体素子４に入力される外部応力を緩和する。半導体装置１０１は、想定外の外部応力がリードフレーム５に入力されたとしても、その応力によって半導体素子４または接合材３ｂにクラック等の欠陥が生じることを防ぐ。そして、半導体装置１０１は、半導体素子４の致命的な故障を回避する。
以上をまとめると、本実施の形態１における半導体装置１０１は、ベース板１と、ベース板１上に保持される半導体素子４と、ベース板１上に配置され、半導体素子４を内包する枠形状を有するハウジング９と、ハウジング９の外面９ｃに設けられ、外部装置に接続可能な端子部７と、一端５ａがハウジング９に設けられる端子部７に接続可能に配置され、他端５ｂが接合材３ｂを介して半導体素子４上に接続される長尺状のリードフレーム５と、ハウジング９内に配置され、ハウジング９内のリードフレーム５と半導体素子４とを封止する封止材８と、リードフレーム５の一部５ｃをハウジング９内において固定する固定部６とを備える。
以上のような構成を備える半導体装置１０１は、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を固定部６にて遮断する。従来の半導体装置は、リードフレームが半導体素子との接合部でしか固定されていなかったため、外部応力が、直接、その半導体素子に入力されていた。本実施の形態１に示す半導体装置１０１は、外部応力を固定部６にて減衰させる。その結果、半導体素子４に伝わる外部応力は低減される。半導体装置１０１は、外部応力によって半導体素子４または接合材３ｂにクラック等の欠陥が生じることを防ぐ。そして、半導体装置１０１は、半導体素子４の致命的な故障を回避する。
また、半導体装置１０１が備える固定部６は、ハウジング９よりも内側のベース板１上に配置される。固定部６は、ベース板１の表面１ａから突出する突起部１０に設けられるネジ穴６ｂと、ネジ６ａとを含む。リードフレーム５の一部５ｃは、ネジ穴６ｂと締結するネジ６ａによって突起部１０に固定される。
本実施の形態１において、ベース板１および突起部１０は、金属である。半導体装置１０１は、強度のある突起部１０およびベース板１にてリードフレーム５を保持する。半導体装置１０１は、想定外の外部応力がリードフレーム５に入力されたとしても、固定部６にてその応力を減衰または遮断する。そして、固定部６は、半導体素子４にその外部応力が伝わることを防ぐ。半導体装置１０１は、半導体素子４の致命的な故障を回避する。なお、半導体装置１０１が、１個のリードフレーム５に対し、２個以上の固定部６を備える場合、より強力に外部応力を減衰または遮断する。
また、半導体装置１０１が備えるリードフレーム５とハウジング９とは一体物ではない。従来、リードフレームとハウジングが一体物でない半導体装置において、リードフレームは、その他端が半導体素子に接合する部分でしか固定されなかった。本実施の形態１の半導体装置１０１は、ハウジング９と一体でないリードフレーム５を、半導体素子４との接合部だけでなく、突起部１０に設けた固定部６においても固定する。そして、半導体装置１０１は、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を固定部６にて遮断する。半導体装置１０１は、半導体素子４の致命的な故障を回避する。
また、半導体装置１０１が備える固定部６に固定されるリードフレーム５の一部５ｃと、半導体素子４に接続するリードフレーム５の他端５ｂとは、ベース板１の表面１ａからの高さが同じであり、それらは平面で接続される。このような構成を備える半導体装置１０１は、リードフレーム５と半導体素子４とを確実な接触状態を保って固定し、かつ、外部から入力される応力を遮断する。
本実施の形態１における半導体装置１０１の製造方法は、枠形状を有するハウジング９を準備する工程と、ハウジング９とは別にリードフレーム５を準備する工程とを含む。また、半導体装置１０１の製造方法は、ベース板１と、ベース板１上に保持された半導体素子４を準備する工程と、枠形状が半導体素子４を内包するようハウジング９をベース板１上に配置する工程と、リードフレーム５の一端５ａをハウジング９の外面９ｃに設けられた端子部７に接続可能に配置し、かつ、リードフレーム５の他端５ｂを半導体素子４上に接合する工程と、リードフレーム５の一部５ｃを固定部６に固定する工程と、ハウジング９内のリードフレーム５と半導体素子４とを封止する封止材８を注入する工程とを含む。
従来、リードフレームとハウジングが一体物でない半導体装置において、リードフレームは、その他端が半導体素子に接合する部分でしか固定されなかった。本実施の形態１の半導体装置１０１の製造方法によれば、半導体装置１０１は、ハウジング９と一体でないリードフレーム５を、半導体素子４との接合部だけでなく、突起部１０に設けた固定部６においても固定する。そして、半導体装置１０１は、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を固定部６にて遮断する。半導体装置１０１は、半導体素子４の致命的な故障を回避する。
＜実施の形態２＞
実施の形態２における半導体装置について説明する。なお、実施の形態１と同様の構成および動作、効果については説明を省略する。
図２は、本実施の形態２における半導体装置１０２の断面図である。半導体装置１０２は、実施の形態１に記載した半導体装置１０１と固定部６が異なる。ハウジング９は、枠形状を有するハウジング本体９ｆと、ハウジング本体９ｆの内側に配置されハウジング本体９ｆよりも高さが低い段差部９ｅとを含む。固定部６は、段差部９ｅに設けられるネジ穴６ｂおよびネジ６ａである。
ネジ穴６ｂは、樹脂製の段差部９ｅに設けられるザグリ穴６ｄの内部に配置された金属製のナットからなる。ナットは、例えばインサートナット６ｅ（ダッチビット、または、Ｔｈｒｅａｄｅｄ ｉｎｓｅｒｔともいう）である。リードフレーム５の一部５ｃは、ネジ穴６ｂと締結するネジ６ａによってハウジング９の段差部９ｅに固定される。
また、半導体装置１０２が備えるリードフレーム５とハウジング９とは、一体物ではなく、別個の部材である。つまり、半導体装置１０２の製造方法は、半導体素子４を内包する枠形状を有するハウジング９を準備する工程と、ハウジング９とは別にリードフレーム５を準備する工程とを含む。また、本実施の形態２において、半導体装置１０２の製造方法は、固定部６がハウジング本体９ｆの内側の段差部９ｅに配置されたハウジング９を準備する工程を含む。また、その製造方法において、インサートナット６ｅをザグリ穴６ｄに圧入する工程を含む。
（効果）
以上をまとめると、本実施の形態２における半導体装置１０２が備えるハウジング９は、枠形状を有するハウジング本体９ｆと、ハウジング本体９ｆの内側に配置され、ハウジング本体９ｆよりも高さが低い段差部９ｅとを含む。固定部６は、段差部９ｅに配置される。半導体装置１０２は、リードフレーム５の一部５ｃをハウジング９の段差部９ｅに固定する。このような構成を備える半導体装置１０２は、半導体素子４が保持されるベース板１とは別の部材であるハウジング９にて、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を受け遮断する。よって、半導体素子４に加わる応力はさらに低減される。半導体装置１０２は、外部応力によって半導体素子４または接合材３ｂにクラック等の欠陥が生じることを防ぐ。そして、半導体装置１０２は、半導体素子４の致命的な故障を回避する。
また、半導体装置１０２が備える固定部６は、段差部９ｅに設けられるネジ穴６ｂとネジ６ａとを含み、リードフレーム５の一部５ｃは、ネジ穴６ｂと締結するネジ６ａによって段差部９ｅに固定される。このような構成を備える半導体装置１０２は、半導体素子４が保持されるベース板１とは別の部材であるハウジング９にて、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を受け遮断する。よって、半導体装置１０２は、外部応力による半導体素子４の致命的な故障を回避する。
また、半導体装置１０２の固定部６は、図示は省略するが、リードフレーム５の一部５ｃとネジ６ａの頭部との間にワッシャをさらに含んでもよい。このような構成を備える半導体装置１０２は、ネジ締付時のリードフレーム５に対するモーメントを軽減する。また、半導体装置１０２は、ネジ締付時の摩擦力を低減する。
また、半導体装置１０２が備えるリードフレーム５とハウジング９とは一体物ではない。リードフレーム５とハウジング９とが一体物でなく、かつ、リードフレームの一端５ａが端子部７に固定されずに配置される半導体装置においては、リードフレーム５は、その他端５ｂが半導体素子４に接合する部分でしか固定されない。一方で、本実施の形態２における半導体装置１０２は、リードフレーム５を段差部９ｅに設けた固定部６においても固定する。半導体装置１０２は、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を固定部６にて遮断する。半導体装置１０２は、半導体素子４の致命的な故障を回避する。
＜実施の形態３＞
本実施の形態３における半導体装置について説明する。なお、実施の形態１または実施の形態２と同様の構成および動作、効果については説明を省略する。
図３は、本実施の形態３における半導体装置１０３の断面図である。半導体装置１０３は、実施の形態２に記載した半導体装置１０２と固定部６が異なる。半導体装置１０３が備えるハウジング９は、実施の形態２と同様に、ハウジング本体９ｆと段差部９ｅとを含む。段差部９ｅには、その表面９ａと裏面９ｂとの間を貫通する貫通穴６ｆが設けられる。ベース板１の表面１ａには、段差部９ｅの裏面９ｂに開口する貫通穴６ｆの位置に対応してネジ穴６ｂが設けられる。半導体装置１０３が備える固定部６は、その段差部９ｅに設けられる貫通穴６ｆとネジ６ａとネジ穴６ｂとを含む。リードフレーム５の一部５ｃは、貫通穴６ｆを介してネジ穴６ｂと締結するネジ６ａによって固定される。つまり、半導体装置１０３は、固定部６によって、リードフレーム５、ハウジング９およびベース板１を共に固定する。このような構成を備える半導体装置１０３は、実施の形態１または実施の形態２に記載した効果に加えて、組み立てが容易であるという効果を奏する。
また、半導体装置１０３の固定部６は、図示は省略するが、リードフレーム５の一部５ｃとネジ６ａの頭部との間にワッシャをさらに含んでもよい。このような構成により、半導体装置１０３は、ネジ締付時のリードフレーム５に対するモーメントを軽減する。また、半導体装置１０３は、ネジ締付時の摩擦力を低減する。
＜実施の形態４＞
本実施の形態４における半導体装置について説明する。なお、実施の形態１から実施の形態３のいずれかと同様の構成および動作、効果については説明を省略する。
図４は、本実施の形態４における半導体装置１０４の断面図である。半導体装置１０４は、実施の形態３に記載した半導体装置１０３と固定部６が異なる。半導体装置１０４が備えるハウジング９は、実施の形態３と同様に、ハウジング本体９ｆと段差部９ｅとを含む。半導体装置１０４が備える固定部６は、ネジ６ａとネジ穴６ｂと第１貫通穴６ｇと第２貫通穴６ｈとを含む。第１貫通穴６ｇは段差部９ｅに設けられ、段差部９ｅの表面９ａと裏面９ｂとの間を貫通する。また、第２貫通穴６ｈはベース板１に設けられ、段差部９ｅの裏面９ｂに開口する第１貫通穴６ｇの位置に対応してベース板１の表面１ａと裏面１ｂとの間を貫通する。ネジ穴６ｂは、第１貫通穴６ｇと第２貫通穴６ｈとの位置に対応してリードフレーム５の一部５ｃに設けられる。ネジ６ａは、ベース板１の裏面１ｂ側にその頭部が配置され、第１貫通穴６ｇと第２貫通穴６ｈとを介して、リードフレーム５のネジ穴６ｂに締結する。これにより、リードフレーム５の一部５ｃは固定される。このような構成を備える半導体装置１０４は、ねじ締め付け時の回転方向の応力が半導体素子４に入力されない、または、入力されにくい。つまり、半導体装置１０４は、実施の形態３に記載した効果に加えて、半導体素子４に加わる応力をさらに低減する。
＜実施の形態５＞
本実施の形態５における半導体装置について説明する。なお、実施の形態１と同様の構成および動作、効果については説明を省略する。
図５は、本実施の形態５における半導体装置１０５の断面図である。半導体装置１０５が備える固定部６は、実施の形態１に記載した半導体装置１０１と同様に、ハウジング９よりも内側のベース板１上に配置される。ベース板１には、その表面１ａから突出する突起部１０つまりボスが配置される。固定部６は、その突起部１０に設けられる嵌合部６ｉを含む。リードフレーム５の一部５ｃは、嵌合部６ｉに嵌合して突起部１０に固定される。なお、半導体装置１０５の製造方法において、リードフレーム５の一部５ｃは、突起部１０が含む嵌合部６ｉに圧入されて固定される。また、リードフレーム５は、突起部１０またはベース板１と電気的に絶縁される。半導体装置１０５は、固定部６とリードフレーム５の一部５ｃとの間または突起部１０とリードフレーム５の一部５ｃとの間に絶縁部材（図示せず）を含む。
このような構成を備える半導体装置１０５は、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を固定部６にて遮断する。外部応力は固定部６にて減衰し、半導体素子４に伝わる外部応力は低減される。半導体装置１０５は、外部応力によって半導体素子４または接合材３ｂにクラック等の欠陥が生じることを防ぐ。そして、半導体装置１０５は、半導体素子４の致命的な故障を回避する。さらに、半導体装置１０５は、固定部６を設けるための新規部材を追加する必要がなく、コスト低減が可能である。
＜実施の形態６＞
本実施の形態６における半導体装置について説明する。なお、実施の形態２または実施の形態５のいずれかと同様の構成および動作、効果については説明を省略する。
図６は、本実施の形態６における半導体装置１０６の断面図である。半導体装置１０６は、実施の形態５に記載した半導体装置１０５と固定部６が異なる。半導体装置１０６が備えるハウジング９は、枠形状を有するハウジング本体９ｆと、ハウジング本体９ｆの内側に配置されハウジング本体９ｆよりも高さが低い段差部９ｅとを含む。固定部６は段差部９ｅに設けられる嵌合部６ｉを含む。リードフレーム５の一部５ｃは、嵌合部６ｉに嵌合して段差部９ｅに固定される。なお、半導体装置１０６の製造方法において、リードフレーム５の一部５ｃは、突起部１０が含む嵌合部６ｉに圧入されて固定される。
このような構成を備える半導体装置１０６は、半導体素子４が保持されるベース板１とは別の部材であるハウジング９で、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を受け遮断する。半導体装置１０６は、外部応力によって半導体素子４または接合材３ｂにクラック等の欠陥が生じることを防ぐ。そして、半導体装置１０６は、半導体素子４の致命的な故障を回避する。また、半導体装置１０６は、固定部６を設けるための新規部材を追加する必要がなく、その製造コストを低減する。
＜実施の形態７＞
本実施の形態７における半導体装置について説明する。図７は、本実施の形態７における半導体装置１０７の断面図である。
半導体装置１０７は、実施の形態１に記載された半導体装置１０１が備える固定部６以外の構成は、その半導体装置１０１と同様である。すなわち、半導体装置１０７は、ベース板１と、そのベース板１の表面１ａに、絶縁層２と接合材３ａとを介して保持される半導体素子４とを備える。ベース板１は、本実施の形態７においては、金属板である。半導体装置１０７は、枠形状を有し、半導体素子４を内包してベース板１上に配置されるハウジング９をさらに備える。ハウジング９は、例えば、樹脂からなる。ハウジング９の外面９ｃには外部装置に接続可能な端子部７が配置される。本実施の形態７においては、端子部７はハウジング９の上面９ｄに配置される。端子部７は、本実施の形態７においてはナットであり、例えばボルト等によって外部装置に接続する配線を締結可能である。
半導体装置１０７は、長尺状つまり板状のリードフレーム５をさらに備える。リードフレームの一端５ａは、ハウジング９の端子部７に接続可能に配置される。リードフレーム５の一端５ａは、端子部７に必ずしも固定されていなくて良い。例えば、端子部７がナットである場合、リードフレームの一端５ａは、外部装置に接続する配線とともにボルトによって端子部７のナットに締結可能なように配置される。リードフレーム５の他端５ｂは、接合材３ｂを介して半導体素子４の表面に設けられる表面電極に接続される。
半導体装置１０７は、実施の形態１に記載された半導体装置１０１が備える固定部６に代えて、リードフレーム５の一部がハウジング９内において凹状に屈曲する屈曲部１１を含む。図７に示すように、リードフレーム５は、ハウジング９から半導体素子４に至る途中に屈曲部１１を含む。すなわち、屈曲部１１はリードフレームの一端５ａとその他端５ｂとの間に位置する。屈曲部１１は、ベース板１の方向つまり下方向に、コの字型つまりＵ字型を有する。なお、図７に示す屈曲部１１の形状は一例でありそれに限定されない。以下、図示は省略するが、例えば、屈曲部１１は、ベース板１の方向に頂点を有する逆三角形を有していても良い。または例えば、屈曲部１１は、凸状につまり上方向に屈曲する形状を有していてもよい。または例えば、半導体装置１０７は、屈曲部１１に代えて、リードフレーム５の一部が凸状または凹状に湾曲する湾曲部を備えてもよい。つまり、湾曲部は、凸状または凹状の円弧形状からなる。
また、ハウジング９に内包されるリードフレーム５と半導体素子４とは、封止材８によって封止される。封止材８は、ベース板１が底部をなしかつハウジング９が側壁をなす凹型の容器形状内に配置される。
また、半導体装置１０７が備えるリードフレーム５とハウジング９とは、一体物ではなく、別個の部材である。リードフレーム５とハウジング９とは、インサート成形によって作製された一体成形品ではない。つまり、リードフレーム５とハウジング９とは、例えば、ハウジング９を構成する樹脂によってリードフレーム５がハウジング９に固定された一体成形品ではない。半導体装置１０７の製造方法は、枠形状を有するハウジング９を準備する工程と、ハウジング９とは別に、一部が凹状に屈曲する屈曲部１１を含むリードフレーム５を準備する工程とを含む。そして、半導体装置１０７の製造方法は、ベース板１上に保持された半導体素子４を準備する工程と、枠形状が半導体素子４を内包するようハウジング９をベース板１上に配置する工程と、リードフレーム５の一端５ａをハウジング９の外面９ｃに設けられた端子部７に接続可能に配置し、かつ、リードフレーム５の他端５ｂを半導体素子４上に接合する工程と、ハウジング９内のリードフレーム５と半導体素子４とを封止する封止材８を注入する工程とを含む。
（効果）
以上をまとめると、本実施の形態７における半導体装置１０７は、ベース板１と、ベース板１上に保持される半導体素子４と、ベース板１上に配置され、半導体素子４を内包する枠形状を有するハウジング９と、ハウジング９の外面９ｃに設けられ、外部装置に接続可能な端子部７と、一端５ａがハウジング９に設けられる端子部７に接続可能に配置され、他端５ｂが接合材３ｂを介して半導体素子４上に接続される長尺状のリードフレーム５と、ハウジング９内に配置され、ハウジング９内のリードフレーム５と半導体素子４とを封止する封止材８とを備える。リードフレーム５は、ハウジング９内において、一部が凹状に屈曲する屈曲部１１を含む。
このような構成を備える半導体装置１０７は、剛性が周囲に比べて弱い屈曲部１１で、端子部７またはリードフレーム５の一端５ａから入力される外部応力を吸収する。その結果、半導体素子４にリードフレーム５を介して加わる応力が低減される。半導体装置１０７は、半導体素子４の致命的な故障を回避する。
また、半導体装置１０７が備えるリードフレーム５とハウジング９とは一体物ではない。従来、リードフレームとハウジングが一体物でない半導体装置において、リードフレームは、その他端が半導体素子に接合する部分でしか固定されなかった。本実施の形態７の半導体装置１０７は、剛性が周囲に比べて弱い屈曲部１１で、端子部７またはリードフレーム５の一端５ａから入力される外部応力を吸収する。その結果、半導体素子４にリードフレーム５を介して加わる応力が低減される。半導体装置１０７は、半導体素子４の致命的な故障を回避する。
また、本実施の形態７における半導体装置１０７の製造方法は、枠形状を有するハウジング９を準備する工程と、ハウジング９とは別に、一部が凹状に屈曲する屈曲部１１を含むリードフレーム５を準備する工程とを含む。そして、半導体装置１０７の製造方法は、ベース板１上に保持された半導体素子４を準備する工程と、枠形状が半導体素子４を内包するようハウジング９をベース板１上に配置する工程と、リードフレーム５の一端５ａをハウジング９の外面９ｃに設けられた端子部７に接続可能に配置し、かつ、リードフレーム５の他端５ｂを半導体素子４上に接合する工程と、ハウジング９内のリードフレーム５と半導体素子４とを封止する封止材８を注入する工程とを含む。
従来、リードフレームとハウジングが一体物でない半導体装置において、リードフレームは、その他端が半導体素子に接合する部分でしか固定されなかった。本実施の形態７における半導体装置１０７の製造方法によれば、半導体装置１０７は、剛性が周囲に比べて弱い屈曲部１１で、端子部７またはリードフレーム５の一端５ａから入力される外部応力を吸収する。その結果、半導体素子４にリードフレーム５を介して加わる応力が低減される。半導体装置１０７は、半導体素子４の致命的な故障を回避する。
＜実施の形態８＞
本実施の形態８における半導体装置について説明する。なお、実施の形態７と同様の構成および動作、効果については説明を省略する。
図８は、本実施の形態８における半導体装置１０８の断面図である。半導体装置１０８が備えるハウジング９は、枠形状を有するハウジング本体９ｆと、ハウジング本体９ｆの内側に配置されハウジング本体９ｆよりも高さが低い段差部９ｅとを含む。その段差部９ｅには、溝部１２ａが設けられる。リードフレーム５の屈曲部１１の少なくとも一部は、ハウジング９の溝部１２ａの内壁に接して固定される。半導体装置１０８の製造方法は、屈曲部１１を溝部１２ａに差し込む工程を含む。
このような構成を備える半導体装置１０８は、端子部７またはリードフレーム５の一端５ａから入力される外部応力を、リードフレーム５の屈曲部１１と、ハウジング９とで分担して負担する。実施の形態７に記載した効果に加えて、半導体装置１０８は、半導体素子４に加わる外部応力をさらに低減する。
＜実施の形態９＞
本実施の形態９における半導体装置について説明する。なお、実施の形態７または実施の形態８と同様の構成および動作、効果については説明を省略する。
図９は、本実施の形態９における半導体装置１０９の断面図である。半導体装置１０９が備えるハウジング９は、実施の形態８と同様に、ハウジング本体９ｆと段差部９ｅとを含む。その段差部９ｅには、凹部１２ｂが設けられる。その凹部１２ｂの内側には、リードフレーム５の屈曲部１１の少なくとも一部が配置される。さらに、その凹部１２ｂの内部には、屈曲部１１を固定する固定材１３が配置される。なお、凹部１２ｂは、実施の形態８に記載した半導体装置１０８が含む溝部１２ａであっても良い。固定材１３は、例えば樹脂である。また、半導体装置１０９の製造方法は、リードフレーム５を半導体素子４に接合した後、凹部１２ｂ内のリードフレーム５を固定材１３によって封止する工程を含む。固定材１３が樹脂である場合、樹脂によって凹部１２ｂは封止される。
このような構成を備える半導体装置１０９は、端子部７またはリードフレーム５の一端５ａからリードフレーム５に入力される外部応力を、凹部１２ｂの固定材１３で受ける。半導体装置１０９は、半導体素子４に加わる外部応力をさらに低減する。
＜実施の形態１０＞
本実施の形態１０における制御装置について説明する。図１０は、本実施の形態１０における制御装置２０１を示す図である。
制御装置２０１は、実施の形態１に示した半導体装置１０１と、その半導体装置１０１と外部装置との接続を中継可能な端子台１４とを備える。制御装置２０１は、例えば、列車の車両に備えられてもよい。半導体装置１０１のリードフレーム５の一端５ａと、端子台１４とは、端子部７に接続される。つまり、リードフレーム５の一端５ａは、端子部７を介して端子台１４に接続する。より具体的には、リードフレームの一端５ａは、端子台１４と半導体装置１０１とを接続する配線１８とともに、ボルト１７によって、端子部７のナットに締結される。
このような構成を備える制御装置２０１は、端子台１４の振動や熱変形によって生じる外部応力が、端子部７およびリードフレーム５を介して半導体素子４に伝わることを固定部６によって防ぐ。制御装置２０１は、その外部応力によって半導体装置１０１の半導体素子４または接合材３ｂにクラック等の欠陥が生じることを防ぐ。そして、制御装置２０１は、半導体装置１０１が備える半導体素子４の致命的な故障を回避する。なお、制御装置２０１は、半導体装置１０１が実施の形態２から実施の形態６のいずれかに示した半導体装置である場合も、同様の効果を奏する。
また、制御装置２０１が、半導体装置１０１に代えて、実施の形態７から実施の形態９のいずれかに記載した半導体装置を備える場合、制御装置２０１は、端子台１４の振動や熱変形によって生じる外部応力をリードフレーム５の屈曲部１１または湾曲部によって低減または遮断する。そして、制御装置２０１は、半導体素子４の致命的な故障を回避する。
＜実施の形態１１＞
本実施の形態１１における制御装置について説明する。図１１は、本実施の形態１１における制御装置２０２を示す図である。
制御装置２０２は、実施の形態１に示した半導体装置１０１と、外部装置とを備える。その外部装置は、コンデンサ１５ａまたはモーター１５ｂである。制御装置２０２は、例えば、電気を動力源とする自動車に備えられてもよい。リードフレームの一端５ａは、コンデンサ１５ａと半導体装置１０１とを接続する配線１８とともに、ボルト１７によって、端子部７のナットに締結される。同様に、リードフレーム５の一端５ａは、モーター１５ｂと半導体装置１０１とを接続する配線とともに、ボルトによって、端子部７のナットに締結される。また、コンデンサ１５ａはバッテリー１６に接続される。
このような構成を備える制御装置２０２は、外部装置の振動や熱変形によって生じる外部応力が、端子部７およびリードフレーム５を介して半導体素子４に伝わることを固定部６によって防ぐ。そして、制御装置２０２は、半導体装置１０１が備える半導体素子４の致命的な故障を回避する。なお、制御装置２０２は、半導体装置１０１が実施の形態２から実施の形態６のいずれかに示した半導体装置である場合も、同様の効果を奏する。
また、制御装置２０２が、半導体装置１０１に代えて、実施の形態７から実施の形態９のいずれかに記載した半導体装置を備える場合、制御装置２０２は、外部装置の振動や熱変形によって生じる外部応力をリードフレーム５の屈曲部１１または湾曲部によって低減または遮断する。そして、制御装置２０２は、半導体素子４の致命的な故障を回避する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本発明は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ ベース板、１ａ ベース板の表面、１ｂ ベース板の裏面、２ 絶縁層、３ａ 接合材、３ｂ 接合材、４ 半導体素子、５ リードフレーム、５ａ リードフレームの一端、５ｂ リードフレームの他端、５ｃ リードフレームの一部、６ 固定部、６ａ ねじ、６ｂ ねじ穴、６ｃ ワッシャ、６ｄ ザグリ穴、６ｅ インサートナット、６ｆ 貫通穴、６ｇ 第１貫通穴、６ｈ 第２貫通穴、６ｉ 嵌合部、７ 端子部、８ 封止材、９ ハウジング、９ａ 段差部の表面、９ｂ 段差部の裏面、９ｃ 外面、９ｄ 上面、９ｅ 段差部、９ｆ ハウジング本体、１０ 突起部、１１ 屈曲部、１２ａ 溝部、１２ｂ 凹部、１３ 固定材、１４ 端子台、１５ａ コンデンサ、１５ｂモーター、１０１ 半導体装置、１０７ 半導体装置、２０１ 制御装置、２０２ 制御装置。

Claims (22)

  1. ベース板（１）と、
    前記ベース板（１）上に保持される半導体素子（４）と、
    前記ベース板（１）上に配置され、前記半導体素子（４）を内包する枠形状を有するハウジング（９）と、
    前記ハウジング（９）の外面（９ｃ）に設けられ、外部装置に接続可能な端子部（７）と、
    一端（５ａ）が前記ハウジング（９）に設けられる前記端子部（７）に接続可能に配置され、他端（５ｂ）が接合材（３ｂ）を介して前記半導体素子（４）上に接続される長尺状のリードフレーム（５）と、
    前記ハウジング（９）内に配置され、前記ハウジング（９）内の前記リードフレーム（５）と前記半導体素子（４）とを封止する封止材（８）と、
    前記リードフレーム（５）の一部（５ｃ）を前記ハウジング（９）内において固定する固定部（６）とを備える半導体装置。
  2. 前記固定部（６）は、前記ハウジング（９）よりも内側の前記ベース板（１）上に配置される請求項１に記載の半導体装置。
  3. 前記固定部（６）は、前記ベース板（１）の表面（１ａ）から突出する突起部（１０）に設けられるネジ穴（６ｂ）とネジ（６ａ）とを含み、
    前記リードフレーム（５）の前記一部（５ｃ）は、前記ネジ穴（６ｂ）と締結する前記ネジ（６ａ）によって前記突起部（１０）に固定される請求項２に記載の半導体装置。
  4. 前記固定部（６）は、ワッシャ（６ｃ）をさらに含む請求項３に記載の半導体装置。
  5. 前記固定部（６）は、前記ベース板（１）の表面（１ａ）から突出する突起部（１０）に設けられる嵌合部（６ｉ）を含み、
    前記リードフレーム（５）の前記一部（５ｃ）は、前記嵌合部（６ｉ）に嵌合して前記突起部（１０）に固定される請求項２に記載の半導体装置。
  6. 前記ハウジング（９）は、前記枠形状を有するハウジング本体（９ｆ）と、前記ハウジング本体（９ｆ）の内側に配置され、前記ハウジング本体（９ｆ）よりも高さが低い段差部（９ｅ）とを含み、
    前記固定部（６）は、前記段差部（９ｅ）に配置される請求項１に記載の半導体装置。
  7. 前記固定部（６）は、前記段差部（９ｅ）に設けられるネジ穴（６ｂ）とネジ（６ａ）とを含み、
    前記リードフレーム（５）の前記一部（５ｃ）は、前記ネジ穴（６ｂ）と締結する前記ネジ（６ａ）によって前記段差部（９ｅ）に固定される請求項６に記載の半導体装置。
  8. 前記固定部（６）は、ネジ（６ａ）と、ネジ穴（６ｂ）と貫通穴（６ｆ）とを含み、
    前記貫通穴（６ｆ）は、前記段差部（９ｅ）の表面（９ａ）と裏面（９ｂ）との間を貫通し、
    前記ネジ穴（６ｂ）は、前記段差部（９ｅ）の前記裏面（９ｂ）に開口する前記貫通穴（６ｆ）の位置に対応して前記ベース板（１）の表面（１ａ）に設けられ、
    前記リードフレーム（５）の前記一部（５ｃ）は、前記貫通穴（６ｆ）を介して前記ネジ穴（６ｂ）と締結する前記ネジ（６ａ）によって固定される請求項６に記載の半導体装置。
  9. 前記固定部（６）は、ワッシャをさらに含む請求項７または請求項８に記載の半導体装置。
  10. 前記固定部（６）は、ネジ（６ａ）とネジ穴（６ｂ）と第１貫通穴（６ｇ）と第２貫通穴（６ｈ）とを含み、
    前記第１貫通穴（６ｇ）は、前記段差部（９ｅ）の表面（９ａ）と裏面（９ｂ）との間を貫通し、
    前記第２貫通穴（６ｈ）は、前記段差部（９ｅ）の前記裏面（９ｂ）に開口する前記第１貫通穴（６ｇ）の位置に対応して前記ベース板（１）の表面（１ａ）と裏面（１ｂ）との間を貫通し、
    前記ネジ穴（６ｂ）は、前記第１貫通穴（６ｇ）と前記第２貫通穴（６ｈ）との位置に対応して前記リードフレーム（５）の前記一部（５ｃ）に設けられ、
    前記リードフレーム（５）の前記一部（５ｃ）は、前記ベース板（１）の裏面（１ｂ）側に頭部が配置され前記第１貫通穴（６ｇ）と前記第２貫通穴（６ｈ）とを介して前記ネジ穴（６ｂ）に締結する前記ネジ（６ａ）によって固定される請求項６に記載の半導体装置。
  11. 前記固定部（６）は、前記段差部（９ｅ）に設けられる嵌合部（６ｉ）を含み、
    前記リードフレーム（５）の前記一部（５ｃ）は、前記嵌合部（６ｉ）に嵌合して前記段差部（９ｅ）に固定される請求項６に記載の半導体装置。
  12. 前記リードフレーム（５）と前記ハウジング（９）とは一体物ではない請求項１から請求項１１のいずれか一項に記載の半導体装置。
  13. 請求項１から請求項１２のいずれか一項に記載の半導体装置と、
    前記半導体装置の前記端子部（７）に接続し、前記半導体装置と前記外部装置との接続を中継可能な端子台（１４）とを備え、
    前記半導体装置の前記リードフレーム（５）の前記一端（５ａ）は、前記端子部（７）を介して前記端子台（１４）に接続される制御装置。
  14. 請求項１から請求項１２のいずれか一項に記載の半導体装置と、
    前記外部装置とを備え、
    前記半導体装置の前記リードフレーム（５）の前記一端（５ａ）と前記外部装置（１４）とは、前記端子部（７）にて接続され、
    前記外部装置がコンデンサ（１５ａ）またはモーター（１５ｂ）である制御装置。
  15. 請求項１から請求項１２のいずれか一項に記載の半導体装置の製造方法であって、
    前記枠形状を有する前記ハウジング（９）を準備する工程と、
    前記ハウジング（９）とは別に、前記リードフレーム（５）を準備する工程と、
    前記ベース板（１）と、前記ベース板（１）上に保持された前記半導体素子（４）とを準備する工程と、
    前記枠形状が前記半導体素子（４）を内包するよう前記ハウジング（９）を前記ベース板（１）上に配置する工程と、
    前記リードフレーム（５）の前記一端（５ａ）を前記ハウジング（９）の前記外面（９ｃ）に設けられた前記端子部（７）に接続可能に配置し、かつ、前記リードフレーム（５）の前記他端（５ｂ）を前記半導体素子（４）上に接合する工程と、
    前記リードフレーム（５）の前記一部（５ｃ）を前記ハウジング（９）内において前記固定部（６）に固定する工程と、
    前記ハウジング（９）内に、前記リードフレーム（５）と前記半導体素子（４）とを封止する前記封止材（８）を注入する工程とを備える半導体装置の製造方法。
  16. ベース板（１）と、
    前記ベース板（１）上に保持される半導体素子（４）と、
    前記ベース板（１）上に配置され、前記半導体素子（４）を内包する枠形状を有するハウジング（９）と、
    前記ハウジング（９）の外面（９ｃ）に設けられ、外部装置に接続可能な端子部（７）と、
    一端（５ａ）が前記ハウジング（９）に設けられる前記端子部（７）に接続可能に配置され、他端（５ｂ）が接合材（３ｂ）を介して前記半導体素子（４）上に接続される長尺状のリードフレーム（５）と、
    前記ハウジング（９）内に配置され、前記ハウジング（９）内の前記リードフレーム（５）と前記半導体素子（４）とを封止する封止材（８）とを備え、
    前記リードフレーム（５）は、前記ハウジング（９）内において、一部が凸状または凹状に屈曲する屈曲部（１１）または一部が凸状または凹状に湾曲する湾曲部を含む半導体装置。
  17. 前記ハウジング（９）は、前記枠形状を有するハウジング本体（９ｆ）と、前記ハウジング本体（９ｆ）の内側に配置され、前記ハウジング本体（９ｆ）よりも高さが低い段差部（９ｅ）とを含み、
    前記段差部（９ｅ）は、前記屈曲部（１１）または前記湾曲部を収容する溝部（１２ａ）を含み、
    前記リードフレーム（５）の前記屈曲部（１１）または前記湾曲部の少なくとも一部が、前記溝部（１２ａ）の内壁に接して固定される請求項１６に記載の半導体装置。
  18. 前記ハウジング（９）は、前記枠形状を有するハウジング本体（９ｆ）と、前記ハウジング本体（９ｆ）の内側に配置され、前記ハウジング本体（９ｆ）よりも高さが低い段差部（９ｅ）とを含み、
    前記段差部（９ｅ）は、前記リードフレーム（５）の前記屈曲部（１１）または前記湾曲部の少なくとも一部が配置される凹部（１２ｂ）と、
    前記凹部（１２ｂ）内に配置され、前記屈曲部（１１）または前記湾曲部を封止して固定する固定材（１３）とをさらに含む請求項１６に記載の半導体装置。
  19. 前記リードフレーム（５）と前記ハウジング（９）とは一体物ではない請求項１６から請求項１８のいずれか一項に記載の半導体装置。
  20. 請求項１６から請求項１９のいずれか一項に記載の半導体装置と、
    前記半導体装置の前記端子部（７）に接続し、前記半導体装置と前記外部装置との接続を中継可能な端子台（１４）とを備え、
    前記半導体装置の前記リードフレーム（５）の前記一端（５ａ）は、前記端子部（７）を介して前記端子台（１４）に接続される制御装置。
  21. 請求項１６から請求項１９のいずれか一項に記載の半導体装置と、
    前記外部装置とを備え、
    前記半導体装置の前記リードフレーム（５）の前記一端（５ａ）と前記外部装置（１４）とは、前記端子部（７）にて接続され、
    前記外部装置がコンデンサ（１５ａ）またはモーター（１５ｂ）である制御装置。
  22. 請求項１６から請求項１９のいずれか一項に記載の半導体装置の製造方法であって、
    前記枠形状を有する前記ハウジング（９）を準備する工程と、
    前記ハウジング（９）とは別に、前記リードフレーム（５）を準備する工程と、
    前記ベース板（１）と、前記ベース板（１）上に保持された前記半導体素子（４）とを準備する工程と、
    前記枠形状が前記半導体素子（４）を内包するよう前記ハウジング（９）を前記ベース板（１）上に配置する工程と、
    前記リードフレーム（５）の前記一端（５ａ）を前記ハウジング（９）の前記外面（９ｃ）に設けられた前記端子部（７）に接続可能に配置し、かつ、前記リードフレーム（５）の前記他端（５ｂ）を前記半導体素子（４）上に接合する工程と、
    前記ハウジング（９）内に、前記リードフレーム（５）と前記半導体素子（４）とを封止する前記封止材（８）を注入する工程とを備え、
    前記リードフレーム（５）を準備する工程は、前記ハウジング（９）内において、一部が凸状または凹状に屈曲する屈曲部（１１）または一部が凸状または凹状に湾曲する湾曲部を含む前記リードフレーム（５）を準備することを含む半導体装置の製造方法。
JP2018553515A 2016-11-29 2016-11-29 半導体装置、制御装置および半導体装置の製造方法 Active JP6719585B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/085263 WO2018100600A1 (ja) 2016-11-29 2016-11-29 半導体装置、制御装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2018100600A1 true JPWO2018100600A1 (ja) 2019-03-07
JP6719585B2 JP6719585B2 (ja) 2020-07-08

Family

ID=62242573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018553515A Active JP6719585B2 (ja) 2016-11-29 2016-11-29 半導体装置、制御装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11063004B2 (ja)
JP (1) JP6719585B2 (ja)
CN (1) CN109997221B (ja)
DE (1) DE112016007485T5 (ja)
WO (1) WO2018100600A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6769556B2 (ja) * 2017-07-28 2020-10-14 三菱電機株式会社 半導体装置及び半導体モジュール
JP7278077B2 (ja) * 2019-01-10 2023-05-19 三菱電機株式会社 半導体装置およびその製造方法
CN111326370A (zh) * 2020-02-29 2020-06-23 布鲁斯凯技术公司 继电器控制系统
JP7456292B2 (ja) 2020-05-29 2024-03-27 富士電機株式会社 半導体モジュール

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240056A (ja) * 1986-12-18 1988-10-05 セミクロン　エレクトロニク　ゲーエムベーハー 半導体組立ユニット
JPH0766340A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07153907A (ja) * 1993-11-29 1995-06-16 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2000124398A (ja) * 1998-10-16 2000-04-28 Mitsubishi Electric Corp パワー半導体モジュール
WO2000068992A1 (en) * 1999-05-11 2000-11-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004349486A (ja) * 2003-05-22 2004-12-09 Toyota Industries Corp 非絶縁型半導体装置
JP2006032392A (ja) * 2004-07-12 2006-02-02 Mitsubishi Electric Corp 半導体装置
JP2013115958A (ja) * 2011-11-30 2013-06-10 Honda Motor Co Ltd パワーコントロールユニット
JP2015046416A (ja) * 2013-08-27 2015-03-12 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20150156909A1 (en) * 2013-11-29 2015-06-04 Samsung Electro-Mechanics Co., Ltd. Power semiconductor module
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110462A (ja) * 2000-10-03 2002-04-12 Sanyo Electric Co Ltd 固体電解コンデンサ
DE10232566B4 (de) * 2001-07-23 2015-11-12 Fuji Electric Co., Ltd. Halbleiterbauteil
JP4453498B2 (ja) * 2004-09-22 2010-04-21 富士電機システムズ株式会社 パワー半導体モジュールおよびその製造方法
JP2007142138A (ja) 2005-11-18 2007-06-07 Mitsubishi Electric Corp 半導体装置
JP4985116B2 (ja) 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
EP2120263A4 (en) * 2007-11-30 2010-10-13 Panasonic Corp BASE PLATE FOR A HITZEABLEITENDE STRUCTURE, MODULE WITH THE BASE PLATE FOR THE HITZEABLEITENDE STRUCTURE AND METHOD FOR THE PRODUCTION OF THE BASE PLATE FOR THE HITZEABLEITENDE STRUCTURE
JP5557441B2 (ja) * 2008-10-31 2014-07-23 日立オートモティブシステムズ株式会社 電力変換装置および電動車両
US20130175703A1 (en) * 2010-10-07 2013-07-11 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN103515364A (zh) * 2012-06-29 2014-01-15 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
KR101443985B1 (ko) * 2012-12-14 2014-11-03 삼성전기주식회사 전력 모듈 패키지
JP6237912B2 (ja) * 2014-08-28 2017-11-29 富士電機株式会社 パワー半導体モジュール

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63240056A (ja) * 1986-12-18 1988-10-05 セミクロン　エレクトロニク　ゲーエムベーハー 半導体組立ユニット
JPH0766340A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07153907A (ja) * 1993-11-29 1995-06-16 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2000124398A (ja) * 1998-10-16 2000-04-28 Mitsubishi Electric Corp パワー半導体モジュール
WO2000068992A1 (en) * 1999-05-11 2000-11-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2004349486A (ja) * 2003-05-22 2004-12-09 Toyota Industries Corp 非絶縁型半導体装置
JP2006032392A (ja) * 2004-07-12 2006-02-02 Mitsubishi Electric Corp 半導体装置
JP2013115958A (ja) * 2011-11-30 2013-06-10 Honda Motor Co Ltd パワーコントロールユニット
JP2015046416A (ja) * 2013-08-27 2015-03-12 三菱電機株式会社 半導体装置および半導体装置の製造方法
US20150156909A1 (en) * 2013-11-29 2015-06-04 Samsung Electro-Mechanics Co., Ltd. Power semiconductor module
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US11063004B2 (en) 2021-07-13
US20200058600A1 (en) 2020-02-20
JP6719585B2 (ja) 2020-07-08
CN109997221B (zh) 2024-03-12
DE112016007485T5 (de) 2019-08-22
WO2018100600A1 (ja) 2018-06-07
CN109997221A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
WO2018100600A1 (ja) 半導体装置、制御装置および半導体装置の製造方法
CN104425471A (zh) 半导体装置及半导体装置的制造方法
JP6246051B2 (ja) 電力半導体装置およびその製造方法
JP2014179394A (ja) 半導体装置
JP6870249B2 (ja) 半導体装置および半導体装置の製造方法
JP2012134300A (ja) 半導体装置
JP2008026183A (ja) Ｉｃ一体型加速度センサ
JP5623463B2 (ja) 半導体モジュール
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP2008130879A (ja) 電子装置
JP7127217B2 (ja) パッケージ、および、パワー半導体モジュールの製造方法
JP2009130249A (ja) 電子制御装置
JP2008147432A (ja) 電子回路装置及び電力変換装置及び電子回路装置の製造方法
JP2007214186A (ja) モールドパッケージおよびその製造方法
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP2004158700A (ja) 電子制御装置およびその製造方法
JPH0982848A (ja) ハイブリッドｉｃ半導体装置
JP6698879B2 (ja) 半導体装置、および半導体装置の製造方法
JP2006339631A (ja) 電子部品アセンブリの製造方法及び対応する電子部品アセンブリ
JP2015032705A (ja) モールドパッケージ
JP2008181985A (ja) 光半導体装置およびその製造方法
JP2007208016A (ja) モールドパッケージ
JP5003451B2 (ja) 樹脂モールドパッケージタイプの電子装置およびその製造方法
JP5144370B2 (ja) 回路構成体及び電気接続箱
JP2007059575A (ja) イグナイタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250