JPH0218955A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH0218955A JPH0218955A JP63169347A JP16934788A JPH0218955A JP H0218955 A JPH0218955 A JP H0218955A JP 63169347 A JP63169347 A JP 63169347A JP 16934788 A JP16934788 A JP 16934788A JP H0218955 A JPH0218955 A JP H0218955A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner lead
- lead frame
- chip
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 abstract description 15
- 230000008602 contraction Effects 0.000 abstract description 2
- 238000010338 mechanical breakdown Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000465 moulding Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 208000021760 high fever Diseases 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体装置用リードフレームに係り、特にその
リードフレームの先端部の形状に関する。
リードフレームの先端部の形状に関する。
（従来の技術）
リードフレームと半導体素子（チップ）との接続方式は
ワイヤを用いるワイヤボンディング方式と、ワイヤを用
いることなく半導体素子を導体パターン面に直接固着す
るワイヤレスボンディング方式とに大別される。
ワイヤを用いるワイヤボンディング方式と、ワイヤを用
いることなく半導体素子を導体パターン面に直接固着す
るワイヤレスボンディング方式とに大別される。
これらのうちワイヤボンディング方式は、第６図に示１
ようなリードフレームのグイパッド１０に、第７図に示
づ如くチップ２０を熱圧着によりあるいは導゛竜性接着
剤等により固着し、このチップ２０のボンディングパッ
ドとリードフレームのインナーリード１の先端とを金線
笠を用いて電気的に接続するもので、１本ずつ接続する
ためボンディングに要する時間が長く信頼性の面でも問
題があった。
ようなリードフレームのグイパッド１０に、第７図に示
づ如くチップ２０を熱圧着によりあるいは導゛竜性接着
剤等により固着し、このチップ２０のボンディングパッ
ドとリードフレームのインナーリード１の先端とを金線
笠を用いて電気的に接続するもので、１本ずつ接続する
ためボンディングに要する時間が長く信頼性の面でも問
題があった。
また、ワイヤレスボンディング方式にもいろいろな方式
があるが、その代表的なものの１つに、第８図に示す如
く、インナーリード１の先端に伸長づる肉薄のパターン
１１の先端に形成されたバンプ１１ａをデツプ２０のボ
ンディングパッドに直接接続することによりデツプ２０
とインナーリード１どを電気的に接続づるダンプ式ボン
ディング方式（バンプ付ＴＡＢ方式）がある。
があるが、その代表的なものの１つに、第８図に示す如
く、インナーリード１の先端に伸長づる肉薄のパターン
１１の先端に形成されたバンプ１１ａをデツプ２０のボ
ンディングパッドに直接接続することによりデツプ２０
とインナーリード１どを電気的に接続づるダンプ式ボン
ディング方式（バンプ付ＴＡＢ方式）がある。
上記ダンプ式ボンディングは、ワイヤボンディングのよ
うに１本づつボンディングするのではなく、チップに全
リードの先端を１度にボンディングづ−ることができる
ため、ボンディング時間の大幅な短縮を図ることができ
る上、ワイヤボンディング方式で必要であったワイヤル
ーゾ分の高さが不要となり半導体装置の小形化をはかる
ことができる。
うに１本づつボンディングするのではなく、チップに全
リードの先端を１度にボンディングづ−ることができる
ため、ボンディング時間の大幅な短縮を図ることができ
る上、ワイヤボンディング方式で必要であったワイヤル
ーゾ分の高さが不要となり半導体装置の小形化をはかる
ことができる。
（Ｒ明が解決しようとする課題）
しかしながら、このようなダンプ式ボンディングにＪ５
いでは、ワイヤボンディングのように１本づつポンフ０
イングＪるのではなく、チップに全リードの先端を１度
にボンディングするため、ボンディング時の熱も、ワイ
ヤボンディングでは１７０”０〜２００℃であるのに対
し、このダンプ式ボンディングでは４００℃〜６００℃
と高熱となる。
いでは、ワイヤボンディングのように１本づつポンフ０
イングＪるのではなく、チップに全リードの先端を１度
にボンディングするため、ボンディング時の熱も、ワイ
ヤボンディングでは１７０”０〜２００℃であるのに対
し、このダンプ式ボンディングでは４００℃〜６００℃
と高熱となる。
インナーリードは剛体であるため、この熱によりインナ
ーリードが伸長し、ボンディングパッドとの接続部分に
ストレスが集中し、チップのぼ械的破損や接続不良を生
じるという問題があった。
ーリードが伸長し、ボンディングパッドとの接続部分に
ストレスが集中し、チップのぼ械的破損や接続不良を生
じるという問題があった。
また、ボンディング後にチップ保護のために樹脂ケース
内にチップを封止するモールド工程を経な【ノればなら
ないが、このモールド工程で受ける熱によっても同様に
チップのｎ械的破損や接続不良の問題があった。
内にチップを封止するモールド工程を経な【ノればなら
ないが、このモールド工程で受ける熱によっても同様に
チップのｎ械的破損や接続不良の問題があった。
本発明は前記実情に篤みてなされたもので、上記ダンプ
式ボンディングにおける問題点を解決し、信頼性の高い
半導体装置を提供することのできる半導体装置用リード
フレームを提供することを目的と１６゜ （問題点を解決するための手段） そこで本発明では、リードフレームのインナーリード先
端の表面または裏面にインナーリードの幅方向に伸長づ
−る溝部を配設するようにしでいる。
式ボンディングにおける問題点を解決し、信頼性の高い
半導体装置を提供することのできる半導体装置用リード
フレームを提供することを目的と１６゜ （問題点を解決するための手段） そこで本発明では、リードフレームのインナーリード先
端の表面または裏面にインナーリードの幅方向に伸長づ
−る溝部を配設するようにしでいる。
また、本発明では、この溝部を半導体素子に当接する側
であってかつ半導体素子の内部に相当する位置に配設す
るようにしている。
であってかつ半導体素子の内部に相当する位置に配設す
るようにしている。
（作用）
上記偶成により、インブーリードの先端に設けられた溝
部が、ボンディング時やモールド工程等に４３ける熱履
歴によるリードの伸縮を吸収するため、チップのぼ械的
破迫や接続不良を防止することができる。。
部が、ボンディング時やモールド工程等に４３ける熱履
歴によるリードの伸縮を吸収するため、チップのぼ械的
破迫や接続不良を防止することができる。。
また、本発明では、この溝部が、半導体素子に当接する
側ひあってかつ半導体素子の内部に相当する位置に配設
されるようにしているため、熱履歴によるリードの変形
によってチップが応力をうけクラックを生じたりするこ
ともない。
側ひあってかつ半導体素子の内部に相当する位置に配設
されるようにしているため、熱履歴によるリードの変形
によってチップが応力をうけクラックを生じたりするこ
ともない。
（実施例）
以下、本発明の実施例について、図面を参照しつつ、詳
細に説明する。
細に説明する。
この半導体装置用リードフレームは、第１図に要部説明
図を示づように、インナーリード１の先端に伸長する肉
薄のパターン１１が表面側および裏面側に幅方向に伸長
する■溝１２ａ、１２ｂを有していることを特徴とする
もので、他の部分については、従来のリードフレームと
同様に形成されている。
図を示づように、インナーリード１の先端に伸長する肉
薄のパターン１１が表面側および裏面側に幅方向に伸長
する■溝１２ａ、１２ｂを有していることを特徴とする
もので、他の部分については、従来のリードフレームと
同様に形成されている。
づなわら、第２図に承りように、この半導体装置用リー
ドフレームは、インナーリード１と、これを一体向に支
持するタイバー２と、インナーリード１に連設されたア
ウターリード３ど、これらを支持づ゛る枠体４とから構
成されている。
ドフレームは、インナーリード１と、これを一体向に支
持するタイバー２と、インナーリード１に連設されたア
ウターリード３ど、これらを支持づ゛る枠体４とから構
成されている。
また、インナーリード１の先端にはバンプ付パターン１
１が一体成形されていることはいうまでもない。
１が一体成形されていることはいうまでもない。
そして、このリードフレームへのチップの実装に際して
は、第３図に示すように、まず支持台（図示せず）上に
載置されたチップ２０のボンディングバッド上に、イン
ナーリード１の先端のバンプ付パターン１１のバンプが
当接するようにインナーリードを位置決めした後、イン
ナーリード１の裏面側から加圧しつつ加熱しで、バンプ
表面にあらかじめ形成されている半田層を溶融すること
により両者が固着接続される。
は、第３図に示すように、まず支持台（図示せず）上に
載置されたチップ２０のボンディングバッド上に、イン
ナーリード１の先端のバンプ付パターン１１のバンプが
当接するようにインナーリードを位置決めした後、イン
ナーリード１の裏面側から加圧しつつ加熱しで、バンプ
表面にあらかじめ形成されている半田層を溶融すること
により両者が固着接続される。
そしてこの後、モールド工程を経て半導体装置が完成す
るわけであるが、リードフレームへのチップの実装に際
してチップのボンディングパッドとインナーリードの先
端のバンプ付パターンのバンプとの固着工程あるいはモ
ールド工程において熱による伸縮を受けるが、バンプ付
パターン１１に設けられたＶ溝１２８，１２ｂによって
このバンプ付パターンがワイヤのループと同４工に曲が
るため、チップにクラックを生じたり、接続不良を生じ
たりすることはない。第４図（ａ）および第４図＜ｂ）
は夫々このバンプ付パターン１７が熱履歴を得る前と後
の状態を示す説明図である。このずからも、熱履歴によ
ってバンプ付パターンが曲がっていることがわかる。
るわけであるが、リードフレームへのチップの実装に際
してチップのボンディングパッドとインナーリードの先
端のバンプ付パターンのバンプとの固着工程あるいはモ
ールド工程において熱による伸縮を受けるが、バンプ付
パターン１１に設けられたＶ溝１２８，１２ｂによって
このバンプ付パターンがワイヤのループと同４工に曲が
るため、チップにクラックを生じたり、接続不良を生じ
たりすることはない。第４図（ａ）および第４図＜ｂ）
は夫々このバンプ付パターン１７が熱履歴を得る前と後
の状態を示す説明図である。このずからも、熱履歴によ
ってバンプ付パターンが曲がっていることがわかる。
なお、前記実施例では、インナーリード先端の表面およ
び妻面の両側にＶＷを形成したが、いずれか一方の面の
みでもよい。
び妻面の両側にＶＷを形成したが、いずれか一方の面の
みでもよい。
また、第５図に示すように、溝部２２は半導体素子に当
接する側であってかつ半導体素子の内部に相当する位置
に配設するようにすれば、熱歪によりチップにクラック
を生じるのを防ぐ効果を高めることができる。
接する側であってかつ半導体素子の内部に相当する位置
に配設するようにすれば、熱歪によりチップにクラック
を生じるのを防ぐ効果を高めることができる。
さらに、この溝部の形状は、■溝に限定されることなく
、断面半円状とするなど、適宜選択可能である。
、断面半円状とするなど、適宜選択可能である。
（発明の効果）
以上説明したように本発明によれば、リードフレームの
インナーリード先端の表面または裏面にインナーリード
の幅方向に伸長する溝部を配設するようにしているため
、チップのぼ械的破損や接続不良を防止することができ
、信頼性の高い半導体装置を得ることができる。
インナーリード先端の表面または裏面にインナーリード
の幅方向に伸長する溝部を配設するようにしているため
、チップのぼ械的破損や接続不良を防止することができ
、信頼性の高い半導体装置を得ることができる。
また、本発明では、この溝部を、半導体素子に当接する
側であってかつ半導体素子の内部に相当する位置に配設
するようにしているため、熱履歴によるリードの変形に
よってチップが応力をうけクラックを生じたりすること
もない。
側であってかつ半導体素子の内部に相当する位置に配設
するようにしているため、熱履歴によるリードの変形に
よってチップが応力をうけクラックを生じたりすること
もない。
第１図は本発明に係る半導体装置用リードフレームの要
部図、第２図は同半導体装置用リードフレームを示す図
、第３図は同リードフレームのボンディング状態を示す
図、第４図（ａ）および第４図（ｂ）は、熱履歴を受け
る前と後のリードフレーム先端を示す図、第５図は、本
発明のリードフレームの変形例を示す図、第６図は従来
、のリードフレームの一例を示す平面図、第７図はワイ
ヤボンディングの説明図、第８図は従来のダンプ式ボン
ディングの説明図である。 １・・・インナーリード、２・・・タイバー ３・・・
アウターリード、４・・・枠体、１０・・・ダイパッド
、１１ａ・・・バンプ、１１・・・肉薄のパターン、１
２・・・Ｖ溝、２０・・・チップ、２２・・・溝部。 第１図 第２図 第３図 第 ４図（Ｑ） 第 図（ｂ） 第５図 第６図
部図、第２図は同半導体装置用リードフレームを示す図
、第３図は同リードフレームのボンディング状態を示す
図、第４図（ａ）および第４図（ｂ）は、熱履歴を受け
る前と後のリードフレーム先端を示す図、第５図は、本
発明のリードフレームの変形例を示す図、第６図は従来
、のリードフレームの一例を示す平面図、第７図はワイ
ヤボンディングの説明図、第８図は従来のダンプ式ボン
ディングの説明図である。 １・・・インナーリード、２・・・タイバー ３・・・
アウターリード、４・・・枠体、１０・・・ダイパッド
、１１ａ・・・バンプ、１１・・・肉薄のパターン、１
２・・・Ｖ溝、２０・・・チップ、２２・・・溝部。 第１図 第２図 第３図 第 ４図（Ｑ） 第 図（ｂ） 第５図 第６図
Claims (2)
- （１）インナーリードの先端にバンプを配設し、当該バ
ンプを半導体素子のボンディングパッドに直接接続する
ダイレクトボンド用のリードフレームにおいて、 前記インナーリード先端の表面または裏面にインナーリ
ードの幅方向に伸長する溝部を有することを特徴とする
半導体装置用リードフレーム。 - （２）前記溝部が半導体素子に当接する側であつてかつ
半導体素子の内部に相当する位置に配設されていること
を特徴とする請求項（１）に記載の半導体装置用リード
フレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169347A JPH0218955A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63169347A JPH0218955A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0218955A true JPH0218955A (ja) | 1990-01-23 |
Family
ID=15884881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63169347A Pending JPH0218955A (ja) | 1988-07-07 | 1988-07-07 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0218955A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211209A (ja) * | 1992-01-14 | 1993-08-20 | Nec Corp | フィルムキャリアテープ |
| EP0732744A3 (en) * | 1995-03-17 | 1997-08-27 | Seiko Epson Corp | Resin molded semiconductor device and manufacturing process |
| WO2019167218A1 (ja) * | 2018-03-01 | 2019-09-06 | 新電元工業株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128275A (en) * | 1977-04-15 | 1978-11-09 | Dainippon Printing Co Ltd | Semiconductor packaging lead frame and method of producing same and mask plate for producing same |
-
1988
- 1988-07-07 JP JP63169347A patent/JPH0218955A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53128275A (en) * | 1977-04-15 | 1978-11-09 | Dainippon Printing Co Ltd | Semiconductor packaging lead frame and method of producing same and mask plate for producing same |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211209A (ja) * | 1992-01-14 | 1993-08-20 | Nec Corp | フィルムキャリアテープ |
| EP0732744A3 (en) * | 1995-03-17 | 1997-08-27 | Seiko Epson Corp | Resin molded semiconductor device and manufacturing process |
| US5777380A (en) * | 1995-03-17 | 1998-07-07 | Seiko Epson Corporation | Resin sealing type semiconductor device having thin portions formed on the leads |
| WO2019167218A1 (ja) * | 2018-03-01 | 2019-09-06 | 新電元工業株式会社 | 半導体装置 |
| JP6619119B1 (ja) * | 2018-03-01 | 2019-12-11 | 新電元工業株式会社 | 半導体装置 |
| CN111373517A (zh) * | 2018-03-01 | 2020-07-03 | 新电元工业株式会社 | 半导体装置 |
| CN111373517B (zh) * | 2018-03-01 | 2024-03-19 | 新电元工业株式会社 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0455341B2 (ja) | ||
| JPH0218955A (ja) | 半導体装置用リードフレーム | |
| JPH0722454A (ja) | 半導体集積回路装置 | |
| JPH0218956A (ja) | 半導体装置用リードフレーム | |
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH02271561A (ja) | 樹脂封止型半導体装置 | |
| JPS61241953A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP2531099B2 (ja) | ワイヤ―ボンディング方法 | |
| JPH06241889A (ja) | 半導体装置 | |
| JPH0476504B2 (ja) | ||
| JP3550946B2 (ja) | Ｔａｂ型半導体装置 | |
| JPH04316340A (ja) | 樹脂封止型半導体装置 | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| JPH01215030A (ja) | 樹脂封止型半導体装置 | |
| JPH0382067A (ja) | 樹脂封止型半導体装置 | |
| JPH03163859A (ja) | 半導体装置用リードフレーム | |
| JPH01293526A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 | |
| JPH10223638A (ja) | 半導体装置及びその実装方法 | |
| JPH05218271A (ja) | Ｉｃパッケージ | |
| JPH02298044A (ja) | リードフレームの製造方法 | |
| JPH0738032A (ja) | パッケージ型半導体部品の構造 | |
| JPH06132340A (ja) | 半導体装置 | |
| JPH01238128A (ja) | 樹脂封止型半導体装置 | |
| JPH0397249A (ja) | 半導体装置の製造方法 |